JPS6231164A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6231164A JPS6231164A JP60170706A JP17070685A JPS6231164A JP S6231164 A JPS6231164 A JP S6231164A JP 60170706 A JP60170706 A JP 60170706A JP 17070685 A JP17070685 A JP 17070685A JP S6231164 A JPS6231164 A JP S6231164A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- transistor
- diode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/619—Combinations of lateral BJTs and one or more of diodes, resistors or capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にトランジスタのベース
、エミッタ間にダイオードを接続した半導体装置に関す
る。
、エミッタ間にダイオードを接続した半導体装置に関す
る。
従来１．サイリスタ制御用等に用いられるトランジスタ
とダイオードとを並列に接続した半導体装置は、例えば
第３図（ａ）、（ｂ）に示すように、Ｐ型拡散層３゜Ｎ
型半導体基板４及びＰ型拡散層５をそれぞれトランジス
タのコレクタ領域、ベース領域及びエミッタ領域とし、
Ｐ型拡散層６及びＮ型拡散層７をそれぞれダイオードの
アノード領域及びカソード領域として形成し、コンタク
ト８からコレクタ電極９を、コンタクト１０からエミッ
タ電極１１を取出し、エミッタ電極１１はダイオードの
カソード領域のコンタクト１２と短絡させ、さらにダイ
オードのアノード領域のコンタクト１３とトランジスタ
のベース領域のコンタクト１５とを短絡電極１４で短絡
させている。
とダイオードとを並列に接続した半導体装置は、例えば
第３図（ａ）、（ｂ）に示すように、Ｐ型拡散層３゜Ｎ
型半導体基板４及びＰ型拡散層５をそれぞれトランジス
タのコレクタ領域、ベース領域及びエミッタ領域とし、
Ｐ型拡散層６及びＮ型拡散層７をそれぞれダイオードの
アノード領域及びカソード領域として形成し、コンタク
ト８からコレクタ電極９を、コンタクト１０からエミッ
タ電極１１を取出し、エミッタ電極１１はダイオードの
カソード領域のコンタクト１２と短絡させ、さらにダイ
オードのアノード領域のコンタクト１３とトランジスタ
のベース領域のコンタクト１５とを短絡電極１４で短絡
させている。
第４図は第３図（ａ）、（ｂ）に示した半導体装置の等
価回路図である。
価回路図である。
尚、第３図（ａ）、（ｂ）において２１は絶縁膜、２２
は誘電体層、１７及び２３はＮ 型拡散層、２５は多結
晶シリコン等からなる支持体である。
は誘電体層、１７及び２３はＮ 型拡散層、２５は多結
晶シリコン等からなる支持体である。
上述した従来の半導体装置は、Ｐ型拡散層５とＮ型拡散
層７及びＰ型拡散層６とＮ＋型型数散層１７をそれぞれ
相互に配線で接続する必要からどうしてもＰＮ接合の表
面露出部１６を完全に覆うことができない、この為外部
からの汚れ、光等に対し弱い構造となり、リーク電流が
多くなったり耐圧が低下しやすいという欠点があった。
層７及びＰ型拡散層６とＮ＋型型数散層１７をそれぞれ
相互に配線で接続する必要からどうしてもＰＮ接合の表
面露出部１６を完全に覆うことができない、この為外部
からの汚れ、光等に対し弱い構造となり、リーク電流が
多くなったり耐圧が低下しやすいという欠点があった。
本発明の目点は、上記欠点を除去し、ＰＮ接合部を完全
に覆うことによりリーク電流が少く、耐圧の向上した半
導体装置を提供することにある。
に覆うことによりリーク電流が少く、耐圧の向上した半
導体装置を提供することにある。
本発明の半導体装置は、一導電型半導体基板をベース領
域としこの半導体基゛板上に形成された逆導電型のエミ
ッタ領域とコレクタ領域とからなるトランジスタと、前
記半導体基板上に設けられかつ前記トランジスタのベー
ス領域に接続された逆導電型のアノード領域とこのアノ
ード領域上に設けられかつ前記トランジスタのエミッタ
領域に接続された一導電型カソード領域とからなるダイ
オードとを有する半導体装置であって、前記ダイオード
のアノード領域を環状に形成し、そして半導体基板表面
のＰＮ接合部を金属電極で覆った構造となっている。
域としこの半導体基゛板上に形成された逆導電型のエミ
ッタ領域とコレクタ領域とからなるトランジスタと、前
記半導体基板上に設けられかつ前記トランジスタのベー
ス領域に接続された逆導電型のアノード領域とこのアノ
ード領域上に設けられかつ前記トランジスタのエミッタ
領域に接続された一導電型カソード領域とからなるダイ
オードとを有する半導体装置であって、前記ダイオード
のアノード領域を環状に形成し、そして半導体基板表面
のＰＮ接合部を金属電極で覆った構造となっている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図である。
及びＡ−Ａ’線断面図である。
第１図において、Ｎ型半導体基板４上には、この半導体
基板４をベース領域とし、この上にＰ型拡散層３をコレ
クタ領域、Ｐ型拡散層５をエミッタ領域とするＰＮＰト
ランジスタと、Ｎ型半導体基板４上に設けられ、かつ環
状に形成されるＰ型拡散層６をアノード領域とし、この
アノード領域上に設けられたＮ型拡散層７をカソード領
域とするダイオードとが形成されている。
基板４をベース領域とし、この上にＰ型拡散層３をコレ
クタ領域、Ｐ型拡散層５をエミッタ領域とするＰＮＰト
ランジスタと、Ｎ型半導体基板４上に設けられ、かつ環
状に形成されるＰ型拡散層６をアノード領域とし、この
アノード領域上に設けられたＮ型拡散層７をカソード領
域とするダイオードとが形成されている。
そしてエミッタ電極１１によりＰＮＰトランジスタのエ
ミッタ領域とダイオードのカソード領域が接続されてお
り、又短絡電極１４によりＰＮＰトランジスタのベース
領域とダイオーダのアノード領域とがベース領域の一部
を構成するＮ÷型拡散領域１７を介して接続されている
。
ミッタ領域とダイオードのカソード領域が接続されてお
り、又短絡電極１４によりＰＮＰトランジスタのベース
領域とダイオーダのアノード領域とがベース領域の一部
を構成するＮ÷型拡散領域１７を介して接続されている
。
このように構成された本実施例においては、Ｎ型半導体
基板４の表面に形成されたＰ、 Ｎ接合部を全て金属電
極により覆うことができる。
基板４の表面に形成されたＰ、 Ｎ接合部を全て金属電
極により覆うことができる。
すなわち、Ｐ型拡散層３とＮ型半導体基板４とで形成さ
れるＰＮ接合は従来と同様にコレクタ電極９により覆わ
れ、またＮ型半導体基板４とＰ型拡散層６とで形成され
るＰＮ接合１９及び２０はエミッタ電極１１及び短絡電
極１４により完全に覆われる。この為、従来の半導体装
置のようにＰＮ接合の露出部に起因するリーク電流の増
加や耐圧の低下は生じることはなくなる。
れるＰＮ接合は従来と同様にコレクタ電極９により覆わ
れ、またＮ型半導体基板４とＰ型拡散層６とで形成され
るＰＮ接合１９及び２０はエミッタ電極１１及び短絡電
極１４により完全に覆われる。この為、従来の半導体装
置のようにＰＮ接合の露出部に起因するリーク電流の増
加や耐圧の低下は生じることはなくなる。
第２図（ａ）、（ｂ）は本発明の第２の実施例の平面図
及びＢ−Ｂ′線断面図であり、トランジスタとダイオー
ドを誘電体分離領域内に形成した場合を示している。
及びＢ−Ｂ′線断面図であり、トランジスタとダイオー
ドを誘電体分離領域内に形成した場合を示している。
第２図（ａ）、（ｂ）において、ＰＮＰ）ランジスタと
ダイオードが形成されるＮ型半導体基板４は多結晶シリ
コン等からなり支持体２５上に誘電体層２２を介して形
成されており、このＰＮＰ）ランジスタとダイオーダは
第１図（ａ＞、＜ｂ）の場合とほぼ同様に構成されてい
る。
ダイオードが形成されるＮ型半導体基板４は多結晶シリ
コン等からなり支持体２５上に誘電体層２２を介して形
成されており、このＰＮＰ）ランジスタとダイオーダは
第１図（ａ＞、＜ｂ）の場合とほぼ同様に構成されてい
る。
すなわち、ＰＮＰ トランジスタはＮ型半導体基板４と
Ｐ型拡散層５及び３とをそれぞれベース領域、エミッタ
領域及びコレクタ領域としており、またダイオードはＰ
型拡散層６及びＮ型拡散層７をそれぞれアノード領域及
びカソード領域としている。
Ｐ型拡散層５及び３とをそれぞれベース領域、エミッタ
領域及びコレクタ領域としており、またダイオードはＰ
型拡散層６及びＮ型拡散層７をそれぞれアノード領域及
びカソード領域としている。
このアノード領域は、中央に島状の短絡防止用の絶縁膜
２１を有する誘電体層２２による四角錐の周囲に環状に
形成されており、誘電体層２２上に形成されたＮ＋型型
数散層２３アノード領域であるＰ型拡散層６とによるＰ
Ｎ接合２０の半導体基板表面における部分は短絡電極１
４により完全に覆われている。従って本第２の実施例に
おいてもＰＮ接合の露出によりリーク電流の増加や耐圧
の低下は生しることはない。
２１を有する誘電体層２２による四角錐の周囲に環状に
形成されており、誘電体層２２上に形成されたＮ＋型型
数散層２３アノード領域であるＰ型拡散層６とによるＰ
Ｎ接合２０の半導体基板表面における部分は短絡電極１
４により完全に覆われている。従って本第２の実施例に
おいてもＰＮ接合の露出によりリーク電流の増加や耐圧
の低下は生しることはない。
尚、上記実施例においてはＮ型半導体基板を用いた場合
について説明したが、Ｐ型半導体基板を用いてもよく、
同様の効果が得られる。
について説明したが、Ｐ型半導体基板を用いてもよく、
同様の効果が得られる。
以上説明したように、本発明は、ダイオードのアノード
領域を環状に形成し、その中央部に、トランジスタのベ
ース領域を構成する拡散層を設けたので外部からの汚れ
及び光等の影響を受は易い半導体基板表面のＰＮ接合部
を完全に金属電極で覆うことができ、リーク電流の増加
や耐圧の低下を防止できる効果がある。
領域を環状に形成し、その中央部に、トランジスタのベ
ース領域を構成する拡散層を設けたので外部からの汚れ
及び光等の影響を受は易い半導体基板表面のＰＮ接合部
を完全に金属電極で覆うことができ、リーク電流の増加
や耐圧の低下を防止できる効果がある。
第１図（ａ）、（ｈ）は本発明の第１の実施例の平面図
及び断面図、第２図（ａ）、’（ｂ）は本発明の第２の
実施例の平面図及び断面図、第３図（ａ）、（ｂ）は従
来の半導体装置の平面図及び断面図、第４図は第３図に
示すトランジスタとダーイオードの等価回路図である。 １・・・ＰＮＰトランジスタ、２・・・ダイオード、３
゜５．６・・・Ｐ型拡散層、４．７・・・Ｎ型拡散層、
８゜１０．１２，１３．１５．１８・・・コンタクト、
９・・・コレクタ電極、１１・・・エミッタ電極、１４
・・・短絡電極、１６・・−ＰＮ接合の表面露出部、１
７，２３・・・Ｎ＋型型数散層１９．２０・・・ＰＮ接
合、２１・・・絶縁膜、２２・・・誘電体層、２４・・
・四角錐、２５・・・支持体。 （−１ｅＦＩＡ ＊］ｌＬ−１”ｌ ＪＰＣ４稟 Ｉ
ＴＲ 築 ２ｍ 第 ３ 回 茅 ４ 図
及び断面図、第２図（ａ）、’（ｂ）は本発明の第２の
実施例の平面図及び断面図、第３図（ａ）、（ｂ）は従
来の半導体装置の平面図及び断面図、第４図は第３図に
示すトランジスタとダーイオードの等価回路図である。 １・・・ＰＮＰトランジスタ、２・・・ダイオード、３
゜５．６・・・Ｐ型拡散層、４．７・・・Ｎ型拡散層、
８゜１０．１２，１３．１５．１８・・・コンタクト、
９・・・コレクタ電極、１１・・・エミッタ電極、１４
・・・短絡電極、１６・・−ＰＮ接合の表面露出部、１
７，２３・・・Ｎ＋型型数散層１９．２０・・・ＰＮ接
合、２１・・・絶縁膜、２２・・・誘電体層、２４・・
・四角錐、２５・・・支持体。 （−１ｅＦＩＡ ＊］ｌＬ−１”ｌ ＪＰＣ４稟 Ｉ
ＴＲ 築 ２ｍ 第 ３ 回 茅 ４ 図
Claims (2)
- （１）一導電型半導体基板をベース領域とし該半導体基
板上に形成された逆導電型のエミッタ領域とコレクタ領
域とからなるトランジスタと、前記半導体基板上に設け
られかつ前記トランジスタのベース領域に接続された逆
導電型のアノード領域と該アノード領域上に設けられか
つ前記トランジスタのエミッタ領域に接続された一導電
型カソード領域とからなるダイオードとを有する半導体
装置において、前記ダイオードのアノード領域を環状に
形成したことを特徴とする半導体装置。 - （２）半導体基板表面におけるＰＮ接合部は金属電極で
覆われている特許請求の範囲第（１）項記載の半導体装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60170706A JPS6231164A (ja) | 1985-08-02 | 1985-08-02 | 半導体装置 |
| US06/790,669 US4758872A (en) | 1984-10-25 | 1985-10-23 | Integrated circuit fabricated in a semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60170706A JPS6231164A (ja) | 1985-08-02 | 1985-08-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6231164A true JPS6231164A (ja) | 1987-02-10 |
Family
ID=15909883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60170706A Pending JPS6231164A (ja) | 1984-10-25 | 1985-08-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231164A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4250569A3 (en) * | 2018-05-30 | 2023-12-13 | Search For The Next Ltd | A circuit and device including a transistor and diode |
-
1985
- 1985-08-02 JP JP60170706A patent/JPS6231164A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4250569A3 (en) * | 2018-05-30 | 2023-12-13 | Search For The Next Ltd | A circuit and device including a transistor and diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3512058A (en) | High voltage transient protection for an insulated gate field effect transistor | |
| JPH0324791B2 (ja) | ||
| JPH037144B2 (ja) | ||
| JPH0441500B2 (ja) | ||
| JPS6231164A (ja) | 半導体装置 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JPS6359262B2 (ja) | ||
| JP2730174B2 (ja) | 入力保護装置 | |
| JPS627160A (ja) | 半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS61194874A (ja) | 半導体装置 | |
| JPH02283070A (ja) | 入力保護回路を備えた半導体集積回路装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH0258864A (ja) | 半導体装置 | |
| JPS6080273A (ja) | 高耐圧半導体装置 | |
| JPS60103658A (ja) | 半導体集積回路 | |
| JPS6290971A (ja) | 集積回路保護構造 | |
| JPS59127865A (ja) | 半導体装置 | |
| JPS6355223B2 (ja) | ||
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPS58210673A (ja) | メサ形半導体構造 | |
| JPS61268036A (ja) | 半導体装置 |