JPS6231261A - 画像信号の符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はファクシミリや画像電子ファイル等に用いられ
る画像信号の符号化装置に関するものである。

〔従来技術〕

従来のファクシミリ等の画像伝送装置や近年の光ディス
クや磁気ディスク等を用いた画像ファイル装置等におい
ては、画像信号を符号化して取扱うことにより、データ
量を減少せしめ伝送或いはａ７Ｖｔ動作の高速化、効率
化を計っている。

例えば、ファクシミリの分野においては一般に一次元符
号化としてモディファイドハフマン（ＭＨ）法、二次元
符号化としてモディファイドリード（ＭＲ）法、高能率
二次元符号化としてモディファイドモディファイドリー
ド（ＭＭＲ）法が用いられている。

これらＭＨ法、ＭＲ法及びＭＭＲ法の相互の関係である
がＭＭＲ法はＭＨ法に極めて近い方法を包含するし、又
ＭＲ法を一部修飾したものがＭＭＲ法である。

また、符号化の対象とする画像及び符号化法の規則等は
ひとことでいえばＣＣＩＴＴ（国際電信電話諮問委員会
）の勧告するＴ４やＴ６に準拠するものである。

更に上述の符号化法はＭＭＲ法については昭和６０年３
月２２日の官報（号外第２９号）５２ページ以下のファ
クシミリグループ４型装置の推奨通信方式（郵政−見上
）の中で高能率二次元符号化方式として告示されており
、ＭＨ法は一次元符号化方式として、又ＭＨ法は二次元
符号化方式として共に昭和５６年郵政省告示第１０１３
号に告示されている。

この様な画像信号の符号化では、同一色の画像信号の連
続画素数即ちラン長をコードで表わすことが行なわれる
。即ち、１〜６３迄のラン長を表わすターミネーテイン
グコードと６４，１２８゜１９２、−−−−．６４　Ｘ
　Ｍ　、−−−−，２５６０のラン長を表わすメークア
ップコードとによりラン長を表わす。従って、比較的長
いラン長を表わす場合には複数コードを必要とし、これ
を１度に発生するには符号化回路に負担がかかり、且つ
、その発生に時間を要する。

従って１例えば原稿画像を光電的に読取って得たシリア
ルな画像信号の入力に遅延なく符号他動〔実施例〕 作を実行するのが難しかった。

〔１１的〕 本発明は以りの点に鑑みてなされたもので、画像信号の
符り化を高速に、且つ、符号化すべき画像信号の入力に
遅延なく実行可ス敞とすることを目的とし、シリアルに
入力する画像信号の変化点間の画素数を計数する手段と
、上記計数手段の計数値が６４ｎ＋６３　（ｎ＝ｏ　、
１．２−−−）となった場合その画素が変化点でない場
合６４　（ｎ＋１）を表わす第１の符号化コードを記憶
する手段と。

上記計数手段の６４未満の計数値を表わす第２の符号化
コードを発生する手段とを有し、変化点画素に至った時
点において上記記憶手段に記憶された第１の符号化コー
ドを読出すとともに上記発生手段に第２の符号化コード
を発生せしめる画像信号の符号化装置を提供するもので
ある。

次に１０１はコーディング会ライン（符号化本発明を適
用した符号化回路の構成例を第１図及び第２図の回路ブ
ロック図で示す０次いで該実施例の動作を前記第１図、
第２図と第３図〜第５図等を用いて説明する。

第１図に於いて１２１で示す信号は画像スキャナや画像
ファイル、コンピュータ等の外部機器から供給される符
号化すべき画像信号であり、Ｏ”°又は“’ｌ”（例え
ば“０”＝白、“１°°＝黒画素）の２値信号のシリア
ル−データとして与えられる。又、１３４で示す信号は
画像信号１２１の入力に同期して外部機器より供給され
るクロックであり、１画素当り１クロツクとなっている
０次に１３６で示す信号は同期信号であり、画像信号１
２１の水平区間や垂直区間等を示す数種の同期信号を示
している。

即ち、本実施例では、符号化すべき画像信号１２１はレ
ーザ・プリンタ等に与えられる信号と同様、各主走査毎
のシリアルな画像信号である走査型画像信号として与え
られるものとする。

すべき画像の主走査方向の１木分）上の実画像の最終画
素の次の画素（＝仮想画素）が必ず変化点となるように
、強制的に変化点をつくり出す回路であり、「仮想変化
点発生回路Ａ」と称する。但し、上記「仮想変化点発生
回路Ａ」はコーディング・ライン上の実画像には何ら変
化を与えない構造となっている。

１０２はライン・バッファ・メモリＡ、１０３はライン
拳バッファ・メモリＢであり、各々独立に書込み又は読
出し動作が可能なＲＡＭ（ランダム・アクセス・メそり
）であり、各々コーディング・ライン１本分の２値画像
を記憶できる容量（主走査画素数）を有する。

又、ラインφバッファーメモリＡｌＯ２とライン・バッ
ファ・メモリＢ１０３は１片方が書込み動作を実行して
いる時、もう一方は読出し動作を実行する様、制御され
ている。即ち、これら２つのライン拳バッファ・メモリ
に依り、−組のダブル令バッファ会メモリを構成してい
る。

１１１はメモリ・アドレス・カウンタであり、コーディ
ング・ラインの画素数に対応するクロック１３４をカウ
ントするカウンタである。該カウンタ１１１のカウント
値は、メモリ・アドレス信号１３５として、ライン・バ
ッファ・メモリＡｌＯ２及びライン台バッファ・メモリ
Ｂ１０２の両方に共通に与えられる。又、メモリーアド
レス・カウンタ１１１はコーディング・ライン１本毎に
初期値に戻り、カウント動作を緑返す、従って、ライン
・バッファーメモリに書込まれた各ラインの２値画像は
、新たに入力するラインの画像信号１２１の画素位置に
対応づけられて各画素毎に読出される。

１０４はセレクタであり、ライン台バッファ・メモリＡ
ｌＯ２又はライン・バッファ・メモリＢ１０３のうち、
どちらか読出し動作を実行している方から読出しデータ
を得るべくセレクト信号９０１により選択動作する回路
である。

このセレクタ１０４により選択的に得られたデータはリ
ファレンス・ライン１２５として、即ち、コーディング
・ラインの参照用データ（画像）として、次段に与えら
れる。

１０５はリファレンス・ライン上の実画像の最終画素と
その次の画素（仮想画素）が必ず変化点となる様に強制
的に変化点をつくり出す回路で「仮想変化点発生回路Ｂ
」と称する。

但し、仮想変化点発生回路Ｂ１０５はリファレンス・ラ
イン上の実画像には何ら変化を与えない構造となってい
る。

１０Ｂはリファレンス・ライン上の実画像及び仮想画素
上の変化点となる画素を検出する回路であり、「変化点
検出回路Ａ」と称する。

又、１０７はコーディング・ライン上の実画像及び仮想
画素上の変化点を検出する回路で「変化点検出回路Ｂ」
と称する。

１０８はＡレジスタ、１０９はＢレジスタ、１１０はＣ
レジスタであり、各々、４ビツトのシフト番レジスタで
ある 又、１２６で示す信号はリファレンス・ライン−ヒの実
画像及び仮想画素を表わす信号であり、又１２７で示す
信号はリファレンス・ライン上の実画像及び仮想画素上
の変化点信号である。１２８で示す信号はコーディング
・ライン上の実画像及び仮想画素上の変化点信号である
。

１１２はクロック１３４及び同期信号１３６を入力とし
、これらに基づいて、各回路ブロックの動作タイミング
をとるための各種タイミング信号１３７を形成するタイ
ミング回路である。

ここまでに説明した第１図の回路ブロックの動作を、第
４図示の如き実際の画像（符号化す゛べき画像）が与え
られ、これをＭＭＲ法により符号化する場合を例にして
説明する。

まず、ここで例示する第４図の画像は、説明を簡易にす
る為に、１ラインが３２画素（主走査画素数＝３２３２
画素ら成り、かつ合計２ライン（副走査線数＝２本）に
より１ページを構成する極めて簡単な画像とした。

第４図の４０２で示す第１ラインを実際に符号化するに
は、第５図に示すように第４図の４０１で示す仮想ライ
ンをリファレンス・ラインとし、第１ライン４０２をコ
ーディング・ラインとする。

又、第４図の４０３で示す第２ラインを符号化する時に
は第６図に示すように、第４図の第１ライン４０２をリ
ファレンス・ラインとし、第２ライン４０３をコーディ
ング舎ラインとする。

以下、仮に１ページが３ライン以上の主走査からなり、
第３ライン、第４ライン、−一一一一一と続く場合でも
、上記の如く、リファレンス・ライン及びコーディング
・ラインの関係を順次繰下げていけば副走査線数に拘ら
ず、符号化を続行できる。

第３図は第４図に例示する画像が第１図示の回路ブロッ
クに与えられる時のタイミング・チャートである。

第３図において１３６−１は垂直同期信号で副走査方向
の画像の区間、即ち、１ページの画像の入力期間を示す
。１３６−２は水平同期信号で主走査方向の画像区間、
即ち、■ラインの画像の入力期間を示す。１３４は画像
クロック、１２１は第４図に例示した符号化すべき画像
の信号波形としての表現であり、黒画素＝“”　１　”
　＝　”Ｈ”　、白画素＝　”０”　＝　”Ｉ、”とし
て描かれている。即ち、第３図示の画像のうち、区間Ｔ
１の画像が、符号化すべき第４図示の第１ライン４０２
の実画像であり、区間Ｔ２の画像が符号化すべき第４図
示の第２ライン４０３の実画像である。

又、第４図示の仮想ライン４０１は実際の紙面等に印刷
されるような画像に於いては、紙面のＦ方部のいわば余
白、或いは紙面外に相当するもので、ＭＭＲ法に於いて
は、余白（１ラインの画素が全て白画素）ラインと仮想
するよう規定されている。従って、前記第４図示の仮想
ライン４０１は第３図示の画像信号１２１上には現れて
いない。

第５図は第１ライン４０２の符号化動作を示すタイミン
グチャートであり、リファレンス・ラインとなる仮想ラ
イン４０１とコーディングである第１ライン４０２との
関係を示す。

まず、第５図示の第１ライン４０２の画像が仮想変化点
発生回路Ａ１０１に与えられると第３図の１２２（コー
ディングφライン）に示す様に、仮想変化点（仮想画素
）３０２が付加された画像となる。即ち区間Ｔ１におい
て実画像は不変であるが図でも示すように第１ラインの
最終画素３０１とその次の画素３０２は相反する色（白
→黒）となっている。又仮想変化点（仮想画素）３０２
に続く仮想の数画素は後述する理由により変化点となら
ないように仮想変化点（仮想画素）３０２と同じ色の画
素に保持される。

さて、第３図におけるコーディング争ライン信号１２２
は第１図に見るように符号化すべき画像信号として、変
化点検出回路Ｂ１０７に入力されるとともに、ライン・
バッファメモリＡｌＯ２及び、ライン・バッファメモリ
Ｂ１０３へ書込用データとして与えられる。

一方、アドレス・カウンタ１１１は第３図の区間Ｔ１の
み画像クロック１３４をカウントし、第３図の１３５に
示すようなカウント値を出力し、該出力はメモリ・アド
レス１３５として、ライン舎／ヘツファ・メモリＡｌＯ
２及びラインφ／ヘツファメモリＢ１０３へ共通に与え
られる。

更に、この時図示はしていないがライン・バッファメモ
リＡｌＯ２は書込みモードに、又ラインバッファーメモ
リＢ１０３は読出しモードに制御されているとすると、
コーディング令ライン１２２のデータはラインーバッフ
ァ・メモリＡｌＯ２内のメモリ・アドレス１３５で指示
された番地に順次・書込まれる。又、ライン・バッファ
・メモリＢ１０３は、この時、前述したように、読出し
モードにあるから、初期状態で全て“Ｏパを書込んでお
けば、メモリ・アドレス１３５で指示された番地から０
゛を順次読出し、第１図の１２４．で示す読出し信号Ｂ
となり、セレクタ１０４により選択されて、リファレン
ス−ライン１２５のデータとなる。

第３図の１２５は該リファレンス・ラインのデータ信号
波形を示しており、区間Ｔｌ中１１０　ＩＴとなってい
る。これは、即ち、第５図に示した如く仮想ライン４０
１を゛全白″のリファレンス・ラインとして回路上に得
た事である。

コーディング・ライン１２２は前述の様に変化点検出回
路Ｂ１０７にも与えられる。該検出回路Ｂ１０７は与え
られたデータ入力の内の変化点（画素）を検出し、該変
化点画素を“１′。

とじて出力し、変化点とならない画素をすべて“°０′
°とじて出力する。第１図の１２８は該出力である。

仮想変化点発生回路Ｂ１０５及び変化点検出回路Ａ１０
６はその名称の通り、前述したコーディング・ライン１
２２に対して動作する同一名称の回路１０１及び１０７
の動作をラインバッファメモリから読出されたリファレ
ンス・ライン１２５に対して実行する。

結局リファレンスライン１２５の信号は仮想変化点発生
回路Ｂ１０５により第３図の１２６の如く、最終画素の
ＰＸに最終画素と異なる色の仮想画素の付加された信号
に変換される。

変化点検出回路Ｂ１０７から発生される信号１２８はク
ロック１３４によりＡレジスタ１０８に順次シフト・イ
ンされる。Ａレジスタ１０８の記号Ａ１〜Ａ４は各々該
レジスタのパラレルな４ビツト出力を示しており、常に
出力されている。該Ａレジスタ１０８の出力信号波形を
第３図の１２９−１〜１２９−４に示す。

従って、コーディングラインの注目画素がＡレジスタ１
０８の出力Ａ４にシフトされたとするとその注目画素に
続く３画素分のデータ中に変化点が有るか否かを出力１
２９により判断できる。

同様に第３図の１３０−１〜１３０−４及び第３図の１
３１−１〜１３１−４にＢレジスタ１０９及びＣレジス
タ１１０の出力信号波形を示す。即ち、Ｂレジスタ１０
９及びＣレジスタ１１０には、Ａレジスタ１０８に格納
されている各画素位置に対応したリファレンスラインの
画素の変化点信号及び色信号が格納されている。従って
、Ａレジスタ１０８の出力Ａ４をコーディングラインの
注目画素とすると、Ｂレジスタ１０９及びＣレジスタ１
１０により、リファレンスラインにおける該注目画素位
置に続く３画素内に変化点が有るか否か及びその色を判
断できる。

第２ラインを符号化する為に第４図の第２ライン４０３
が画像信号１２１として入力される時には、ラインバッ
ファーメモリＡｌ　０２が書込みモードとなり、ライン
・バッファ拳メモリＢ１０３が、読出しモードとなる。

即ち、第１ライン４０２のコーディング動作中にライン
バッファメモリＢ１０３に書込まれていた第１ライン４
０２がリファレンスラインとなり、新たに入力する第２
ライン４０３がコーディングとなる。そして、第１ライ
ン目に於ける動作と同様の動作が実行される。

ｍ２ライン４０３目に於ける各信号波形を第３図の区間
Ｔ２に示す、この際、リファレンスライン１２６の区間
Ｔ２のデータは区間ＴＩ中にライン・バッファ・メモリ
ＡｌＯ２に書込んでおいた第１ライン４０２のデータを
読出したものである。

以上が第１図示の回路ブロックの具体的動作である。

次に、第２図示の回路ブロックを説明する。

２０１は記号検出回路であって１図示の如く、第１図示
の回路ブロックのＡ、Ｂ、Ｃレジスタより信号１２９，
１３０，１３１を得て、ＭＭＲ符号化法に於いて、必要
な記号ａＯ＋ａ１　＋　ａ　２及びｂｌ、ｂ２等の記号
を検出する為の回路である。これら記号の定義は以下の
如くである。

ａＱ＝符号化の起点となるコーディング・ライン上の画
素。

ａｌ＝ａＱより右にあるコーディング・ライン上の最初
の変化点（画素）。

ａ２＝ａ１より右にあるコーディング・ライン上の最初
の変化点（画素）。

ｂ１＝ａ□より右にあるリファレンス・ライン上の変化
点（画素）でａＱと反対色で且つ、最初の変化点。

ｂ２＝ｂ１より右にあるリファレンス・ライン上の最初
の変化点（画素）。

但し、ここで言う右とは、例えば第４ｒ：ｇ４示の各画
素の左と右の関係と同じである。

次に、２０２はＢルジスタであり、第２図の２２２で示
す変化点信号ｂ１を入力デーｊとして、クロック１３４
によって順次シフト管インされる、３ビツトのシフト・
レジスタである。

従って、記号検出回路２０１で検出された変化点信号ｂ
１が続く３クロック期間に渡って保持され、注目画素に
対する変化点信号ｂ１の位置が判断できる。

２０３はランレングス・カウンタであり、通常、画素ａ
Ｑから画素ａ１までの画素数（ランレングス）又は画素
ａ１から画素ａ２までの画素数をカウントする２進カウ
ンタで、１２ビツトの出力をもち、最大は１０進数の２
５５９までカウントできるカウンタである。

第２図の２２８で示す信号はランレングスｅカウンタ２
０３のカウント値出力のうち下位６ビツトである。又、
第２図の２２７で示す信号はランレングス・カウンタ２
０３のカウント値出力のうち上位６ビツトである。

２０４はＲＯＭテーブルＡであり、主として、パスモー
ド（Ｐモード）のコード、及び垂直モード（Ｖモード）
のコードと各々のコード′のビット数（コード長）とを
記憶しており、与えられた入力に応じて該コード及びコ
ード長を並列に出力できるＲＯＭ（リードオンリメモリ
）である。

又、２０５はＲＯＭテーブルＢであり、主として、水平
モード（Ｈモード）のメイク・アップ・コード及びコー
ド長を記憶しているＲＯＭであり、信号２２７をアドレ
スとして出力すべきコード及びコード長が選択出力され
る。

２０６はＲＯＭテーブルＣであり、主としてＨモードの
ターミネイテイング・コード及びコード長を記憶してい
るＲＯＭであり、信号２２８をアドレスとして出力すべ
きコード及びコード長が選択出力される。

２０７及び２０８は前記各ＲＯＭより出力されたメイク
争アップ・コード及びコード長を一時記憶するラッチ回
路である。また、２０９は前記ＲＯＭより出力されたタ
ーミネイテイング・コード及びコード長を一時記憶する
ラッチ回路である。

２１０はラッチ回路Ｃ２０９内のコード及びコード長を
順次受取り、一時記憶する為のバッファメモリである。

ここで、ＭＭＲ法の符号化規則をもう少し、述べておく
、この符号化法において前述した様に定義された記号＆
Ｑ、ａｌ、ａ２はコーディング・ライン上に有り、又、
同じく記号ｂ１及びｂ２はリファレンス番うイン上に有
る。そして、これらの各記号ａ０、Ｌ１＋ａ２のグルー
プとｂｌ。

ｂ２のグループの相対位置（距離）により、符号化モー
ドを次の３つのモードのうちから一義的に選択し、符号
化するよう規定されている。

（１）パスモード（Ｐモード） ｂ２がａｌより左にある時（発生コードは１種のみ）（
２）垂直モード（Ｖモード） ｌａｌｂ１１≦３の時（発生コードは距離ごとに違う計
７種の発生コード） （３）水平モード（Ｈモード） 上記（１）（２）以外の時（ラン−レングス・コード表
に従う） 形式：　Ｈ＋Ｍ（ａ□ａ１）＋Ｍ（ａｌａ２）ここで、
ＨはＨモードを示すコード、Ｍ（ａｏａｚ）は白又は黒
の１ａｏａ１１のランレングス・コード、Ｍ（ａ１ａ２
）は黒又は白の１ａｌａ２１のランレングス・コードで
ある。

但し、上記（１）、（２）、（３）のうち２モ一ド以上
が同時に満たされた場合には、 （１）Ｐモー１４＞　（２）Ｖ％−ド＞　（３）Ｈ−Ｅ
−−ドの順位で優先される。

この優先出力動作を制御するのが、コード決定回路２１
２であり、このコード決定回路２１２によりラッチを選
択する。

次に、第４図の第１ラインの画像４０２を符号化する動
作を説明する。

まず、本実施例では、第３図の３２０に示す時刻のｔｏ
を符号化開始時刻とする。

即ち、時刻１（、はリファレンスφライン及びコーディ
ング−ラインの先頭画素が第２図のＣレジスタ１１０の
Ｃ４出力又はＡレジスタ１０８のＡ４出力に夫々現われ
る時刻である。

即ち、時刻１（、では、Ｃレジスタ１１０、Ｂレジスタ
１０９及びＡレジスタ１０８の各出力はリファレンス・
ライン及びコーディング・ラインの先頭画素とその先頭
画素に続く３画素の状態を並列出力している。又、ａＯ
は第３図の２２１のＡＯ（ａｏ）に示すように初期値°
“０パ　（白画素＝仮想）に設定されている。

ランレンゲ・カウンタ２０３は初期値のＯから時刻１（
、以降画像クロック１３４のカウントを開始する。

カウンタ２０３の各時刻におけるカウント値出力を第３
図の３２２に示す。

時刻１ｏに於いては、第３図の信号１２９−４に゛１パ
が立っていない、即ち、第２図のＡシフトφレジスタ１
０８のＡ４出力に変化点が無い、又同様にＢシフト・レ
ジスタ１０９のＢ４出力にも変換点が無い、従って、コ
ードを発生する要因が無いので、ランレングス・カウン
タのカウント値を１進めるだけで、次の時刻ｔ１へ進む
が、時刻ｔ１でも時刻ｔｏの状態と同様である。

次に時刻ｔ２に進むと、第３図の信号１２９−４に°ｌ
′′が立っている。これは即ち、第２図のＡレジスタ１
０８のＡ４出力が１となり、コーディングラインのその
位置に変化点が存在する事を示している。この変化点は
今の起点ａＱより右（時刻では後の時刻に相当）で最初
の変化点であるから、第２図の記号検出回路２０１によ
り、記号ａ１であると判定される。

尚、この記号ａ１の検出状態をＦａｌとして記憶する。

この時刻ｔ２に於いて、第３図の１３０−１〜１３０−
４を見ると、いづれにも°ｌ”が立っていない。この事
は時刻ｔ２から３時刻以内には変化点ｂ１が無い事を意
味する。又、記号検出回路２０１はｂｌを検出した時に
はそのｂｌをＢ゛シフトレジスタ２０２にシフト・イン
し３時刻の間、消滅しないようにしている。

又、記号検出回路２０１はｂｌが既に検出された事を記
憶する回路も持っている。

これらにより１本ケースでは変化点画素＆１の左右３画
素以内に変化点画素ｂ１が無い事及び起点ａＯからａｌ
までの間にもｂｌが無いこと（従ってｂ２もい無）が判
定出来る。従って、時刻ｔ２でａｌが検出されたが、Ｐ
モード（ｂ２が既に検出されていなければならない）及
び■モード（ｌａｌｂｌｌ＜３が条件）の条件を満さな
い事が決定し、従ってＨモードとなる。

この時、ランレングス・カウンタ２０３の値は第３図３
２２にも示すように＆Ｑからａｌの画素数を示し、“２
パである。又ランレングスの色は初期セットした“０”
＝白のままである。従ってランレングスカウンタ２０３
の出力２２８等によりランレングスの値及び色等がＲＯ
ＭテーブルＣ２０６に与えられ、該当するコード及びコ
ード長がＲＯＭ２０６出力される。このケースでは“白
ラン２”のコードが出力される。即ちＭ（ａｏａｘ）＝
白２である。

この際、Ｈモードの最初のコードである事を判定しＨモ
ードを示すコード“００１”を白ラン２のコード“０１
１１”と同時に即ちｌクロツタで出すよう制御する。又
コード長も２進数等で同時に出力される。

次いでランレングス・カウンタ２０３を初期値１　（Ｏ
ではない点に注目）にセットし直し、画素ａ１から画素
ａ２のカウントに移る。但し画素ａ１、即ち、時刻ｔ２
では初期値のセット準備をするのみで、カウンタに初期
値がセットされカウントを進めるのは次の時刻ｔ３から
である。又、この時刻ｔ３からＡＯの色も反転させる。

（時刻ｔ２＝“０”→時刻ｔ３＝“１　”　）　、以後
時刻１ｎが進むと結局時刻ｔ４に於いて、Ａレジスタ１
０８のＡ４出力に１゛°が立ち変化点が現われる。該変
化点は記号検出回路２０１が変化点ａ１がすでに通過し
検出済である事を記憶している（Ｆａ１＝１となってい
る）ので、記号検出回路２０１によりａ２と判定される
。尚、このａ２の検出状態はＦａ２として記憶される。

さて、時刻ｔ４でランレングスカウンタ２０３の値は２
でありＡＯ＝“ｌ”＝黒となっている。又既に時刻ｔ２
に於いて、Ｈモードである事が確定しているので、ａ２
の検出された時には、リファレンスラインの状態、即ち
、第３図の１３１−１〜１３１−４及び第３図１３０−
１〜１３０−４等の参照は不要であり、本ケースでは無
いが。

仮にリファレンス・ライン上にｂｌ　、ｂ２等があって
も、無視するように制御される。

以上により結局、Ｍ　（ａｏ　、ａｌ）の時と同様にし
て、 Ｍ　（ａ　１．ａ　２）　＝黒”　２　”　コード及び
コード長が出力される。この際にはＭ（ａ□、ａｌ）の
時とは異なりＨモードを示すコード°’　００１　”は
付加されないよう制御される。

次いで上記、時刻ｔ４の后、即ち、時刻ｔ５でランレン
グス・カウンタ２０３は初期値１にセットされる。又、
ＡＯ（＝ａｏ）は反転する。

そして、時刻ｔ４の変化点ａ２は次のモードの起点ａＱ
と見なされる。

以上の動作により第１ライン４０２の符号化による発生
コードは第５図の５０１に記した如くとなる。

又、第３図の時刻ｔ３０では、ランレングス・カウンタ
値は９で、この時、記号ｆｘ（＝ａｔ）が検出されるが
、リフレンスライン上の２画素後に変化点６’ｌが有る
事が時刻ｔ３０において、第３図のＢレジスタ１０９の
出力１３０−２及びＣレジスタ１１０の出力１３１−２
等から判断される。従って１ａｌｂ１１！３の条件が満
され、Ｐモード（ｂ２が必要）ではないので、定義によ
りＶモードと決定されＶＬ　　（２）コード（ａＸがｂ
ｌの左２画素の位置にある）が出力される。

この際、Ｈモードのランレングスφ白９のコードの発生
し得る状態にあったわけであるが、先に述べた各モード
間の優先度の定義に従い、■モードが有効コードとなり
、Ｈモードのコードは無効となる。ざらにＶモードのコ
ードが発生した事により、ランレングスカウンタ２０３
の該時刻ｔ３０までのカウント値はクリアとなり、新た
に１にプリセットし直されるよう制御される。又、■モ
ードのコードが発生した後では起点ａＱ記号の色は反転
される。（但し、■モード・コードの発生はａ１記号の
変化点検出と同時刻（時刻ｔ３０）である、）また、こ
こまでに説明していないが、記号ｂ１が記号ａ１より先
の検出される場合には。

記号ｂ１の検出信号はＢ゛レジスタ２０２の入力信号と
して、該レジスタ内へシフトインされ以降３時刻の間、
Ｂルジスタ２０２の出力、Ｂ５−Ｂ６→Ｂ７の順でシフ
トしていき、それ以後消滅する。又、記号ｂ１がすでに
Ｂレジスタ１０９のＢ４出力を通過してもまだコードが
発生しない時には、該本実を記憶検出回路２０１の出力
Ｆｂｌで示すように記憶する。

次に、第１図示の回路ブロックの各諸機能ブロックの具
体的回路を説明する。

第１図の仮想変化点発生回路Ａｌ０Ｉ、及び仮想変化点
発生回路Ｂ１０５は同形式の回路で゛あり、共に第７図
示の仮想変化点発生回路により実現される０図中、７０
２はフリップフロップ、７０３はアンドゲート、７０４
はオアゲート、７０５は反転回路（インバータ）である
。

第７図示の回路の動作を第８図のタイミングチャートに
示す、即ち、第７図及び第８図の各部の番号は第１図及
び第３図の番号と符合している。但し、第７図及び第８
図の７０１で示す信号は、例えば第１図示のメモリアド
レス・カウンタ１１１のカウント値をデコードすること
によって得たｌラインの最終画素の位置（タイミング）
を示す信号である。即ち、信号７０１の発生時刻にフリ
ップフロップ７０２をコーディングラインの最終画素と
同じ色にクロック１３４に同期してセットし、該時刻よ
り後、即ち水平同期信号１３６−２の減勢後ではフリッ
プフロップ７０２のＱ出力を１２２信号とし、該時刻以
前即ち、水平同期信号１３６−２の出力中は画像１２１
を１２２信号に出すように成すものである。

第１図のセレクタ１０４は第９図に示す回路により実現
される０図中、９０２はアンドゲート、９０３はオアゲ
ート、９０４はインバータである。第９図の１２３．１
２４は第１図のラインバッファメモリＡ、Ｂの出力１２
３゜１２４と符合するが、第９図の信号９０１は画像１
ライン毎にレベルが反転するセレクト信号で、第１図の
水平同期信号１３６−２により作られる。該セレクト信
号９０１により信号１２５への出力を切換える。

第１図の変化点検出回路Ａ１０６及び変化点検出回路Ｂ
１０７は同形式の回路であり、第１０図に変化点検出回
路Ｂ１０７の構成を代表して示す。図中、１００２はフ
リップフロップ、１００３は排他的オアゲート、１００
４は−インバータである。

即ち、第８図のタイミング・チャートに示すようにクロ
ック１３４に同期したフリップ・フロップｌ　００２の
入力と出力の排他的論理和（Ｅｘｃｌｕｓｉｖｅ　　Ｏ
Ｒ）を取る事ニヨり隣り合った画素の色が異なる事を検
知し、変化点信号としている。

次に第２図の回路ブロック内の諸機能ブロックの具体的
回路を説明する。

第１１図は前述のコーディング・ライン上の記号ａ１又
はａ２及び先に言及したａｌが検出済であることを示す
Ｆａｌ信号を検出する回路で第２図示の記号検出回路２
０１内にある。図中、１１０２はフリップフロップ、１
１０４はアンドゲート、１１０５はインへ−夕である。

さて、第１１図における、各部の番号は第１図等の番号
と符合している。第１１図の１１０１で示す信号はフリ
ップフロップ１１０２を初期状態に戻す（即ちＱ出力＝
“°０“）か、Ｑ出力＝°“１″にセットされるのを禁
止する制御信号であり、通常時には“°ｌ′°のレベル
にある。

ＲＥＳＥＴ信号１１０３も同様である。ここにおいて変
化点Ａ４　（１２９−４信号）が最初に到来するとＡ４
＝“１″となる。この場合、フリップフロップ１１０２
のＱ出力＝“°１°“及び制御信号１１０１　＝　”　
１″であるから、ａ　１　＝　”　１°゛が出力され、
記号ａ１が検出される。このａ１検出信号によりフリッ
プフロップ１１０２がセットされＱ出力＝“１°゛とな
り、ａｌが既に検出された事を記憶する（即ちＱ出力＝
　Ｆ　ａ　１　＝　”　１”）、この状態で次にＡ４＝
”　１　”となるとａ　２　＝　”　１　”となり、記
号ａ２が検出される。

次に、記号ｂｌ等を検出する為の回路を第１２図に示す
０図中、１２０１は排他的オアゲート、１２０２．１２
０３はフリップフロップ、１２０４はアンドゲート、１
２０５はインバータである。各部の番号の符合は第１１
図の場合と同様である。但し、ｂｌとなり得るのはａＱ
と反対の色という条件の為排他的オアゲート１２０１で
リファレンスラインの変化とａＱ倍信号の排他的論理和
を取った後の信号を使用する回路となっている。尚、第
１２図示の回路は第２図の記号検出回路２０１に含まれ
る。

第２図のランレングスカウンタ２０３の具体的構成を第
１３図に示す、まず、ランレングス−カウンタ２０３は
前述したように１２ビツトの２進カウンタとなっており
、該カウンタ２０３の計数範囲は０（１０進）から２５
６０−１　（ｔｏ進数の２５５９）である、又、該カウ
ンタ２０３はプリセット機能及び、クリア機能等を有す
るもので、具体的には米国・フェア會チャイルド社製、
ＩＣ・、型名７４Ｆ１６３等により構成し得るものであ
る。

更に、該カウンタ２０３のカウント値出力がｌＯ進数２
５５９である事を検出し、ＭＫＩ信号を発生する回路１
３０１及び該出力の下位６ビツトをデコードした値が１
０進数“６３°°である事を検出し、ＭＫ２信号を発生
する回路１３０２を備えている。

更に、プリセット機能によりセットする値として０°゛
　（１０進数）又は“１°゛　（１０進数）を選択的に
プリセットできる構造となっている。

ランレングス・カウンタ２０３の動き方について説明す
る。まず、各コーディング・ライン毎に画像左端外の位
置に於いて初期値１１０１１にプリセット（又はクリア
）される０次に画像領域内では画素ごとに順次カウント
を進めるが下記の値又は３状態に於いてはカウンタ２０
３はプリセット機能により“ｌ　ＩＩに戻される。

即ち、 （１）変化点ａ１又はａ２が検出された時、（２）カウ
ント値が２５５９に到達した時、（３）Ｐモート拳コー
ト又はＶモード善コードが発生した時、 但し、符号化法の規則により、コーディング・ライン最
右端外の仮想画素上で変化点ａｌをＡ２とする場合には
、ａｌの検出時にカウンタ値を“Ｏｏｏに戻す事とする
。

次に第２図のＲＯＭテーブルＡ２０４の構成について述
へる。該ＲＯＭテーブルＡ２０４はＰモードはＶモード
の計８種のコード及び該コード長等を発生する為のもの
である。ここで述べる構成は本実施の構成原理及び前述
の説明でも明らかなように、コーディング赤ライン及び
リファレンス・ラインの変化点位置の相対的関係及び特
にリファレンス・ライン上の変化点ｂ２がＢレジスタ１
０９のＢ４出力に現われた時、又はコーディング・ライ
ン上の変化点ａ１がＡレジスタ１０８のＡ４出力として
現われた時、該時刻に於いて記号検出回路２０１の状態
及びＡレジスタ１０８、Ｂレジスタ１０９、Ｃレジスタ
１１０及びＢ゛レジスタ２２０各出力の状態等を同時に
並列的に判断可能な構成となっている。故に上記語出力
の状態の組合せは当然有限のものであり、又、判断すべ
き時刻にあっては静止状態として扱える。従って、組合
せごとに出力すべきＰモード又はＶモードのコード及び
コード長が決定できるので、該ＲＯＭテーブルとして構
成できるものである。

ここでは該ＲＯＭテーブルの具体的内容については冗長
に過ぎるので、−例として第１４図にＲＯＭと等価な論
理回路によって、Ｐモードのコード及びコード長を発生
する場合を例示しておく。図中、１４０９はインバータ
、１４１０はタイミング回路、１４１１はナントゲート
、１４１２はノアゲートである。即ち第１４図の１４０
１で示す信号は第２図の記号検出回路２０１に於いてリ
ファレンス・ライン上に変化点ｂ２が検出された事を示
す信号である。

即ち第１図のＢレジスタ１０９のＢ４出力にｂ２として
の変化点がある事を意味するものである。又、第１４図
の１４０２で示すａ１信号は同様にして第１図のＡレジ
スタ１０８のＡ４出力としてのａ１変化点である。又第
１４図の１４０３で示すＦａ１信号は現時刻までに第２
図記号検出回路２０１に於いて既にａｌとしての変化点
が検出済である事を示す信号である。

第１４図の論理回路は該ｂ２の検出された時刻に於いて
、ａｌ又はＦａｌ信号が“真”でない事によりＰモード
であると判定する事を意味している。即ち、起点ａＱ以
後、ｂ２が検出される時刻までにａ１変化点がない事を
意味する。即ち、画像上で言えば、起点ａＱからｂ２変
化点の真下の間にａ１変化点がない事になる。

従って、定義によりＰモードとなる。第１４図の１４０
４はＰモード検出信号、１４０５はＰモードの具体的な
コード、１４０６はＰモードのコードのコード長を表す
２進数である。又１４０７はＰモードのコードが発生し
た事を示す信号である。以上、Ｐモードの判定法である
が、■モードにも同様の手法が適用できる。該手法によ
りＲＯＭテーブルＡ２０４は構成される。

結局Ｐモード又はＶモードのコード及びコード長は前記
ｂ２又はａ１記号が検出された時刻に於いて、前記の手
法に基づく第２図ＲＯＭテーブルＡ２０４に前記各レジ
スター等の状態信号を入力データとして与える事により
即刻ｌクロックの時間で発生される。

第２図のＲＯＭテーブルＢ２Ｏ５及びＲＯＭテーブルＣ
２０６は同様の構造であるから、代表して第１５図及び
第１６図によりＲＯＭテーブル０２０６について説明す
る。

まず、２０６はＲＯＭで少なくとも１１ビツトのアドレ
ス入力及び２１ビツトの並列出力をもつ、また、２２８
人力は第２図の２２８信号に符合する。即ち第２図のラ
ンレングス・カウンタ２０３の下位６ビツトである。ま
た、第１５図の１５０２人力はランレングスの色を指定
する信号で本例では白＝０、黒＝１とする。

また１５０３人力はＨモードを示すコード（＝ＯＯ１）
を付加するか、不要かを指定する信号で本例では要＝１
、不要＝Ｏとする。即ち、１５０３人力が１の場合はＨ
モードのコードの最初のランレングスコードに前記コー
ド（００１）を付加したものを１クロツクで出力する。

１５０４は該ＲＯＭ２０６の出力を有効とするか無効と
するかを制御するチップイネーブル信号である。１５０
７人力はＥＯＬ＜１５０７人力はＥＯＬ＋　１．１５０
８人力はＥＯＬ＋　Ｏの夫々の読出しを制御するアドレ
ス入力であり、これら入力にパルスを入力することによ
り、対応したラインの区切りコードが読出される。又、
１５０５は入力で指定された番地のコード出力であり１
５０６は同じく該コードのコード長である。

第１６図は前記第１５図の各番地ＡＯ〜Ａ１０と記憶内
容（データ）との対応を示す図である。

第２図のコード決定回路２１２を具体的に第１７図によ
り説明する０図中、１７０６はアンドゲート、１７０７
はインバータである。

本実施例に於けるコード発生法の原理から判るように、
第２図示のＲＯＭテーブル２０４及び２０５又は２０６
等により、Ｐモード。

■モード、Ｈモードの各々のコードが最終的に発生すべ
きコードと決定される前段階に於いて、同時に２つ以上
ＲＯＭテーブルより出力される場合がある。しかし２以
上のコードは前述したように優先度が定義されている。

第１７図は該定義に従って、一義的に発生すべきコード
を決定する為の回路である。

即ち、Ｐモード、■モード及びＨモードのコードが同時
に発生し得る場合には、前述の如く、 Ｐモード〉■モード〉Ｈモード 順位により、債先権を獲得したモードのニードが最終的
に発生すべきコードとして決定され。

他のモードのコードは無効となり、発生コードとならな
い。

尚、信号１７０８は本符号化回路をＭＩ（法、即ち、−
次元符号化に用いるか、ＭＭＲ又はＭＲの二次元符号化
に用いるかを選択するためのモード信号であり、−次元
符号化を実行する場合にはＬレベル、一方、二次元符号
化を実行する場合にはＨレベルとなる。

従って、−次元符号化を実行する場合には。

Ｐモードコード及びＶモードコードの発生は阻止され、
常にＨモードコード即ちランレングスを表わすコードの
みが有効とされる。

次に、第２図のラッチＡ２０７及びラッチＢ２Ｏ３等の
役割について述べる。ラッチＡ２０７及びラッチＢ２Ｏ
３はコーディング途中に仮に発生するＨモードのメイク
アップコード及び該コード長を該Ｈモードが有効か又は
無効となるかが決定するまで、一時記憶する為の回路で
ある。そして、Ｈモードが有効と決定すれば該ラッチの
内容は次段の回路へ受渡される。

第２図のラッチＡ２０７及びＢ２Ｏ３のｆ＠きを一例と
して、メイクアップコードが発生するランレングスが長
い場合、例えばランレングス、、、２９７２で説明する
。この時、符号化の規定により次のように２つのメイク
アップコード及び１つのターミネイテイングコードの合
計３つのランレングスコードに分割して出力される。

即ち、 メイクアップコードｌ＝ ランレングス２５６０コード（白、黒共通）メイクアッ
プコード２＝ ランレングス３８４コード（白又は黒）ターミネイテイ
ングコード＝ ランレングス２８コード（白又は黒） この様に、２５６０＋３８４＋２８＝２９７２の如く複
数のコードにより１つのランレングスを表わす場合には
、まず、第２図のテンレングス・カウンタ２０３のカラ
ントイ直が６３＋６４ＸＮ（Ｎ＝０．１．２・・・・・
・の正整数）になる毎に、その時点でＡレジスタのＡ４
出力がａ１変化点でなければ、次にメイクアップ値が発
生することを予知し、該カウンタ２０３の上位６ビツト
の値（Ｎに相当）が示す１つ上（即ちＮ＝０で６４のメ
イクアップ）のメイクアップコード及びコード長をＲＯ
ＭテーブルＢ２Ｏ５から出力させ、ラッチＢ２Ｏ３へ一
時記憶（ラッチ）する、続いて前値カウント値が６４進
む毎（即ち前述の６３＋６４ＸＮの式に於いてＮが１進
む毎）に該ラッチＢ２Ｏ３の内容は、更新されていく。

そして、ランレングス・カウンタ２０３の値が２５５９
　（即ち６３＋６４ＸＮの式でＮ＝３９）になった時刻
で変化点ａ１が検出されていなければ現在カウント中の
ランレングスが２５６０以上になる事が予知できるので
、前記同様、ＲＯＭテーブルＢ２Ｏ５からランレングス
２５６０のコード及びコード長を読み出してラッチＡ２
０７へ一時記憶する。また、同時にラッチＢ２Ｏ３の記
憶済内容を一旦無効とする。又、ランレングスカウンタ
２０３のカウント値は初期値ｌに戻される。続いてカウ
ントが進むにつれて再び前述の６３＋６４ＸＮの式毎に
同様にラッチＢ２Ｏ３へのメイクアップコード等の記憶
が再開される。

そして、変化点ａ１が検出されると、他のＰモード又は
Ｖモードとの競合関係が判定され、Ｈモードが決定する
と該変化点ａ１の時刻に於けるランレングスカウンタ２
０３の下位６ビツトの値（０〜最大６３）が示すランレ
ングスのターミネイテイングコード及びコード長をラッ
チＣ２０９へ一旦記憶する。又、既に前記のようにラッ
チＡ２０７及びラッチＢ２Ｏ３の内容も有効となる。

但し、変化点ａ１の時刻にＶモード等が発生していれば
Ｈモード自体、発生しない事となり、当然ラッチＡ２０
７及びラッチＢ２０ｇの内容は無効とされ、又ラッチＣ
２０９へは前記ターミネイテイングコードのかわりにＶ
モードコードが有効コードとしてラッチされる。

上記メイクアップコード１およびメイクアップコード２
等の発生、記憶制御の回路を第１８図に示し、この回路
はタイミング回路１１２に含まれるものである。この回
路のタイミングチャート（ランレングスが前述の如＜２
９７２であった場合）を第１９図に示す。図中、１８０
１．１８０２はフリップフロップ、１８０３はアンドゲ
ート、１８０４はインバータである。

ＭＫＩ及びＭＫ２は第１３図に示したランレングスカウ
ンタ２０３の２５５９検出回路１３０１及び６３検出回
路１３０２からそれぞれ出力される信号である。フリッ
プフロップ１８０２はＭＫ２信号の入力によりセットさ
れてＭＫ２有信号を発生し、フリップフロップ１８０１
はＭＫＩ信号の入力によりセットされてＭＫＩ有信号を
発生する。尚、ＭＫＩ信号の入力によりフリップフロッ
プ１８０２はリセットされる。

以上のような構成により、ランレングスカウンタ２０３
のカウント値が６４以上となった場合はＭＫ２有信号が
ハイレベルとなり、更に２５６０以上となった場合はＭ
ＫＩ有信号のみかＭＫ２有信号とＭＫ２有信号が両方ハ
イレベルとなる。このＭＫＬ有信号とＭＫ２信号のレベ
ルによりランレングスを表わすコードがターミネートコ
ードのみであるか、ターミネートコードとメークアップ
コードの組合せであるか、又、そのメークアップコード
の数が１であるか２であるかを判別できる。従って、Ｈ
モードにおいてコードを発生する場合、このＭＫＩ有信
号とＭＫ２有信号とのレベルをバッキング回路２１１は
判別し、３個のラッチＡ、Ｂ、Ｃのうち有効なものを選
択して、そのラッチデータを取込む。

この様にメイクアップコードの発生に於いて少なくとも
１時刻前に該コードの発生を予知し、該コードを一時記
憶回路（ラッチＡ、Ｂ）へ送り済にしておくことにより
、変化点ａ１が来た時に、同時刻に処理すべき出力コー
ドの数やビット数の増大を防ぐ効果があり回路構成上、
極めて有効である。

即ち、ラッチＡ２０７及びラッチＢ２Ｏ３ヘランレング
スカウンタ２０３がＨモード決定前にカウントした数の
うち必要となるメイクアップコード及びコード長を一時
記憶しておくことにより、Ｈモード決定時にはターミネ
イティングコード及びコード長のみを処理すれば良いの
で、ａ１検出時に出力すべきＨモードのコードが全て揃
い、続く符号化動作を遅延なく実行することができる。

２０７．２０８，２０９の各ラッチＡ、Ｂ。

Ｃの内容を次段回路へ送り出す順序はラッチＡ２０７＞
ラッチＢ２Ｏ３＞ラッチＣ２０９（２１Ｏバツフア）の
順を崩さないよう制御される（内容が無効の時は省略、
無視する）。

ラッチＣ２０９の内容を−Ｈバッファメモリ２１０に格
納するのは、符号化モードの確定された次の時刻から次
の符号化動作が開始し、ＲＯＭテーブルより次の符号化
データがラッチＣ２０９に数クロック（最低ｌクロック
）で入力されることがある。従って、モードの確定後は
次の符号化データをラッチ可能な様にラッチＣ２０９の
内容はバッファメモリ２１０に送うれ、バッファメモリ
２１０よりタイミングを取って後段に出力される。

次に変化点ａ１及び変化点ａ２を符号化法の規定により
、同一画素上に設定するような特殊なケースについて述
べる。

第２０図は上記のケースを図示したものである。即ち、
第２０図に於いて、２００１はリファＬ／ンスライン、
２００２はコーディングラインである。又、２００３は
コーディングラインの最終画素、２００４は仮想変化点
（画素）である。

さて第２０図において、左方からの符号化の結果、起点
ａＱが図の位置になったとすると、次に発生すべきコー
ドは第２１図の如く、〔Ｈモードコード＋白１２ターミ
ネイトコード＋黒Ｏターミネイトコード〕である。ここ
で、第２１図（１）のコードは変化点ａ１の時刻に前述
した手段により１つのコードとして扱う事ができ問題な
い。しかし、第２１図（２）のコードは本来変化点ａ２
が変化点ａ１と別の時刻に来た時、変化点ａ２の時刻に
於いて発生するべきコードである。だが本ケースの場合
、明らかに変化点ａ２として記号検出回路２０１等から
検知されない。

そこで本ケースの場合、記号検出回路２０１に設けた第
２２図の回路により以下の処理を行なう、第２３図は本
回路動作のタイミングチャートである。第２２図に於い
て２２０１は画像が仮想領域に入ったことを示す信号（
水平同期、信号の反転信号）、２２０２はａ１変化点検
出信号、２２０３はＨモードに於いて、第１番目のター
ミネイトコードの発生までを示す信号である。上記信号
を監視し、アンドゲート２２０７により該２２０１〜２
２０３信号の論理積をとることにより第２０図の状態を
検知し、２２０４−１信号をつくり（即ち、時刻はａｌ
と同じ）、まず、第２０図（１）のコードを前述の方法
で出力する。次にランレングスカウンタを０にクリアす
る等所定の処理し、第２２図の２２０４−１信号をＤフ
リップフロップからなる遅延回路２２０８で１時刻遅延
させた２２０５−１信号により第２１図（２）の黒０の
ターミネイトコードを発生させる。

第２図のバッキング回路２１１は前述の方法によって得
られたコード及びコード長を入力としくこの除法々に発
生する各々のコード長（コードのビット数）は一定して
いない。但し、最長はＨモードコード（−００１）を付
加しても１６ビツトである）、順次１６ビツト単位にま
とめる回路であり、本実施例では１６ビツト毎に次の外
部回路へパラレルに受渡すようにしているものである。

第２図の２３８で示す信号はバッキング回路２１１によ
り１６ビツトにまとめたコードであり、２３９で示す信
号は該事実を次段の外部回路へ報知する為の信号である
。尚、バッキング回路２１１はコード長加算回路、ビッ
トシフタ。

マルチプレクサ、ラッチ等、周知の回路を組合わすこと
により容易に実現しうるちのである。

次に１ページの終了を示すＲＴＣ（Ｒｅ　ｔ　ｕｒｎ　
　Ｔｏ　　Ｃｏｎｔｒｏｌ）信号について述べる。ＭＭ
Ｒ法の場合ＲＴＣコード＝ＥＯＬコード×２回である。

即ちＲＴＣ信号は（０００００００００００１）Ｘ２＝
０００００００００００１．０００００００００００１
で表現される。又本実施例においては、前述してきたよ
うに１クロック時間で１６ビツトのコードまで出力でき
る構造となっている。従ってＲＴＣ信号を出力するには
第３図示の垂直同期信号１３６−１等を監視する事によ
り、１ページの終りを検知し、２クロック時間（２時刻
）のパルスを発生させ、このパルスを（第１５図に示し
た）ＲＯＭテーブルＣ２０６のアドレス信号１５０７と
して与える事により、ＲＯＭテーブルの相当する番地に
ＥＯＬコード及びコード長を書込んでおき、出力させれ
ばＲＴＣコードを前述の画像に対するコードに続いて得
る事ができる。

次に前述した３つの符号化法の相異点を第１表に挙げて
おく。

そこでＭＨ法の符号化法は前述したＭＭＲ法のＨモード
を繰返して行く場合とほぼ同じであるが次の点で相異す
る。

即ち （１）ＭＨ法ではＨモードコード（００１）は不要 （２）ＭＨ法では白ラン、黒ランはペアにする事は不要 （３）ＭＨ法では１ライン毎にＥＯＬコードを入れる （４）ＲＴＣの違い 又ＭＲ法の場合は （１）１次元ラインは、ＭＨ法と同じ （２）２次元ラインは、ＭＭＲ法と同じ（３）ラインの
区切りは ＥＯＬ＋１＝０００００００００００１１又は ＥＯＬ＋０＝ＯＯＯ００００００００１０（４）ＲＴＣ
の違い （５）Ｋパラメータにより１次元ラインと２次元ライン
が混在する。

結局、３つの符号化法間の切換えは前述したＭＭＲ法の
回路の動きを、ＭＲ法又はＭＨ法の方式選択信号により
制御する事により容易に実現できる。

まず第２４図にライン・区切り・コードの違いを制御す
る回路例を示す０図中、２４０７はラインカウンタ、２
４０８はナントゲート、２４０９はアンドゲート、２４
１０はインバータである。即ち、第２４図の２４０１は
第３図の３２０に示すｔ−１時刻のパルス信号で、各コ
ーディングライン毎に繰返される又該時刻ｔ−１には画
像符号化に伴なう、コードは発生シナい。このｔ−１１
１１％刻のパルス信号はアドレスカウンタ１１１の値を
デコードすることにより得る。又、２４０２及び２４０
３は符号化法を指定するＣｐｕ等１本実施例回路外から
の符号化法選択信号である。又１３６一２信号は第３図
の１３６−２信号と対応し、従って、Ｋ進カウンタ２４
０７は、ＭＲ法のにバラ−メータの進み方を信号、１３
６−２をカウントしライン・カウンタとして、監視する
。

第２４図の論理により得られた信号２４０４〜２４０６
を第２図のＲＯＭテーブルＣ２０６のアドレス入力（第
１５図の１５０７〜１５０８人力）となし、各々特定の
番地を指定する様になし、該特定の番地に必要なコード
及びコード長を記憶させたものを出力させる様になす事
により、所望のライン・区切り・コードを得る。

又、ＭＨ法の一次元ラインの符号化法は前述した第１７
図のＭＭＲ法のモード決定回路に於いて常にＨモードが
優先できるよう、選択信号１７０８により制御すればよ
い。

又ＭＨ法においては常にＨモード命コード（００１）も
不要となるよう制御するがこれも前述のＲＯＭテーブル
Ｃ２０６のアドレス信号Ａ７をＯとすることにより達成
する。

又ＲＴＣにおけるＥＯＬの数の違いはＲＯＭテーブルＣ
２０６のに印加するパルス数をモードに応じて異ならせ
ることにより達成する。

本実施例に於いては第３図等に示すように（画像）クロ
ック１３４に同期して動作しているが、クロックの間隔
（周期）には関係しない。そこで第２５図に示す如く、
いわば画像ゲート信号によりクロック１３４をマスクす
る等の方法により容易に画像又はライン間に休止期間を
設ける事ができる。

即ち、第２５図に於て２５０１は画像ゲート信号で゛Ｏ
パレベルの間、動作を休止させる事を示す信号である。

又２５０２は前記ゲート信号２５０１とクロック１３４
との論理積により作り出された歯抜けのクロックであり
、該クロック２５０２を前述のクロック１３４に代って
本実施例の実質の内部回路へ送れば、本実施例はクロッ
ク信号によってのみ状態が遷移し得るものであるから８
２５図斜線部は明らかに休止状態となる。

この休止制御により、例えば、符号化すべき画像信号の
発生源の画像信号の出力速度等が。

符号化回路の動作に制限される事がない。又、逆に、例
えば１画像発生源がディスクを備えた画像ファイルの場
合等、１ページの画像信号の出力が間欠的になされたと
しても、符号化回路が、その間欠的出力に同期して符号
化動作を間欠的に実行する事ができる。従って、画像信
号の出力源と符号化回路の間に時間合せ用の多大なバッ
ファメモリ等を必要とせずに、出力源からの画像信号を
逐次符号化する事もできる。

次に第２６図及び第２７図によって１本実施例の回路へ
符号化すべき画像を並列形式で与える方法について述べ
る。即ち、第２６図の２６０１は８ビツトの並列データ
を入力とし、２６０２に１ビツトの直列データとして出
力できる並直列変化用シフト−レジスタである。

第２７図に示す様に符号化すべき画像信号を８ビツトの
並列データとしてレジスタ２６０２にロードしたのち、
クロックにより直列シフトし、第２７図に示す如くの直
列の画像信号２６０２を得る。同時に前記直列シフト中
のクロック数等をカウントし、実データの区間を示すゲ
ート信号２７０２をつくり出す。又実データに対応した
クロック２７０２も同様に得る事ができる。

以上、第２７図の如き語信号は前記第２５図で述べた休
止方法により本実施例で前述した如く符号化可能な形式
となっている。この画像の並列入力に対する動作はＣｐ
ｕ等により画像が与えられる場合等において極めて有効
である。

尚１以上の実施例では、ＭＨ，ＭＲ、ＭＭＲの符号化に
ついて説明したが、他の符号化方法にも適用可能なこと
は言う迄もない。また、符号化すべき画像信号は原稿画
像を光電的に読取る装置や、コンピュータ等から入力さ
れ、また、符号化コードは伝送線等により遠隔地に伝送
されたり、画像ファイルに格納されたりする。以上、本
発明を好ましい実施例に基づいて説明したが、本発明は
この構成に限定されるものではなく、特許請求の範囲内
で種々の変形。

変更が可能であることは言う迄もない。

第１表 〔効　果〕 以り説明した様に、本発明によると複数のコードを必要
とする長いテン長の画像信号の符号化において、予め符
号化コードを予測して記憶し、これを読出して発生する
ので、コードの出力時における符号化動作の負担が軽減
でき、且つ１画像値号の入力に遅れることなく符号化動
作が実行回部となる。

【図面の簡単な説明】

第り図及び第２図は本発明を適用した符号化装置の構成
を示すブロック図、第３図は符号化動作を示すタイミン
グチャート図、第４図、第５図及び第６図はリファレン
スラインとコーデングラインの関係を示す図、第７図は
仮想変化点発生回路の構成例を示す図、第８図は第７図
示回路の動作を示すタイミングチャート図、第９図はセ
レクタの構成例を示す図、第１０図は変化点検出回路の
構成例を示す図、第１１図及び第１２図は記号検出回路
あ一部構成例を示す図、ｉ１３図はテンレングスカウン
タの構成例を示す図、第１４図はＲＯＭテーブルＡの等
何回路の構成例を示す図、第１５図はＲＯＭテーブルＣ
の構成例を示す図、第１６図はＲＯＭテーブルＣの内容
例を示す図、第１７図はコード決定回路の構成例を示す
図、第１８図はメイクアップコードの発生、記憶回路の
構成例を示す図、第１９図は第１８図示回路の動作を示
すタイミングチャート図、第２０図はりファレンスライ
ンとコーディングラインの関係を示す図、第２１図はＨ
モードコードを示す図、第２２図は仮想変化点の遅延回
路の構成例を示す図、第２３図は第２２図示回路の動作
を示すタイミングチャート図、第２４図はライン区切り
コードの発生を制御する回路の構成例を示す図、第２５
図は符号化動作の休止制御動作を示すタイミングチャー
ト図、第２６図は画像信号のパラレル入力をシリアル出
力する回路の構成例を示す図、第２７図は第２６図示回
路の出力状態を示すタイミングチャート図であり、１０
１及び１０５は仮想変化点発生回路、１０６及び１０７
は変化点検出回路、１０８〜１１０はレジスタ、１１１
はアドレスカウンタ、２０１は記号検出回路、２０３は
ランレングスカウンタ、２０７〜２０９はラッチである
。 第７図 ： 第８図 刹５ｅ図 扼、（ｏ図 栗μ／図 項＃Ｉ２１Ｊ 朝シβ図 再７５図 ＃７．／乙Ｕ 第　？４　凶 ＶＥ／Ｊ 坏土　　　　　　　休止

Claims (1)

【特許請求の範囲】
1. シリアルに入力する画像信号の変化点間の画素数を計数
   する手段と、上記計数手段の計数値が６４ｎ＋６３（ｎ
   ＝０、１、２‐‐‐‐）となった場合その画素が変化点
   でない場合６４（ｎ＋１）を表わす第１の符号化コード
   を記憶する手段と、上記計数手段の６４未満の計数値を
   表わす第２の符号化コードを発生する手段とを有し、変
   化点画素に至った時点において上記記憶手段に記憶され
   た第１の符号化コードを読出すとともに上記発生手段に
   第２の符号化コードを発生せしめることを特徴とする画
   像信号の符号化装置。