JPS6231260A - 画像信号の二次元符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はファクシミリや画像電子ファイル等に用いられ
る画像信号の二次元符号化装置に関するものである。

〔従来技術〕

従来のファクシミリ象の画像伝送装置や近年の光ディス
クや磁気ディスク笠を用いた画像ファイル装置等におい
ては１画像信号を符号化して取扱うことにより、データ
雀を減少せしめ伝送或いは蓄積動作の高速化、効率化を
計っている。

例えば、ファクシミリの分野においては一般に−・次元
符号化としてモディファイドハフマン（ＭＨ）法、二次
元符号化としてモディファイドリード（ＭＲ）法、高能
率二次元符号化としてモディファイドモディファイドリ
ード（ＭＭＲ）法が用いられている。

これらＭＨ法、ＭＲ法及びＭＭＲ法の相互の関係である
がＭＭＲ法はＭＨ法に極めて近い方法を包含するし、又
ＭＲ法を一部修飾したものがＭＭＲ法である。

また、符号化の対象とする画像及び符号化法の規則等は
ひとことでいえばＣＣＩＴＴ（国際電信電話諮問委員会
）の勧告するＴ４やＴ６に準拠するものである。

更にト述の符号化法はＭＭＲ法については昭和６０年３
月２２日の官報（号外第２９号）５２ページ以下のファ
クシミリグループ４型装置の推奨通信方式（郵政−見上
）の中で高能率二次元符壮化方式として告示されており
、ＭＨ法は一次元符号化方式として、又ＭＲ法は二次元
符号化方式として共に昭和５６年郵政省告示第１０１３
号に告示されている。

前述した符号化方法のうち、ＭＲ法やＭＭＲ法の二次元
符号化は符号化すべきラインの画像信号と前ラインの画
像信号の相関関係を判別し、この相関関係に応じたモー
ドの符号化コードを発生する構成である。従って、例え
ば原稿画像を光電的に読取って得てシリアルに入力され
る画像信号の符号化に際しては、入力画素の前後状況を
監視する必要があり、且つ、画像信号の入力に遅延なく
符号化動作するためには相関関係の判別がなされたなら
即座に符号化を実行せねばならない。

〔目　的〕

本発明は以上の点に鑑みてなされたもので、前述したＭ
Ｒ，ＭＭＲ等の二次元符号化を高速に、１１つ、符号化
すべき画像信号の入力に遅延することなく実行ｉ＋ｆ能
とすることを「１的とし、詳しくは、符ｔ）化ラインの
画像信−Ｊのシリアル人力に同期して参照ラインの画像
信号をシリアルに取込むＬ段と、符５ｊｊ化ラインの画
像信号と参照ラインの画像信号との相関関係を判別する
手段と、相関関係に基づいて符号化ラインの画像信号を
符号化するＬ段とを有し、上記符号化手段は符号化ライ
ンの画像信号が上記監視手段による相関関係の判別に必
要な画素数分入力された後に符号化動作を実行する画像
信号の二次元符号化装置を提供することを１］的とする
。

〔実施例〕

本発明を適用した符号化回路の構成例を第１図及び第２
図の回路ブロック図で示す。次いで該実施例の動作を前
記第１図、第２図と第３図〜第５図等を用いて説明する
。

第１図に於いて１２１で示す信号は画像スキャナや画像
ファイル、コンピュータ等の外部機器から供給される符
号化すべき画像信号であり、“Ｏ′°又は“１′°　（
例えば“Ｏ”＝白、１１１　Ｉ＋　＝黒画素）の２値信
号のシリアル・データとして与えられる。又、１３４で
示す信号は画像信号１２１の入力に同期して外部機器よ
り供給されるクロックであり、１画素当り１クロツクと
なっている。次に１３６で示す信号は同期信号であり、
画像信号１２１の水平区間や垂直区間等を示す数種の同
期信号を示している。

即ち、本実施例では、符号化すべき画像信号１２１はレ
ーザ・プリンタ等に与えられる信号と同様、各主走査毎
のシリアルな画像信号である走査型画像信号として゛与
えられるものとする。

次に１０１はコーディング・ライン（符号化すべき画像
の主走査方向の１本分）上の実画像の最終画素の次の画
素（＝仮想画素）が必ず変化点となるように、強制的に
変化点をつくり出す回路であり、「仮想変化点発生回路
Ａ」と称する。但し、上記「仮想変化点発生回路Ａ」は
コーディング・ライン上の実画像には何ら変化を与えな
い構造となっている。

１０２はライン・バッファ・メモリＡ、１０３はライン
・バッファ・メモリＢであり、各々独立に書込み又は読
出し動作が可能なＲＡＭ（ランダム・アクセス・メモリ
）であり、各々コーディング・ライン１木分の２値画像
を記憶できる容量（主走査画素数）を有する。

又、ライン・バッファ・メモリＡｌＯ２，！−ラインｅ
バッファ・メモリＢ１０３は、片方が書込み動作を実行
している時、もう一方は読出し動作を実行する様、制御
されている。即ち、゛これら２つのライン・バッファ・
メモリに依り、−組のダブル・バッファ・メモリを構成
している。

１１１はメモリ・アドレス・カウンタであり、コーディ
ング・ラインの画素数に対応するクロック１３４をカウ
ントするカウンタである。該カウンタ１１１のカウント
値は、メモリーアドレス信号１３５として、ライン働バ
ッファ働メモリＡｌＯ２及びライン・バッファ番メモリ
Ｂ１０２の両方に共通に与えられる。又、メモリ番アド
レス・カウンタ１１１はコーディング・ライン１木毎に
初期値に戻り、カウント動作を繰返す。従って、ライン
φバッファ・メモリに書込まれた各ラインの２値画像は
、新たに入力するラインの画像信号１２１の画素位置に
対応づけられて各画素毎に読出される。

１、０４はセレクタであり、ライン・バッファ・メモリ
ＡｌＯ２又はライン・バッファ・メモリＢ１０３のうち
、どちらか読出し動作を実行している方から読出しデー
タを得るべくセレクト信号９０１により選択動作する回
路である。

このセレクタ１０４により選択的に得られたデータはリ
ファレンス・ライン１２５として、即ち、コーディング
・ラインの参照用データ（画像）として、次段に与えら
れる。

１０５はリファレンス昏ライン上の実画像の最終画素と
その次の画素（仮想画素）が必ず変化点となる様に強制
的に変化点をつくり出す回路で「仮想変化点発生回路Ｂ
」と称する。

但し、仮想変化点発生回路Ｂ１０５はリファレンス・ラ
イン上の実画像には何ら変化を与えない構造となってい
る。

１０６はリファレンス・ライン上の実画像及び仮想画素
上の変化点となる画素を検出する回路であり、「変化点
検出回路ＡＪと称する。

又、１０７はコーディング・ライン上の実画像及び仮想
画素上の変化点を検出する回路で「変化点検出回路Ｂ」
と称する。

１０８はＡレジスタ、１０９はＢレジスタ、１１０はＣ
レジスタであり、各々、４ビツトのシフト−レジスタで
ある 又、１２６で示す信号はリファレンス−ライン上の実画
像及び仮想画素を表わす信号であり、又１２７で示す信
号はリファレンス・ライン上の実Ｉｉ！ｊ像及び仮想画
素上の変化点信号である。１２８で示す信号はコーディ
ング・ライン上の実画像及び仮想画素上の変化点信号で
ある。

１１２はクロック１３４及び同期信号１３６を入力とし
、これらに基づいて、各回路ブロックの動作タイミング
をとるための各種タイミング信号１３７を形成するタイ
ミング回路である。

ここまでに説明した第１図の回路ブロックの動作を、第
４図示の如き実際の画像（符号化すべき画像）が与えら
れ、これをＭＭＲ法により符号化する場合を例にして説
明する。

まず、ここで例示する第４図の画像は、説明を簡易にす
る為に、１ラインが３２画素（主走査画素数＝３２画素
）から成り、かつ合計２ライン（副走査線数＝＝２本）
により１ページを構成する極めて簡単な画像とした。

第４図の４０２で示す第１ラインを実際に符号化するに
は、第５図に示すように第４図の４０１で示す仮想ライ
ンをリファレンス番ラインとし、第１ライン４０２をコ
ーディング・ラインとする。

又、第４図の４０３で示す第２ラインを符号化する時に
は第６図に示すように、第４図の第１ライン４０２をリ
ファレンス・ラインとし、第２ライン４０３をコーディ
ング・ラインとする。

以下、仮に１ページが３ライン以上の主走査からなり、
第３ライン、第４ライン、−一一一一一と続く場合でも
、上記の如く、リファレンス・ライン及びコーディング
・ラインの関係を順次繰下げていけば副走査線数に拘ら
ず、符号化を続行できる。

第３図は第４図に例示する画像が第１図示の回路ブロッ
クに与えられる時のタイミング・チャートである。

第３図において１３６−１は垂直同期信号で副走査方向
の画像の区間、即ち、１ページの画像の入力期間を示°
す。１３６−２は水平同期信号で主走査方向の画像区間
、即ち、１ラインの画像の入力期間を示す、１３４は画
像クロック、１２１は第４図に例示した符号化すべき画
像の信号波形としての表現であり、黒画素＝＋１　ｌ　
ＩＩ　＝　１１　ＨＩＩ、白画素＝゛０“°；“Ｌ”と
して描かれている。即ち、第３図示の画像のうち、区間
Ｔ１の画像が、符号化すべき第４図示の第１ライン４０
２の実画像であり１区間Ｔ２の画像が符号化すべき第４
図示の第２ライン４０３の実画像である。

又、第４図示の仮想ライン４０１は実際の紙面等に印刷
されるような画像に於いては、紙面の上方部のいわば余
白、或いは紙面外に相当するもので、ＭＭＲ法に於いて
は、余白（ｌラインの画素が全て白画素）ラインと仮想
するよう規定されている。従って、前記第４図示の仮想
ライン４０１は第３図示の画像信号１２１上には現れて
いない。

第５図は第１ライン４０２の符号化動作を示すタイミン
グチャートであり、リファレンス串ラインとなる仮想ラ
イン４０１とコーディングである第１ライン４０２との
関係を示す。

まず、第５図示の第１ライン４０２の画像が仮想変化点
発生回路Ａ１０１に与えられると第３図の１２２（コー
ディング・ライン）に示す様辷、仮想変化点（仮想画素
）３０２が付加された画像となる。即ち区間Ｔ１におい
て実画像は不変であるが図でも示すように第１ラインの
最終画素３０１とその次の画素３０２は相反する色（白
→黒）となっている、又仮想変化点（仮想画素）３０２
に統〈仮想の数画素は後述する理由により変化点となら
ないように仮想変化点（仮想画素）３０２と同じ色の画
素に保持される。

さて、第３図におけるコーディング・ライン信号１２２
は第１図に見るように符号化すべき画像信号として、変
化点検出回路Ｂ１０７に入力されるとともに、ライン・
バッファメモリＡｌＯ２及び、ライン・バッファメモリ
Ｂ１０３へ書込用データとして与えられる。

一方、アドレス・カウンタ１１１は第３図の区間Ｔｌの
み画像クロック１３４をカウントし、第３図の１３５に
示すようなカウント値を出力し、該出力はメモリ・アド
レス１３５として、ライン・バッファ・メモリＡｌＯ２
及びライン会バッファメモリＢ１０３へ共通に与工られ
る。

更に、この時図示はしていないがラインバッファメモリ
ＡｌＯ２は書込みモードに、又ラインバッファーメモリ
Ｂ１０３は読出しモードに制御されているとすると、コ
ーディング・ライン１２２のデータはライン・バッファ
・メモリＡｌＯ２内のメモリ・アドレス１３５で指示さ
れた番地に順次・書込まれる。又、ライン・バッファ・
メモリＢ１０３は、この時、前述したように、読出しモ
ードにあるから、初期状態で全て“０゛を書込んでおけ
ば、メモリ会アドレス１３５で指示された番地から“Ｏ
１１を順次読出し、第１図の１２４で示す読出し信号Ｂ
となり、セレクタ１０４により選択されて、リファレン
ス・ライン１２５のデータとなる。

第３図の１２・５は該リファレンス・ラインのデータ信
号波形を示しており、区間Ｔｌ中“Ｏ°゛となっている
。これは、即ち、第５図に示した如く仮想ライン４０１
を°“全白”のリファレンス・ラインとして回路上に得
た事である。

コーディング・ライン１２２は前述の様に変化点検出回
路Ｂ１０７にも与えられる。該検出回路Ｂ１０７は与え
られたデータ入力の内の変化点（画素）を検出し、該変
化点画素を１″として出力し、変化点とならない画素を
すべてＯ“として出力する。第１図の１２８は該出力で
ある。

仮想変化点発生回路Ｂ１０５及び変化点検出回路Ａ１０
６はその名称の通り、前述したコーディング番ライン１
２２に対して動作する同一名称の回路１０１及び１０７
の動作をラインバッファメモリから読出されたリファレ
ンス串ライン１２５に対して実行する。

結局リファレンスライン１２５の信号は仮想変化点発生
回路Ｂ１０５により第３図の１２６の如く、最終画素の
次に最終画素と異なる色の仮想画素の付加された信号に
変換される。

変化点検出回路Ｂ１０７から発生される信号１２８はク
ロック１３４によりＡレジスタ１０８に順次シフト令イ
ンされる。Ａレジスタ１０８の記号Ａｌ〜Ａ４は各々該
レジスタのパラレルな４ビツト出力を示しており、常に
出力されている。該Ａレジスタ１０８の出力信号波形を
第３図の１２９−１〜’ｌ　２９−４に示す。

従って、コーディングラインの注目画素がＡレジスタ１
０８の出力Ａ４にシフトされたとするとその注目画素に
続く３画素分のデータ中に変化点が有るか否かを出力１
２９により判断できる。

同様に第３図の１３０−１〜１３０−４及び第３図の１
３１−１〜１３１−４にＢレジスタ１０９及びＣレジス
タ１１０の出力信号波形を示す。即ち、Ｂレジスタ１０
９及びＣレジスタ１１０には、Ａレジスタ１０８に格納
されている各画素位置に対応したリファレンスラインの
画素の変化点信号及び色信号が格納されている。従って
、Ａレジスタ１０８の出力Ａ４をコーディングラインの
注目画素とすると、Ｂレジスタ１０９及びＣレジスタ１
１０により、リファレンスラインにおける該注目画素位
置に続く３画素内に変化点が有るか否か及びその色を判
断できる。

第２ラインを符号化する為に第４図の第２ライン４０３
が画像信号１２１として入力される時には、ラインバッ
ファ・メモリＡｌＯ２が書込みモードとなり、ライン・
バッファ・メモリＢ１０３が、読出しモードとなる。即
ち、第１ライン４０２のコーディング動作中にラインバ
ッファメモリＢ１０３に書込まれていた第１ライン４０
２がリファレンスラインとなり、新たに入力する第２ラ
イン４０３がコーディングとなる。そして、第１ライン
目に於ける動作と同様の動作が実行される。

第２ライン４０３目に於ける各信号波形を第３図の区間
Ｔ２に示す、この際、リファレンス−ライン１２６の区
間Ｔ２のデータは区間ＴＩ中にライン・バッファ・メモ
リＡｌＯ２に書込んでおいた第１ライン４０２のデータ
を読出したものである。

以上が第１図示の回路ブロックの具体的動作である。

次に、第２図示の回路ブロックを説明する。

２０１は記号検出回路であって１図示の如く、第１図示
の回路ブロックのＡ、Ｂ、Ｃレジスタより信号１２９，
１３０，１３１を得て、ＭＭＲ符号化法に於いて、必要
な記号ａＱ。

ａｌ、ａ２及びｂｌ、ｂ２等の記号を検出する為の回路
である。これら記号の定義は以下の如くである。

ａＱ＝符号化の起点となるコーディング・ライン上の画
素。

ａｌ＝ａＱより右にあるコーディング・ライン上の最初
の変化点（画素）。

ａ２＝ａｌより右にあるコーディング・ライン上の最初
の変化点（画素）。

ｂ１＝ａ□より右にあるリファレンス・ライン上の変化
点（画素）でａＱと反対色で且つ、最初の変化点。

ｂ２＝ｂ１より右にあるリファレンス・ライン上の最初
の変化点（画素）。

但し、ここで言う右とは、例えば第４図示の各画素の左
と右の関係と同じである。

次に、２０２はＢルジスタであり、第２図の２２２で示
す変化点信号ｂ１を入力データとして、クロック１３４
によって順次シフト令インされる、３ビツトのシフト・
レジスタである。

従って、記号検出回路２０１で検出された変化点信号ｂ
１が続く３クロック期間に渡って保持され、注目画素に
対する変化点信号ｂ１の位置が判断できる。

２０３はランレングス・カウンタであり、通常、画素ａ
ｏから画素ａｌまでの画素数（テンレングス）又は画素
ａ１から画素ａ２までの画素数をカウントする２進カウ
ンタで、１２ビツトの出力をもち、最大は１０進数の２
５５９までカウントできるカウンタである。

第２図の２２８で示す信号はランレングスΦカウンタ２
０３のカウント値出力のうち下位６ビツトである。又、
第２図の２２７で示す信号はランレングス・カウンタ２
０３のカウント値出力のうち上位６ビツトである。

２０４はＲＯＭテーブルＡであり、主として、パスモー
ド（Ｐモード）のコード、及び垂直モード（Ｖモード）
のコードと各々のコードのビット数（コード長）とを記
憶しており、与えられた入力に応じて該コード及びコー
ド長を並列に出力できるＲＯＭ（リードオンリメモリ）
である。

又、２０５はＲＯＭテーブルＢであり、主として、水平
モード（Ｈモード）のメイク・アップ・コード及びコー
ド長を記憶しているＲＯＭであり、信号２２７をアドレ
スとして出力すべきコード及びコード長が選択出力され
る。

２０６はＲＯＭテーブルＣであり、主としてＨモードの
ターミネイテイング・コード及びコード長を記憶してい
るＲＯＭであり、信号２２８をアドレスとして出力すべ
きコード及びコード長が選択出力される。

２０７及び２０８は前記各ＲＯＭより出力されたメイク
・アップ・コード及びコード長を一時記憶するラッチ回
路である。また、２０９は前記ＲＯＭより出力されたタ
ーミネイテイング・コード及びコード長を一時記憶する
ラッチ回路である。

２１０はラッチ回路Ｃ２０９内のコード及びコード長を
順次受取り、一時記憶する為のバックアメモリである。

ここで、ＭＭＲ法の符号化規則をもう少し、述べておく
、この符号化法において前述した様に定義された記号ａ
ｏ　＋　ａｌ　ｔ　Ａ２はコーディング・ライン上に有
り、又、同じく記号ｂ１及びｂ２はリファレンス・ライ
ン上に有る。そして、これらの各記号ａｏ　、ａｌ　、
Ａ２のグループとｂｌ。

ｂ２のグループの相対位置（距りにより、符号化モード
を次の３つのモードのうちから一義的に選択し、符号化
するよう規定されている。

（１）パスモード（Ｐモード） ｂ２がａｌより左にある時（発生コードは１種のみ）（
２）垂直モード（Ｖモード） ｌａ１ｂｘｌ≦３の時（発生コードは距離ごとに違う計
７種の発生コード） （３）水平モード（Ｈモード） 上記（１）（２）以外の時（ラン・レングス・コード表
に従う） 形式：　Ｈ＋Ｍ（ａｏａｌ）＋Ｍ（ａｚａ２）ここで、
ＨはＨモードを示すコード、Ｍ　（ａｏ　ａ　１）は白
又は黒の１ａｏａ１１のランレングス争コード、Ｍ（ａ
１ａ２）は黒又は白の１ａｔａ２１のランレングス争コ
ードである。

但し、上記（１）、（２）、（３）のうち２モ一ド以上
が同時に満たされた場合には。

（１）Ｐモード＞　（２）Ｖモード＞　（３）Ｈモード
の順位で優先される。

この優先出力動作を制御するのが、コード決定回路２１
２であり、このコード決定回路２１２によりラッチを選
択する。

次に、第４図の第１ラインの画像４０２を符号化する動
作を説明する。

まず、本実施例では、第３図の３２０に示す時刻のｔｏ
を符号化開始時刻とする。

即ち、時刻１（、はリファレンス・ライン及びコーディ
ング・ラインの先頭画素が第２図のＣレジスタ１１０の
Ｃ４出力又はＡレジスタ１０８のＡ４出力に夫々現われ
る時刻である。

即ち、時刻１．）では、Ｃレジスタ１１０．Ｂレジスタ
１０９及びＡレジスタ１０８の各出力はリファレンス・
ライン及びコーディング・ラインの先頭画素とその先頭
画素に続く３画素の状態を並列出力している。又、ａＱ
は第３図の２２１のＡＯ（ａ□）に示すように初期値“
０°°　（白画素＝仮想）に設定されている。

ランレンゲ・カウンタ２０３は初期値のＯから時刻ｔｏ
以降画像クロック１３４のカウントを開始する。

カウンタ２０３の各時刻におけるカウント値出力を第３
図の３２２に示す。

時刻１（、に於いては、第３図の信号１２９−４に１″
が立っていない、即ち、第２図のＡシフト・レジスタ１
０８のＡ４出力に変化点が無い、又同様にＢシフト・レ
ジスタ１０９のＢ４出力にも変換点が無い、従って、コ
ードを発生する要因が無いので、ランレングス・カウン
タのカウント値を１進めるだけで、次の時刻ｔ１へ進む
が、時刻ｔ１でも時刻１（、の状態と同様である。

次に時刻ｔ２に進むと、第３図の信号１２９−４に“１
゛′が立っている。これは即ち、第２図のＡレジスタ１
０８のＡ４出力が１となり、コーディングラインのその
位置に変化点が存在する事を示している。この変化点は
今の起点ａｏより右（時刻では後の時刻に相当）で最初
の変化点であるから、第２図の記号検出回路２０１によ
り、記号ａ１であると判定される。

尚、この記号ａ１の検出状態をＦａｌとして記ｔαする
。

この時刻ｔ２に於いて、第３図の１３０−１〜１３０−
４を見ると、いづれにも°“Ｉ　１１が立っていない、
この事は時刻ｔ２から３時刻以内には変化点ｂ１が無い
車を意味する。又、記号検出回路２０１はｂｌを検出し
た時にはそのｂｌをＢ゛シフト番レジスタ２０２にシフ
ト番インし３時刻の間、消滅しないようにしている。

又、記号検出回路２０１はｂｌが既に検出された事を記
憶する回路も持っている。

これらにより、本ケースでは変化点画素ａ１の左右３画
素以内に変化点画素ｂ１が無い事及び起点ａＱからａｌ
までの間にもｂｌが無いこと（従ってｂ２もい無）が判
定出来る。従って、時刻ｔ２でａｌが検出されたが、Ｐ
モード（ｂ２が既に検出されていなければならない）及
びＶモード（Ｉ　ａｔ　ｂｔ　Ｉ＜３が条件）の条件を
満さない事が決定し、従ってＨモードとなる。

この時、ランレングス・カウンタ２０３の値は第３図３
２２にも示すようにａＱからａｌの画素数を示し、“２
”である、又ランレングスの色は初期セットした“Ｏ”
＝白のままである。従ってランレングスカウンタ２０３
の出力２２８等によりランレングスの値及び色等がＲＯ
Ｍテーブル０２０６に与えられ、該当するコード及びコ
ード長がＲＯＭ２０６出力される。このケースでは“白
ラン２”のコードが出力される。即ちＭ　（ａｏａｌ）
＝白２である。

この際、Ｈモードの最初のコードである事を判定しＨモ
ードを示すコード“００１”を白ラン２のコード゛０１
１１”と同時に即ちｌクロックで出すよう制御する。又
コード長も２進数等で同時に出力される。

次いでランレングス・カウンタ２０３を初期値１　（Ｏ
ではない点に注目）にセットし直し、画素ａ１から画素
ａ２のカウントに移る。但し画素ａ１、即ち、時刻ｔ２
では初期値のセット準備をするのみで、カウンタに初期
値がセットされカウントを進めるのは次の時刻ｔ３から
である。又、この時刻ｔ３からＡＯの色も反転させる。

（時刻１２＝“０”→時刻ｔ３＝“１　”　）　、以後
時刻１．が進むと結局時刻ｔ４に於いて、Ａレジスタ１
０８のＡ４出力にＩＩ　Ｉ　１１が立ち変化点が現われ
る。該変化点は記号検出回路２０１が変化点ａ１がすで
に通過し検出済である事を記憶している（Ｆａｌ＝１と
なっている）ので、記号検出回路２０１によりａ２と判
定される。尚、このａ２の検出状態はＦａ２として記憶
される。さて１時刻ｔ４でランレングス・カウンタ２０
３の値は２であ°すＡＯ＝゛１”＝黒となっている。又
既に時刻ｔ２に於いて、Ｈモードである事が確定してい
るので、ａ２の検出された時には、リファレンスライン
の状態、即ち、第３図の１３１−１〜１３１−４及び第
３図１３０−１〜１３０−４等の参照は不要であり、本
ケースでは無いが。

仮にリファレンス−ライン上にｂｌ、ｂ２等があっても
、無視するように制御される。

以上により結局、Ｍ（ａＯ，ａｌ）の時と同様にして、 Ｍ　（ａ　１．ａ　２）　＝黒“２°°コード及びコー
ド長が出力される。この際にはＭ（ａ□、ａｌ）の時と
は異なりＨモードを示すコード゛ｏ　ｏ　ｔ　”は付加
されないよう制御される。

次いで上記１時刻ｔ４の后、即ち１時刻ｔ５でランレン
グス・カウンタ２０３は初期値１にセットされる。又、
ＡＯ（＝ａｏ）は反転する。

そして、時刻ｔ４の変化点ａ２は次のモードの起点ａＱ
と見なされる。

以上の動作により第１ライン４０２の符号化による発生
コードは第５図の５０１に記した如くとなる。

又、第３図の時刻ｔ３０では、ランレングスカウンタ値
は９で、この時、記号Ｉｒｔ（＝ａｔ）が検出されるが
、リフレンスライン上の２画素後に変化点「１が有る事
が時刻ｔ３０において、第３図のＢレジスタ１０９の出
力１３０−２及びＣレジスタ１１０の出力１３１−２等
から判断される。従って１ａ１ｂｌｌ＜３の条件が満さ
れ、Ｐモード（ｂ２が必要）ではないので、定義により
Ｖモードと決定されＶＬ　　（’２）コード（ａｌがｂ
ｌの左２画素の位置にある）が出力される。

この際、Ｈモードのランレングス・白９のコードの発生
し得る状態にあったわけであるが、先に述べた各モード
間の優先度の定義に従い、■モードが有効コードとなり
、Ｈモードのコードは無効となる。ざらにＶモードのコ
ードが発生した事により、ランレングスカウンタ゛２０
３の該時刻ｔ３０までのカウント値はクリアとなり、新
たに１にプリセットし直されるよう制御される。又、■
モードのコードが発生した後では起点ａＱ記号の色は反
転される。（但し、Ｖモード・コードの発生はａ１記号
の変化点検出と同時刻（時刻ｔ３Ｏ）である、）また、
ここまでに説明していないが、記号ｂ１が記号ａ１より
先の検出される場合には、記号ｂ１の検出信号はＢルジ
スタ２０２への入力信号として、該レジスタ内へシフト
インされ以降３時刻の間、Ｂルジスタ２０２の出力、Ｂ
５→Ｂ６→Ｂ７の順でシフトしていき、それ以後消滅す
る。又、記号ｂｌがすでにＢレジスタ１０９のＢ４出力
を通過してもまだコードが発生しない時には、該本実を
記憶検出回路２０１の出力Ｆｂｌで示すように記憶する
。

次に、第１図示の回路ブロックの各諸機能ブロックの具
体的回路を説明する。

第１図の仮想変化点発生回路Ａｌ０Ｉ、及び仮想変化点
発生回路Ｂ１０５は同形式の回路であり、共に第７図示
の仮想変化点発生回路により実現される０図中、７０２
はフリップフロップ、７０３はアンドゲート、７０４は
オアゲート、７０５は反転回路（インバータ）である。

第７図示の回路の動作を第８図のタイミングチャートに
示す、即ち、第７図及び第８図の各部の番号は第１図及
び第３図の番号と符合している。但し、第７図及び第８
図の７０１で示す信号は、例えば第１図示のメモリアド
レス・カウンタ１１１のカウント値をデコードすること
によって得た１ラインの最終画素の位置（タイミング）
を示す信号である。即ち、信号７０１の発生時刻にクリ
ップフロップ７０２をコーディングラインの最終画素と
同じ色にクロック１３４に同期してセットし、該時刻よ
り後、即ち水平同期信号１３６−２の減勢後ではフリッ
プフロップ７０２のＱ出力を１２２信号とし、該時刻以
前即ち、水平同期信号１３６−２の出力中は画像１２１
を１２２信号に出すように成すものである。

第１図のセレクタ１０４は第９図に示す回路により実現
される０図中、９０２はアンドゲート、９０３はオアゲ
ート、９０４はインバータである。第９図の１２３，１
２４は第１図のラインバッファメモリＡ、Ｈの出力１２
３゜１２４と符合するが、第９図の信号９０１は画像１
ライン毎にレベルが反転するセレクト信号で、第１図の
水−平同期信号１３６−２により作られる。該セレクト
信号９０１により信号１２５への出力を切換える。

第１図の変化点検出回路Ａ１０６及び変化点検出回路Ｂ
１０７は同形式の回路であり、第１０図に変化点検出回
路Ｂ１０７の構成を代表して示す０図中、１００２はフ
リップフロップ、１００３は排他的オアゲート、１００
４はインバータである。

即ち、第８図のタイミング・チャートに示すようにクロ
ック１３４に同期したフリップ争フロップ１００２の入
力と出力の排他的論理和（Ｅｘｃｌｕｓｉｖｅ　　ＯＲ
）を取る事により隣り合った画素の色が異なる事を検知
し、変化点信号としている。

次に第２図の回路ブロック内の諸機能ブロックの具体的
回路を説明する。

第１１図は前述のコーディング・ライン上の記号ａ１又
はａ２及び先に言及したａｌが検出済であることを示す
Ｆａ１信号を検出する回路で第２図示の記号検出口１２
０１内にある０図中、１１０２はフリップフロップ、１
１０４はアンドゲート、１１０５はインバータである。

さて、第１１図における、各部の番号は第１図等の番号
と符合している。第１１図の１１０１で示す信号はフリ
ップフロップ１１０２を初期状態に戻す（即ちＱ出力＝
“Ｏ”）か、Ｑ出力＝“１”にセットされるのを禁止す
る制御信号であり１通常時には１”のレベルにある。

ＲＥＳＥＴ信号１１０３も同様で、ある、ここにおいて
変化点Ａ４　（１２９−４＠号）が最初に到来するとＡ
４＝　’“ｌ”となる、この場合。

フリップフロップ１１０２のＱ出力；“１″及び制御信
号１１０１＝“１”であるから。

ａｌ＝“１”が出力され、記号ａ１が検出される。この
ａ１検出信号によりフリップフロップ１１０２がセット
されＱ出力＝“１”となり、ａｌが既に検出された事を
記憶する（即ちＱ出力＝Ｆａ１＝“ｌ”）、この状態で
次にＡ４：＝“ｌ”となるとａ２−“ｌ　”となり、記
号ａ２が検出される。

次に、記号ｂｌ等を検出する為の回路をＰＪｌＺ図に示
す０図中、１２０１は排他的オアゲート、１２０２．１
２０３はフリップフロップ、１２０４はアンドゲート、
１２０５はインバータである。各部の番号の符合は第１
１図の場合と同様である。但し、ｂｌとなり得るのはａ
Ｏと反対の色という条件の為排他的オアゲー）１２０１
でリファレンスラインの変化とａＯ倍信号の排他的論理
和を取った後の信号を使用する回路となっている。尚、
第１２図示の回路は第２図の記号検出回路２０１に含ま
れる。

第２図のランレングスカウンタ２０３の具体的構成を第
１３図に示す、まず、ランレングス令カウンタ２０３は
前述したように１２ビツトの２進カウンタとなっており
、該カウンタ２０３の計数範囲は０（１０進）から２５
６０−１（１０進数の２５５９）である、又、該カウン
タ２０３はプリセット機能及び、クリア機能等を有する
もので、具体的には米国・フェアΦチャイルド社製、Ｉ
Ｃ，型名７４Ｆ１６３等により構成し得るものである。

更に、該カウンタ２０３のカウント値出力が１０進数２
５５９である事を検出し、ＭＫＩ信号を発生する回路１
３０１及び該出力の下位６ビツトをデコードした値がｌ
θ進数“６３″である事を検出し、ＭＫ２信号を発生す
る回路１３０２を備えている。

更に、プリセット機能によりセットする値として”ｏ”
　（１０進数）又は“１”　（１０進数）を選択的にプ
リセットできる構造となっている。

ランレングス・カウンタ２０３の動き方について説明す
る。まず、各コーディング・ライン毎に画像左端外の位
置に於いて初期値“Ｏ”にプリセット（又はクリア）さ
れる０次に画像領域内では画素ごとに順次カウントを進
めるが下記の値又は３状態に於いてはカウンタ２０３は
プリセット機能により“１”に戻される。

即ち。

（１）変化点ａ１又はａ２が検出された時、（２）カウ
ント値が２５５９に到達した時、（３）Ｐモード・コー
ド又はＶモード・コードが発生した時、 但し、符号化法の規則により、コーディング・ライン最
右端外の仮想画素上で変化点ａ１をａ２とする場合には
、ａｌの検出時にカウンタ値を“０゛に戻す事とする。

次に第２図のＲＯＭテーブルＡ２０４の構成について述
べる。該ＲＯＭテーブルＡ２０４はＰモードはＶモード
の計８種のコード及び該コード長等を発生する為のもの
である。ここで述べる構成は本実施の構成原理及び前述
の説明でも明らかなように、コーディング・ライン及び
リファレンス自ラインの変化点位置の相対的関係及び特
にリファレンス拳うイン上の変化点ｂ２がＢレジスタ１
０９のＢ４出力に現われた時、又はコーディング・ライ
ン上の変化点ａ１がＡレジスタ１０８のＡ４出力として
現われた時、該時刻に於いて記号検出回路２０１の状態
及びＡレジスタ１０８、Ｂレジスタ１０９、Ｃレジスタ
１１０及びＢルジスタ２２０の各出力の状態等を同時に
並列的に判断可能な構成となっている。故に上記語出力
の状態の組合せは当然有限のものであり、又、判断すべ
き時刻にあっては静止状態として扱える。従って、組合
せごとに出力すべきＰモード又はＶモードのコード及び
コード長が決定できるので、該ＲＯＭテーブルとして構
成できるものである。

ここでは該ＲＯＭテーブルの具体的内容については冗長
に過ぎるので、−例として第１４図にＲＯＭと等価な論
理回路によって、Ｐモードのコード及びコード長を発生
する場合を例示しておく０図中、１４０９はインバータ
、１４１０はタイミング回路、１４１１はナントゲート
、１４１２はノアゲートである。即ち第１４図の１４０
１で示す信号は第２図の記号検出回路２０１に於いてリ
ファレンス・ライン上に変化点ｂ２が検出された事を示
す信号である。

即ち第１図のＢレジスタ１０９のＢ４出力にｂ２として
の変化点がある事を意味するものである。又、第１４図
の１４０２で示すａ１信号は同様にして第１図のＡレジ
スタ１０８のＡ４出力としてのａ１変化点である。又第
１４図の１４０３で示すＦａ１信号は現時刻までに第２
図記号検出回路２０１に於いて既にａｌとしての変化点
が検出済である事を示す信号である。

第１４図の論理回路は該ｂ２の検出された時刻に於いて
、ａｌ又はＦａ・１信号が“真”でない事によりＰモー
ドであると判定する事を意味している。即ち、起点ａＱ
以後、ｂ２が検出される時刻までにａ１変化点がない事
を意味する。即ち、画像上で言えば、起点ａＯからｂ２
゛変化点の真下の間にａ１変化点がない事になる。

従って、定義によりＰモードとなる。第１４図の１４０
４はＰモード検出信号、１４０５はＰモードの具体的な
コード、１４０６はＰモードのコードのコード長を表す
２進数である。又１４０７はＰモードのコードが発生し
た事を示す信号である０以上、Ｐモードの判定法である
が、■モードにも同様の手法が適用できる。該手法によ
りＲＯＭテーブルＡ２０４は構成される。

結局Ｐモード又はＶモードのコード及びコード長は前記
ｂ２又はａ１記号が検出された時刻に於いて、前記の手
法に基づく第２図ＲＯＭテーブルＡ２０４に前記各レジ
スター等の状態信号を入力データとして与える事により
即刻１クロツクの時間で発生される。

第２図のＲＯＭテーブルＢ２Ｏ５及びＲＯＭテーブルＣ
２０６は同様の構造であるから、代表して第１５図及び
第１６図によりＲＯＭテーブル０２０６について説明す
る。

まず、２０６はＲＯＭで少なくとも１１ビツトのアドレ
ス入力及び２１ビツトの並列出力をもつ、また、２２８
人力は第２ＵｇＪの２２８信号に符合する。即ち第２図
のランレングス・カウンタ２０３の下位６ビツトである
。また、第１５図の１５０２人力はランレングスの色を
指定する信号で本例では自＝０、黒＝１とする。

また１５０３人力はＨモードを示すコード（＝００１）
を付加するか、不要かを指定する信号で本例では要＝１
、不要−〇とする。即ち、１５０３人力が１の場合はＨ
モードのコードの最初のランレングスコードに前記コー
ド（ＯＯ１）を付加したものをＩクロックで出力する。

１５０４は該ＲＯＭ２０６の出力を有効とするか無効と
するかを制御するチップイネーブル信号である。１５０
７人力はＥＯＬ＜１５０７人力はＥＯＬ＋１．１５０８
人力はＥＯＬ＋　０の夫々の読出しを制御するアドレス
入力であり、これら入力にパルスを入力することにより
、対応したラインの区切りコードが読出される。又、１
５０５は入力で指定された番地のコード出力であり１５
０６は同じく該コードのコード長である。

第１６図は前記第１５図の各番地ＡＯ−Ａ１０と記憶内
容（データ）との対応を示す図である。

第２図のコード決定回路２１２を具体的に第１７図によ
り説明する。図中、１７０６はアンドゲート、１７０７
はインバータである。

本実施例に於けるコード発生法の原理から判るように、
第２図示のＲ６Ｍテーブル２０４及び２０５又は２０６
等により、Ｐモード。

■モード９Ｈモードの各々のコートが最終的に発生すべ
きコードと決定される前段階に於いて、同時に２つ以上
ＲＯＭテーブルより出力される場合がある。しかし２以
上のコードは前述したように優先度が定義されている。

第１７図は該定義に従って、一義的に発生すべきコード
を決定する為の回路である。

即ち、Ｐモード、■モード及びＨモードのコードが同時
に発生し得る場合には、前述の如く、 Ｐモード〉■モード〉Ｈモード 順位により、優先権を獲得したモードのコードが最終的
に発生すべきコードとして決定され、他のモードのコー
ドは無効となり、発生コードとならない。

尚、信号１７０８は本符号化回路をＭＨ法、即ち、−次
元符号化に用いるか、ＭＭＲ又はＭＲの二次元符号化に
用いるかを選択するためのモード信号であり、−次元符
号化を実行する場合にはＬレベル、一方、二次元符号化
を実行する場合にはＨレベルとなる。

従って、−次元符号化を実行する場合には、Ｐモードコ
ード及びＶモードコードの発生は阻止され、常にＨモー
ドコード即ちランレングスを表わすコードのみが有効と
される。

次に、第２図のラッチＡ２０７及びラッチＢ２Ｏ３等の
役割について述べる。ラッチＡ２０７及びラッチＢ２Ｏ
３はコーディング途中に仮に発生するＨモードのメイク
アップコード及び該コード長を該Ｈモードが有効か又は
無効となるかが決定するまで、一時記憶する為の回路で
ある。そして、Ｈモードが有効と決定すれば該ラッチの
内容は次段の回路へ受渡される。

第２図のラッチＡ２０７及びＢ２Ｏ３の（＠きを一例と
して、メイクアップコードが発生するテンレングスが長
い場合、例えばランレングス、＝２９７２で説明する。

この時、符号化の規定により次のように２つのメイクア
ップコード及び１つのターミネイテイングコードの合計
３つのランレングスコードに分割して出力される。

即ち、 メイクアップコードｌ＝ ランレングス２５６０コード（白、黒共通）メイクアッ
プコード２＝ ランレングス３８４コード（白又は黒）ターミネイテイ
ングコード＝ ランレングス２８コード（白又は黒） この様に、２５６０＋３８４＋２８＝２９７２の如く複
数のコードにより１つのランレングスを表わす場合には
、まず、第２図のランレングス−カウンタ２０３のカウ
ント値が６３＋６４ＸＮ（Ｎ＝０．１．２・・・・・・
の正整数）になる毎に、その時点でＡレジスタのＡ４出
力がａ１変化点でなければ、次にメイクアップ値が発生
することを予知し、該カウンタ２０３の上位６ビツトの
値（Ｎに相当）が示す１つ上（即ちＮ＝Ｏで６４のメイ
クアップ）のメイクアップコード及びコード長をＲＯＭ
テーブルＢ２Ｏ５から出力させ、ラッチＢ２Ｏ３へ一時
記憶（ラッチ）する、続いて前値カウント値が６４進む
毎（即ち前述の６３＋６４ＸＮの式に於いてＮが１進む
毎）に該ラッチＢ２Ｏ３の内容は、更新されてい〈。

そして、ランレングスカウンタ２０３の値が２５５９　
（即ち６３＋６４ＸＮの式でＮ＝３９）になった時刻で
変化点ａ１が検出されていなければ現在カウント中のラ
ンレングスが２５６０以上になる事が予知できるので、
前記同様、ＲＯＭテーブルＢ２Ｏ５からランレングス２
５６０のコード及びコード長を読み出してラッチＡ２０
７へ一時記憶する。また、同時にラッチＢ２Ｏ３の記憶
済内容を一旦無効とする。又、ランレングスカウンタ２
０３のカウント値は初期値１に戻される。続いてカウン
トが進むにつれて再び前述の６３＋６４ＸＮの式毎に同
様にラッチＢ２Ｏ３へのメイクアップコード等の記憶が
再開される。

そして、変化点ａ１が検出されると、他のＰモード又は
Ｖモードとの競合関係が判定され、Ｈモードが決定する
と該変化点ａｌの時刻に於けるランレングスカウンタ２
０３の下位６ビツトの値（Ｏ〜最大６３）が示すランレ
ングスのターミネイテイングコード及びコード長をラッ
チＣ２０９へ一旦記憶する。又、既に前記のようにラッ
チＡ２０７及びラッチＢ２Ｏ３の内容も有効となる。

但し、変化点ａ１の時刻に■モード等が発生していれば
Ｈモード自体、発生しない事となり、当然ラッチＡ２０
７及びラッチＢ２Ｏ３の内容は無効とされ、又ラッチＣ
２０９へは前記ターミネイテイングコードのかわりにＶ
モードコードが有効コードとしてラッチされる。

上記メイクアップコード１およびメイクアップコード２
等の発生、記憶制御の回路を第１８図に示し、この回路
はタイミング回路１１２に含まれるものである。この回
路のタイミングチャート（ランレングスが前述の如＜２
９７２であった場合）を第１９図に示す０図中、１８０
１．１８０２はフリップフロップ、１８０３はアンドゲ
ート、１８０４はインバータである。

ＭＫＩ及びＭＫ２は第１３図に示したランレングスカウ
ンタ２０３の２５５９検出回路１３０１及び６３検出回
路１３０２からそれぞれ出力される信号である。フリッ
プフロップ１８０２はＭＫ２信号の入力によりセットさ
れてＭＫ２有信号を発生し、フリップフロップ１８０１
はＭＫＩ信号の入力によりセットされてＭＫＩ有信号を
発生する。尚、ＭＫＩ信号の入力によりフリップフロッ
プ１８０２はリセットされる。

以上のような構成により、ランレングスカウンタ２０３
のカウント値が６４以上となった場合はＭＫ２有信号が
ハイレベルとなり、更に２５６０以−ヒとなった場合は
ＭＫＩ有信号のみ６＞ＭＫ２有信号とＭＫ２有信号が両
方ハイレベルとなる。このＭＫＩ有信号とＭＫ２信号の
レベルによりランレングスを表わすコードがターミネー
トコードのみであるか、ターミネートコードとメークア
ップコードの組合せであるか、又、そのメークアップコ
ードの数が１であるか２であるかを判別できる。従って
、Ｈモードにおいてコードを発生する場合、このＭＫＩ
有信号とＭＫ２有信号とのレベルをバッキング回路２１
１は判別し、３個のラッチＡ、Ｂ、Ｃのうち有効なもの
を選択して、そのラッチデータを取込む。

この様にメイクアップコードの発生に於いて少なくとも
１時刻前に該コードの発生を予知し、該コードを一時記
憶回路（ラッチＡ　、　Ｂ）へ送り済にしておくことに
より、変化点ａ１が来た時に、同時刻に処理すべき出力
コードの数やビット数の増大を防ぐ効果があり回路構成
と、極めて有効である。

即ち、ラッチＡ２０７及びラッチＢ２Ｏ３ヘランレング
スカウンタ２０３がＨモード決定前にカウントした数の
うち必要となるメイクアップコード及びコード長を一時
記憶しておくことにより、Ｈモード決定時にはターミネ
イテイングコード及びコード長のみを処理すれば良いの
で、ａ１検出時に出力すべきＨモードのコードが全て揃
い、統〈符号化動作を遅延なく実行することができる。

２０７．２０８．２０９の各ラッチＡ、Ｂ。

Ｃの内容を次段回路へ送り出す順序はラッチＡ２０７＞
ラッチＢ２０Ｂ＞ラッチＣ２０９（２１０バツフア）の
順を崩さないよう制御される（内容が無効の時は省略、
無視する）。

ラッチＣ２０９の内容を−Ｈバツファメモリ２１０に格
納するのは、符号化モードの確定された次の時刻から次
の符号化動作が開始し、ＲＯＭテーブルより次の符号化
データがラッチＣ２０９に数クロック（最低エフロツク
）で入力されることがある。従って、モードの確定後は
次の符号化データをラッチ可能な様にラッチＣ２０９の
内容はバッファメモリ２１０に送られ、バッファメモリ
２１０よりタイミングを取って後段に出力される。

次に変化点ａ１及び変化点ａ２を符号化法の規定により
、同一画素上に設定するような特殊なケースについて述
べる。

第２０図は上記のケースを図示したものである。即ち、
第２０図に於いて、２００１はリファレンスライン、２
００２はコーディングラインである。又、２００３はコ
ーディングライ・ンの最終画素、２００４は仮想変化点
（画素）である。

さて第２０図において、左方からの符号化の結果、起点
ａＱが図の位置になったとすると、次に発生すべきコー
ドは第２１図の如く、〔Ｈモードコード＋白１２ターミ
ネイトコード＋黒０ターミネイトコード〕である。ここ
で、第２１図（１）のコードは変化点ａ１の時刻に前述
した手段により１つのコードとして扱う事ができ問題な
い、しかし、第２１図（２）のコードは本来変化点ａ２
が変化点ａ１と別の時刻に来た時、変化点ａ２の時刻に
於いて発生するべきコードである。だが本ケースの場合
、明らかに変化点ａ２として記号検出回路２０１等から
検知されない。

そこで本ケースの場合、記号検出回路２０１に設けた第
２２図の回路により以下の処理を行なう。第２３図は本
回路動作のタイミングチャートである。第２２図に於い
て２２０１は画像が仮想領域に入ったことを示す信号（
水平同期信号の反転信号）、２２０２はａ１変化点検出
信号、２２０３はＨモードに於いて、第１ｉ目のターミ
ネイトコードの発生までを示す信号である。上記信号を
監視し、アンドゲート２２０７により該２２０１〜２２
０３信号の論理積をとることにより第２０図の状態を検
知し、２２０４−１信号をつくり（即ち、時刻はａｌと
同じ）、まず、第２０図（１）のコードを前述の方法で
出力する。次にランレングスカウンタをＯにクリアする
等所定の処理し、第２２図の２２０４−１信号をＤフリ
ップフロップからなる遅延回路２２０８で１時刻遅延さ
せた２２０５−１信号により第２１図（２）の黒０のタ
ーミネイトコードを発生させる。

第２図のバッキング回路２１１は前述の方法によって得
られたコード及びコード長を入力としくこの除法々に発
生する各々のコード長（コードのビット数）は一定して
いない。但し、最長はＨモードコード（＝００１）を付
加しても１６ビツトである）、順次１６ビツト単位にま
とめる回路であり、本実施例では１６ビツト毎に次の外
部回路へパラレルに受渡すようにしているものである。

第２図の２３８で示す信号はバッキング回路２１１によ
り１６ビツトにまとめたコードであり、２３９で示す信
号は該事実を次段の外部回路へ報知する為の信号である
。尚、バッキング回路２１１はコード長加算回路、ビッ
トシフタ。

マルチプレクサ、ラッチ等１周知の回路を組合わすこと
により容易に実現しうるちのである。

次に１ページの終了を示すＲＴＣ（Ｒｅ　ｔ　ｕｒｎ　
　Ｔｏ　　Ｃｏｎｔｒｏｌ）信号について述べる。、Ｍ
ＭＲ法の場合ＲＴＣ：Ｉ−ド＝ＥＯＬコード×２回であ
る。即ちＲＴＣ信号は（０００００００００００１）Ｘ
２＝０００００００００００１．００００００００００
０１で表現される。又未実施例においては、前述してき
たように１クロック時間で１６ビツトのコードまで出力
できる構造となっている。従ってＲＴＣ信号を出力する
には第３図示の垂直同期信号１３６−１等を監視する事
により、１ページの終りを検知し、２クロック時間（２
時刻）のパルスを発生させ、このパルスを（第１５図に
示した）ＲＯＭ　テーブル０２０６のアドレス信号１５
０７として与える事により、ＲＯＭテーブルの相当する
番地にＥＯＬコード及びコード長を書込んでおき、出力
させればＲＴＣコードを前述の画像に対するコードに続
いて得る事ができる。

次に前述した３つの符号化法の相異点を第１表に挙げて
おく。

そこでＭＨ法の符号化法は前述したＭＭＲ法のＨモード
を繰返して行く場合とほぼ同じであるが次の点で相異す
る。

即ち （１）ＭＨ法ではＨモードコード（００１）は不要 （２）ＭＨ法では白ラン、黒ランはペアにする事は不要 （３）ＭＨ法では１ライン毎にＥＯＬコードヲ入れる （４）ＲＴＣの違い 又ＭＲ法の場合は （１）１次元ラインは、Ｍ、Ｈ法と同じ（２）２次元ラ
インは、ＭＭＲ法と同じ（３）ラインの区切りは ＥＯＬ＋１＝ＯＯＯ００００００００１１又は ＥＯＬ＋０＝０００．０ＯＯＯＯＯＯＯ１０（４）ＲＴ
Ｃの違い （５）Ｋパラメータにより１次元ラインと２次元ライン
が混在する。

結局、３つの符号化法間の切換えは前述したＭＭＲ法の
回路の動きを、ＭＲ法又はＭＨ法の方式選択信号により
制御する事により容易に実現できる。

まず第２４図にライン・区切り・コードの違いを制御す
る回路例を示す。図中、２４０７はラインカウンタ、２
４０８はナントゲート、２４０９はアンドゲート、２４
１０はインバータである。即ち、第２４図の２４０１は
第３図の３２０に示すｔ−１時刻のパルス信号で、各コ
ーディングライン毎に繰返される又該時刻ｔ−１には画
像符号化に伴なう、コードは発生しない。このｔ−ｉ時
刻のパルス信号はアドレスカウンタ１１１のイ直をデコ
ードすることにより得る。又、２４０２及び２４０３は
符号化法を指定するＣｐｕ等、本実施例回路外からの符
号化法選択信号である。又１３６一２信号は第３図の１
３６−２信号と対応し、従って、Ｋ進カウンタ２４０７
は、ＭＲ法のにパラ−メータの進み方を信号１３６−２
をカウントしライン・カウンタとして、監視する。

第２４図の論理により得られた信号２４０４〜２４０６
を第２図のＲＯＭテーブルＣ２０６のアドレス入力（第
１５図の１５０７〜１５０８人力）となし、各々特定の
番地を指定する様になし、該特定の番地に必要なコード
及びコード長を記憶させたものを出力させる様になす車
により、所望のライン・区切り・コードを得る。

又、ＭＨ法の一次元ラインの符号化法は前述した第１７
図のＭＭＲ法のモード決定回路に於いて常にＨモードが
優先できるよう、選択信号１７０８により制御すればよ
い。

又ＭＨ法においては常にＨモード・コード（００１）も
不要となるよう制御するがこれも前述のＲＯＭテーブル
Ｃ２０６のアドレス信号Ａ７をＯとすることにより達成
する。

又ＲＴＣにおけるＥＯＬの数の違いはＲＯＭｙ　−フル
Ｃ２０６のに印加するパルス数をモ−ドに応じて異なら
せることにより達成する。

本実施例に於いては第３図等に示すように（画像）クロ
ック１３４に同期して動作しているが、クロックの間隔
（周期）には関係しない。そこで第２５図に示す如く、
いわば画像ゲート信号によりクロック１３４をマスクす
る等の方法により容易に画像又はライン間に休止期間を
設ける事ができる。

即ち、第２５図に於て２５０１は画像ゲート信号で゛０
′°レベルの間、動作を休止させる事を示す信号である
。又２５０２は前記ゲート信号２５０１とクロック１３
４との論理祷により作り出された歯抜けのクロックであ
り、該クロック２５０２を前述のクロック１３４に代っ
て本実施例の実質の内部回路へ送れば、本実施例はクロ
ック信号によってのみ状態が遷移し得るものであるから
第２５図斜線部は明らかに体重状態となる。

この休止制御により、例えば、符号化すべき画像信号の
発生源の画像信号の出力速度等が、符号化回路の動作に
制限される事がない。又、逆に、例えば、画像発生源が
ディスクを備えた画像ファイルの場合等、１ページの画
像信号の出力が間欠的になされたとしても、符号化回路
が、その間欠的出力に同期して符号化動作を間欠的に実
行する事ができる。従って、画像信号の出力源と符号化
回路の間に時間合せ用の多大なバッファメモリ等を必要
とせずに、出力源からの画像信号を逐次符号化する事も
できる。

次に第２６図及び第２７図によって、本実施例の回路へ
符号化すべき画像を並列形式で与える方法について述べ
る。即ち、第２６図の２６０．１は８ビツトの並列デー
タを入力とし、２６０２に１ビツトの直列データとして
出力できる並直列変化用シフト・レジスタである。

第２７図に示す様に符号化すべき画像信号を８ビツトの
並列データとしてレジスタ２６０２にロードしたのち、
クロックにより直列シフトし、第２７図に示す如くの直
列の画像信号２６０２を得る。同時に前記直列シフト中
のクロック数等をカウントし、実データの区間を示すゲ
ート信号２７０２をつくり出す。又実データに対応した
クロック２７０２も同様に得る事ができる。

以上、第２７図の如き語信号は前記第２５図で述べた休
止方法により本実施例で前述した如く符号化可能な形式
となっている。この画像の並列入力に対する動作はＣｐ
ｕ等により画像が与えられる場合等において極めて有効
である。

尚、以上の実施例では、ＭＨ，ＭＲ、ＭＭＲの符号化に
ついて説明したが、他の符号゛北方法にも適用可能なこ
とは言う迄もない、また、符号化すべき画像信号は原稿
画像を光電的に読取る装置や、コンピュータ等から入力
され、また、符号化コードは伝送線等により遠隔地に伝
送されたり、画像ファイルに格納されたりする。以上、
本発明を好ましい実施例に基づいて説明したが１本発明
はこの構成に限定されるものではなく、特許請求の範囲
内で種々の変形、変更が可能であることは言う迄もない
。

第１表 〔効　果〕 以り説明した様に、本発明によると二次元符号化に必要
な画素数分の画像信号の入力後、符号化動作を行なうの
で、二次元符号化が確実に、且つ、人力画像信号に追従
して実行可１１ｊｓとなる。

【図面の簡単な説明】

第１図及び第２図は本発明を適用した符号化装置の構成
を示すブロック図、第３図は符号化動作を示すタイミン
グチャート図、第４図、第５図及び第６図はリファレン
スラインとコーデングラインの関係を示す図、第７図は
仮想変化点発生回路の構成例を示す図、第８図は第７図
示回路の動作を示すタイミングチャート図、第９図はセ
レクタの構成例を示す図、第１０図は変化点検出回路の
構成例を示す図、第１１図及び第１２図は記号検出回路
の一部構成例を示す図、第１３図はランレングスカウン
タの構成例を示す図、第１４図はＲＯＭテーブルＡの等
価回路の構成例を示す図、第１５図はＲＯＭテーブルＣ
の構成例を示す図、第１６図はＲＯＭテーブルＣの内容
例を示す図、第１７図はコード決定回路の構成例を示す
図、第１８図はメイクアップコードの発生、記憶回路の
構成例を示す図、第１９図は第１８図示回路の動作を示
すタイミングチャート図、第２０図はりファレンスライ
ンとコーディングラインの関係を示す図、第２１図はＨ
モードコードを示す図、第２２図は仮想変化点のｉ８！
延回路の構成例を示す図、第２３図は第２２図示回路の
動作を示すタイミングチャート図、第２４図はライン区
切りコードの発生を制御する回路の構成例を示す図、第
２５図は符号化動作の休止制御動作を示すタイミングチ
ャート図、第２６図は画像信号−のパラレル入力をシリ
アル出力する回路の構成例を示す図、第２７図は第２６
図示回路の出力状態を示すタイミングチャート図であり
、１０１及び１０５は仮想変化点発生回路、１０６及び
１０７は変化点検出回路、１０８〜１１０はレジスタ、
１１１はアドレスカウンタ、２０１は記号検出回路、２
０３はランレングスカウンタ、２０７〜２０９はラッチ
である。 出　願　人　　キャノン株式会社 第７図 ： ８８図 第２図 膚％（ｏ図 躬／／図 ８７２Ｅ 南５７３図 再７５図 ＃７／′乙Ｈ Ｈ−を−ド・コート中白Ｉ？坏々ネイト・コード中黒０
・ターミネイト・コード（１）　　　　　　　　　　　
　　　　　（２ン第　？４　霞 ＶＥＡＩ 杯と　　　　　　　休止

Claims (1)

【特許請求の範囲】
1. 符号化ラインの画像信号のシリアル入力に同期して参照
   ラインの画像信号をシリアルに取込む手段と、符号化ラ
   インの画像信号と参照ラインの画像信号との相関関係を
   判別する手段と、相関関係に基づいて符号化ラインの画
   像信号を符号化する手段とを有し、上記符号化手段は符
   号化ラインの画像信号が上記監視手段による相関関係の
   判別に必要な画素数分入力された後に符号化動作を実行
   することを特徴とする画像信号の二次元符号化装置。