JPS6231376A - Ｐｗｍインバ−タ - Google Patents
Ｐｗｍインバ−タInfo
- Publication number
- JPS6231376A JPS6231376A JP60166829A JP16682985A JPS6231376A JP S6231376 A JPS6231376 A JP S6231376A JP 60166829 A JP60166829 A JP 60166829A JP 16682985 A JP16682985 A JP 16682985A JP S6231376 A JPS6231376 A JP S6231376A
- Authority
- JP
- Japan
- Prior art keywords
- current
- carrier signal
- triangular wave
- pwm inverter
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＷＭインバータに関する。
ＡＣサーボコントローラ、ＤＣサーボコントローラは一
般に、交流または直流電流指令とフィードバック電流と
の偏差を電流増幅器にて増幅し、この増幅された電流偏
差を三角波キャリア信号によりパルス幅変調を行ない、
キャリア信号のオン／オフの周期に変換する。このオン
／オフ信号は直流型ｆｉＭＩＩの場合、４個のパワート
ランジスタの駆動信号となり、交流電流制御の場合は６
個のパワートランジスタの駆動信号となる。
般に、交流または直流電流指令とフィードバック電流と
の偏差を電流増幅器にて増幅し、この増幅された電流偏
差を三角波キャリア信号によりパルス幅変調を行ない、
キャリア信号のオン／オフの周期に変換する。このオン
／オフ信号は直流型ｆｉＭＩＩの場合、４個のパワート
ランジスタの駆動信号となり、交流電流制御の場合は６
個のパワートランジスタの駆動信号となる。
第４図は交流電流制御のＰＷＭインバータの従来例の構
成図で、この従来例は、６個のパワートランジスタ↑ｒ
＋ 、 Ｔｒｚ 、 Ｔｒｓ、 Ｔｒａ 、 Ｔｒｓ
。
成図で、この従来例は、６個のパワートランジスタ↑ｒ
＋ 、 Ｔｒｚ 、 Ｔｒｓ、 Ｔｒａ 、 Ｔｒｓ
。
Ｔｒｂ 、ダイオードＤＩ、 ０２．０３． ［＋４．
ＵＳ、 ０６を有して、モータ２を駆動するインバー
タパワー回路１と、電流指令Ｉｎと電流検出信号（フィ
ードバック電流） Ｉｕｆｂの偏差を増幅する電流増幅
器３と、電流Ｉマと″ｉｒＬ流検出信号（フィードバッ
ク電流）Ｉｖｒｈの偏差を増幅する電流増幅器４と、電
流増幅器３．４の出力■σＭ、１マ０から電流１ｗ’を
作る電流演算回路５と、三角波キャリア信号発生器１０
と、それぞれ電流演算回路５の出力１（＋’ 、 ｒｖ
’ 。
ＵＳ、 ０６を有して、モータ２を駆動するインバー
タパワー回路１と、電流指令Ｉｎと電流検出信号（フィ
ードバック電流） Ｉｕｆｂの偏差を増幅する電流増幅
器３と、電流Ｉマと″ｉｒＬ流検出信号（フィードバッ
ク電流）Ｉｖｒｈの偏差を増幅する電流増幅器４と、電
流増幅器３．４の出力■σＭ、１マ０から電流１ｗ’を
作る電流演算回路５と、三角波キャリア信号発生器１０
と、それぞれ電流演算回路５の出力１（＋’ 、 ｒｖ
’ 。
Ｉｗ’をキャリア信号と電圧比較するコンパレータ６．
７．８と、コンパレータ６．７．８の出力によりパワー
トランジスタＴｒ＋ 、 Ｔｒ２．・・・、 Ｔｒ６を
駆動するベース駆動回路９で構成されている。
７．８と、コンパレータ６．７．８の出力によりパワー
トランジスタＴｒ＋ 、 Ｔｒ２．・・・、 Ｔｒ６を
駆動するベース駆動回路９で構成されている。
第５図（ａ）は第４図のＰＷＭインバータのＵ相をブロ
ック線図で示したもので、Ｋ＾は電流増幅器３，４のゲ
イン、 Ｋｎはパワーアンプのゲイン、 ＫＮは電機
子インピーダンス、Ｋｒは電流検出ゲインを表わしてい
る。いま、電流指令Ｉａが印加されると、定常偏差を無
視すると、電流指令■σにほぼ等しい電流Ｉｎ ｔｂが
流れる。
ック線図で示したもので、Ｋ＾は電流増幅器３，４のゲ
イン、 Ｋｎはパワーアンプのゲイン、 ＫＮは電機
子インピーダンス、Ｋｒは電流検出ゲインを表わしてい
る。いま、電流指令Ｉａが印加されると、定常偏差を無
視すると、電流指令■σにほぼ等しい電流Ｉｎ ｔｂが
流れる。
ところで、パワートランジスタＴｒ＋〜Ｔｒｒ、の蓄積
時間やターンオフ時間によりパワートランジスタＴｒｌ
−Ｔｒらの上下アーム（第４図ではトランジスタＴｒ＋
とＴｒ２． Ｔｒ３ と↑ｒ４． ＴｒｓとＴｒら
）が短絡することがある。このアーム短絡を防ぐために
、一般にトランジスタＴｒ＋〜Ｔｒｂの駆動信号の立上
り時間を一定量だけ遅らせるためにベース駆動回路９に
オンディレィ回路が設けられている。
時間やターンオフ時間によりパワートランジスタＴｒｌ
−Ｔｒらの上下アーム（第４図ではトランジスタＴｒ＋
とＴｒ２． Ｔｒ３ と↑ｒ４． ＴｒｓとＴｒら
）が短絡することがある。このアーム短絡を防ぐために
、一般にトランジスタＴｒ＋〜Ｔｒｂの駆動信号の立上
り時間を一定量だけ遅らせるためにベース駆動回路９に
オンディレィ回路が設けられている。
しかしながら、このオンディレィの影響のために、不感
帯を生じる。すなわち、第５図（ａ）のブロック線図の
Ｋｎで表わされたパワーアンプの特性に第５図（ｂ）で
示すような不感帯が生じ、等価的にパワーアンプのゲイ
ンＫｎが低くなり、第５図（Ｃ）に示すようなゼロクロ
ス歪が生じ、これがトルクリップルや応答遅れの原因と
なって、高精度のモータ制御を妨げている。また、最近
では。
帯を生じる。すなわち、第５図（ａ）のブロック線図の
Ｋｎで表わされたパワーアンプの特性に第５図（ｂ）で
示すような不感帯が生じ、等価的にパワーアンプのゲイ
ンＫｎが低くなり、第５図（Ｃ）に示すようなゼロクロ
ス歪が生じ、これがトルクリップルや応答遅れの原因と
なって、高精度のモータ制御を妨げている。また、最近
では。
キャリア周波数を高くして電流のキャリアリップルの低
減や騒ぎの低減などの要求が高まっており、使用するト
ランジスタによって決まるのですンディレイの時間を一
定とすると、キャリア周波数が高くなると、前述の電流
のゼロクロス歪や不感帯は大きくなり、ますますトルク
リップル、応答の遅れが目立ってくる。
減や騒ぎの低減などの要求が高まっており、使用するト
ランジスタによって決まるのですンディレイの時間を一
定とすると、キャリア周波数が高くなると、前述の電流
のゼロクロス歪や不感帯は大きくなり、ますますトルク
リップル、応答の遅れが目立ってくる。
この対策として、インバータの出力電圧をフィードバッ
クして電流ループの他に電圧ループを付加してデッドタ
イムを補償したり、デッドタイムによる電流の不感帯の
幅が予めわかっているとして電流指令に補償量を加える
ことによって電流指令が不感帯に入らないように補正を
行なっている。前者の補償法は、インバータの出力電圧
をフィードバックするためフィードバック電圧を絶縁す
る必要があり、回路構成が複雑となる欠点がある。また
、後者の方法はデッドタイムによる電流の不感帯の幅が
予めわかっているとして補償するものであるが、実際に
はトランジスタの蓄積時間はトランジスタのジャンクシ
ョン温度が電流増幅率により変化するので、不感帯の幅
は変化するものと考える必要があり、また、キャリア周
波数が変化すると不感帯の幅が変わるので、補正量をそ
の都度、設定し直さなければならないなどの欠点がある
。
クして電流ループの他に電圧ループを付加してデッドタ
イムを補償したり、デッドタイムによる電流の不感帯の
幅が予めわかっているとして電流指令に補償量を加える
ことによって電流指令が不感帯に入らないように補正を
行なっている。前者の補償法は、インバータの出力電圧
をフィードバックするためフィードバック電圧を絶縁す
る必要があり、回路構成が複雑となる欠点がある。また
、後者の方法はデッドタイムによる電流の不感帯の幅が
予めわかっているとして補償するものであるが、実際に
はトランジスタの蓄積時間はトランジスタのジャンクシ
ョン温度が電流増幅率により変化するので、不感帯の幅
は変化するものと考える必要があり、また、キャリア周
波数が変化すると不感帯の幅が変わるので、補正量をそ
の都度、設定し直さなければならないなどの欠点がある
。
また、電流ゼロ付近で電流増幅器のゲインを高くする゛
ために、ダイオードのオン電圧（シリコンダイオードで
は約ｏ、ｅｖ）以下ではダイオードが非導通であり、こ
の非導通時は演算増幅器のフィードバック抵抗が等価的
に高抵抗になり増幅器のゲインが高くなることを利用し
て、電流増幅器のフィードバック抵抗に直列にダイオー
ドを挿入する方法があるが、この方法では、ダイオード
非導通時のゲインをコントロールすることができないた
め、電流制御系の安定性が悪くなるという欠点がある。
ために、ダイオードのオン電圧（シリコンダイオードで
は約ｏ、ｅｖ）以下ではダイオードが非導通であり、こ
の非導通時は演算増幅器のフィードバック抵抗が等価的
に高抵抗になり増幅器のゲインが高くなることを利用し
て、電流増幅器のフィードバック抵抗に直列にダイオー
ドを挿入する方法があるが、この方法では、ダイオード
非導通時のゲインをコントロールすることができないた
め、電流制御系の安定性が悪くなるという欠点がある。
本発明の目的は、パワートランジスタの上下アーム短絡
防止のために設けられたオンディレィ回路のデッドタイ
ムの影響を軽減して、電流の不感帯の幅を小さくしたＰ
ＷＭインバータを提供することである。
防止のために設けられたオンディレィ回路のデッドタイ
ムの影響を軽減して、電流の不感帯の幅を小さくしたＰ
ＷＭインバータを提供することである。
〔問題点を解決するための手段〕
本発明は、パワートランジスタの上下アーム間の短絡を
防とするために、パワートランジスタの駆動信号の立−
ヒリ時間を遅らせるオンディレィ回路を有するＰＷＭイ
ンバータにおいて、電流指令とフィードバック電流の増
幅された電流偏差をパルス幅変調するための三角波キャ
リア信号であって、電流指令の小さい領域での周波数が
他の領域よりも低い三角波キャリア信号を発生する三角
波キャリア信号発生器を備えたことを特徴とする。
防とするために、パワートランジスタの駆動信号の立−
ヒリ時間を遅らせるオンディレィ回路を有するＰＷＭイ
ンバータにおいて、電流指令とフィードバック電流の増
幅された電流偏差をパルス幅変調するための三角波キャ
リア信号であって、電流指令の小さい領域での周波数が
他の領域よりも低い三角波キャリア信号を発生する三角
波キャリア信号発生器を備えたことを特徴とする。
第３図（ａ）は振幅ｅｃの三角波キャリア信号と入力電
圧Ｖ＋ｎ（被変調電圧）の関係を示し、第３図（ｂ）、
（ｃ）はインバータあ出力７ヒ圧＋Ｅｏ、 −Ｅｏを
示している。
圧Ｖ＋ｎ（被変調電圧）の関係を示し、第３図（ｂ）、
（ｃ）はインバータあ出力７ヒ圧＋Ｅｏ、 −Ｅｏを
示している。
三角波キャリア信号と入力電圧Ｖ１ｍの大小関係により
、インバータは出力電圧十Ｅｏまたは−Ｅｏを発生する
０図示のように一周期Ｔ内に時刻ｔｏ。
、インバータは出力電圧十Ｅｏまたは−Ｅｏを発生する
０図示のように一周期Ｔ内に時刻ｔｏ。
ｔＩ ＋ ｔ２ ＋ ｔ３をとると、ｔ１〜ｔ２間はト
ランジスタの上アームがオンしており、Ｌ０〜Ｌ１、ｔ
２〜ｔ３１１ｔｌはトランジスタの下アームがオンして
いることを第３図（ｂ）、 （ｃ）は示している。第３
図（ｂ）、 （ｃ）の斜線部は、それぞれのトランジス
タのオンディレィにより上下アームのトランジスタがい
ずれもオンしない時間（デッドタイムｔｊ）を示してい
る。第３図（ｂ）、 （Ｃ）からもわかるようにインバ
ータの平均出力電圧はデッドタイムの影響は受けない、
しかし、キャリア周期Ｔに対するデッドタイムを−の割
合いＬａ／Ｔが大きくなると、上下アームのトランジス
タが同時にオフしている割合いが大きくなる。特に、電
流指令が小さい領域ではデユーティサイクルが５０％近
くなりオンディレィが大きいとパルス幅変調にがデッド
タイムＬ−内に入ってしまい、５０％付近はパルス幅変
調ができず電流の不感、り；？が生じる・ これに対して、キャリア周波数を下げると。
ランジスタの上アームがオンしており、Ｌ０〜Ｌ１、ｔ
２〜ｔ３１１ｔｌはトランジスタの下アームがオンして
いることを第３図（ｂ）、 （ｃ）は示している。第３
図（ｂ）、 （ｃ）の斜線部は、それぞれのトランジス
タのオンディレィにより上下アームのトランジスタがい
ずれもオンしない時間（デッドタイムｔｊ）を示してい
る。第３図（ｂ）、 （Ｃ）からもわかるようにインバ
ータの平均出力電圧はデッドタイムの影響は受けない、
しかし、キャリア周期Ｔに対するデッドタイムを−の割
合いＬａ／Ｔが大きくなると、上下アームのトランジス
タが同時にオフしている割合いが大きくなる。特に、電
流指令が小さい領域ではデユーティサイクルが５０％近
くなりオンディレィが大きいとパルス幅変調にがデッド
タイムＬ−内に入ってしまい、５０％付近はパルス幅変
調ができず電流の不感、り；？が生じる・ これに対して、キャリア周波数を下げると。
デッドタイムを−は一定であるので、キャリア周期Ｔに
対する割合いが小さくなり、１ｒｆ、流の不感帯が減少
する。
対する割合いが小さくなり、１ｒｆ、流の不感帯が減少
する。
なお、キャリア周波数を下げるのは？ｌＱ指令が小さい
領域であるので、キャリア周波数の低下により騒音が増
加することはない。
領域であるので、キャリア周波数の低下により騒音が増
加することはない。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のＰＷＭインバータの一実施例で、三角
波キャリア信号発生器の回路図、第２図はその各部の信
号の波形図である。
波キャリア信号発生器の回路図、第２図はその各部の信
号の波形図である。
この三角波キャリア信号発生器は、コンパレータ２１と
演算増幅器２２と抵抗２？ 、 ２８とコンデンサ２３
により構成される一般的な三角波発生回路に、コンパレ
ータ２４．２５で構成されたウィンドコンパレータと、
インバータ２Ｂと、アナログスイッチ２３（抵抗２７に
並列に接続されている）が付加されてなる。
演算増幅器２２と抵抗２？ 、 ２８とコンデンサ２３
により構成される一般的な三角波発生回路に、コンパレ
ータ２４．２５で構成されたウィンドコンパレータと、
インバータ２Ｂと、アナログスイッチ２３（抵抗２７に
並列に接続されている）が付加されてなる。
したがって、電流指令１ａ （電圧信号）が予め設定さ
れたーΔＶ＜Ｉａ＜＋ΔＶの領域に入ると、ウィンドコ
ンパレータの出力がロウレベル、したがってインバータ
２６の出力がハイレベルになってアナログスイッチ２３
がオンし、抵抗２７の両端が短絡されて、演算増幅器２
２の出力（キャリア信号）の周期が大きく（周波数が小
さく）なる。その結果、キャリア周期に対するデッドタ
イムの割合いが小さくなって、パルス幅制御された電流
の不感帯が減少する。
れたーΔＶ＜Ｉａ＜＋ΔＶの領域に入ると、ウィンドコ
ンパレータの出力がロウレベル、したがってインバータ
２６の出力がハイレベルになってアナログスイッチ２３
がオンし、抵抗２７の両端が短絡されて、演算増幅器２
２の出力（キャリア信号）の周期が大きく（周波数が小
さく）なる。その結果、キャリア周期に対するデッドタ
イムの割合いが小さくなって、パルス幅制御された電流
の不感帯が減少する。
以上説明したように本発明は、電流指令の小ざい領域で
キャリア周波数を下げることにより、オンディレィ回路
のデッドタイムの影響を軽減して電流の不感帯を小さく
することができ、電流の応答性が改善される効果がある
。
キャリア周波数を下げることにより、オンディレィ回路
のデッドタイムの影響を軽減して電流の不感帯を小さく
することができ、電流の応答性が改善される効果がある
。
第１図は未発ＩＪ］のＰＷＭインバータの一実施例で、
三角波キャリア信号発生器の回路図、第２図は第１図の
各部の波形図、第３図（ａ）、 （ｂ）、 （Ｃ）はキ
ャリア信号と入力電圧Ｗｉｎの関係と出力電圧の波形を
示す図、第４図はＰＷＭインバータの従来例の構成図、
第５図（ａ）、 （ｂ）、 （ｃ）はそれぞれ第４図の
Ｕ相のブロック線図、パワーアンプの特性を示す図、電
流のゼロクロス歪を示す図である。 ２１ 、２４ 、２５・・・コンパレータ、２２・・・
演算増幅器、２３・・・アナログスイッチ、 ２６・・
・インバータ、２？ 、 ２Ｂ・・・抵抗、 ２９・・
・コンデンサ。 特許出願人 （′（コ式会ト１； 安川、ＴＩ、機
製作所代理人 若 林 巾・′ 。 ＩＪ ″７／＆−９第１図
三角波キャリア信号発生器の回路図、第２図は第１図の
各部の波形図、第３図（ａ）、 （ｂ）、 （Ｃ）はキ
ャリア信号と入力電圧Ｗｉｎの関係と出力電圧の波形を
示す図、第４図はＰＷＭインバータの従来例の構成図、
第５図（ａ）、 （ｂ）、 （ｃ）はそれぞれ第４図の
Ｕ相のブロック線図、パワーアンプの特性を示す図、電
流のゼロクロス歪を示す図である。 ２１ 、２４ 、２５・・・コンパレータ、２２・・・
演算増幅器、２３・・・アナログスイッチ、 ２６・・
・インバータ、２？ 、 ２Ｂ・・・抵抗、 ２９・・
・コンデンサ。 特許出願人 （′（コ式会ト１； 安川、ＴＩ、機
製作所代理人 若 林 巾・′ 。 ＩＪ ″７／＆−９第１図
Claims (1)
- 【特許請求の範囲】 パワートランジスタの上下アーム間の短絡を防止するた
めに、パワートランジスタの駆動信号の立上り時間を遅
らせるオンディレイ回路を有するＰＷＭインバータにお
いて、 電流指令とフィードバック電流の増幅された電流偏差を
パルス幅変調するための三角波キャリア信号であって、
電流指令の小さい領域での周波数が他の領域よりも低い
三角波キャリア信号を発生する三角波キャリア信号発生
器を備えたことを特徴とするＰＷＭインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166829A JPS6231376A (ja) | 1985-07-30 | 1985-07-30 | Ｐｗｍインバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166829A JPS6231376A (ja) | 1985-07-30 | 1985-07-30 | Ｐｗｍインバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6231376A true JPS6231376A (ja) | 1987-02-10 |
Family
ID=15838429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60166829A Pending JPS6231376A (ja) | 1985-07-30 | 1985-07-30 | Ｐｗｍインバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231376A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010239814A (ja) * | 2009-03-31 | 2010-10-21 | Mitsuba Corp | モータ制御装置 |
| JP2013247739A (ja) * | 2012-05-24 | 2013-12-09 | Fujitsu General Ltd | モータ駆動装置 |
| JP2023010329A (ja) * | 2021-07-09 | 2023-01-20 | 株式会社デンソー | モータ制御装置及びプログラム |
| WO2024042594A1 (ja) * | 2022-08-23 | 2024-02-29 | 三菱電機株式会社 | 回転機制御装置 |
-
1985
- 1985-07-30 JP JP60166829A patent/JPS6231376A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010239814A (ja) * | 2009-03-31 | 2010-10-21 | Mitsuba Corp | モータ制御装置 |
| JP2013247739A (ja) * | 2012-05-24 | 2013-12-09 | Fujitsu General Ltd | モータ駆動装置 |
| JP2023010329A (ja) * | 2021-07-09 | 2023-01-20 | 株式会社デンソー | モータ制御装置及びプログラム |
| WO2024042594A1 (ja) * | 2022-08-23 | 2024-02-29 | 三菱電機株式会社 | 回転機制御装置 |
| JP7471543B1 (ja) * | 2022-08-23 | 2024-04-19 | 三菱電機株式会社 | 回転機制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849651A (en) | Two-state, bilateral, single-pole, double-throw, half-bridge power-switching apparatus and power supply means for such electronic power switching apparatus | |
| EP0171415B1 (en) | Current sense demodulator | |
| EP0760552B1 (en) | Method and circuit for PWM mode driving a bridge and disk guide using the same | |
| US3990020A (en) | DC linear power amplifier | |
| JPS61154495A (ja) | 直流モ−タの駆動制御装置 | |
| JP2873689B2 (ja) | 速度制御装置 | |
| JPH067755B2 (ja) | モ−タ制御装置 | |
| US3471759A (en) | Pulse width modulation servo system including a unique transformerless demodulator | |
| JPS6231376A (ja) | Ｐｗｍインバ−タ | |
| EP1583235A1 (en) | Emitter switching driving network to control the storage time | |
| US8207695B2 (en) | Control circuit of a full-bridge stage | |
| US6720752B2 (en) | PWM motor driving device | |
| JP2578159B2 (ja) | Ｐｗｍインバータ | |
| JPS6231375A (ja) | Ｐｗｍインバ−タ | |
| JP2922941B2 (ja) | パルス幅変調形インバータの制御方法 | |
| JP3493399B2 (ja) | Ｐｗｍインバータの電流制御方法およびその装置 | |
| KR930004807Y1 (ko) | 인버터의 출력전류 제로크로싱 검출회로 | |
| JPH0748958B2 (ja) | モ−タのドライブ回路 | |
| JPS6395886A (ja) | パルス幅変調信号による負荷駆動回路 | |
| JP2001042956A (ja) | 誘導性負荷駆動回路 | |
| JPS62152392A (ja) | Ｐｗｍインバ−タ電流制御装置 | |
| JPS6020782A (ja) | 電動機速度制御装置 | |
| KR880000672B1 (ko) | 디지탈 제어에 의한 유도 전동기의 효율 개선회로 | |
| JPH0530181Y2 (ja) | ||
| JPS6235196Y2 (ja) |