JPS6231832B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、バイポーラトランジスタのベースに
より形成される信号入力端子と、各自ダイオード
を介して上記バイポーラトランジスタのコレクタ
に接続される少なくとも２個の信号出力端子とを
有するゲート回路を複数個具え、前記信号入力端
子には電流供給手段を設け、これらのゲート回路
のバイポーラトランジスタが隣接する主表面を有
する半導体本体を具え、上記バイポーラトランジ
スタが各々上記主表面に垂直な方向に順次に位置
する導電形が交互に変る３個の半導体領域により
形成されたエミツタ領域と、ベース領域と、コレ
クタ領域とを有し、この中少なくともベース領域
とコレクタ領域とを上記主表面に隣接させ、絶縁
層により前記の主表面から分離された導電材料の
通路を有する信号通路の系を設け、上記の通路を
局部的に、絶縁層中の孔を経て前記の主表面まで
下方に延在させ、前記のトランジスタを複数の群
を形成するように接続し、これら群の各々が少な
くとも第１，第２および第３トランジスタを有す
るようにし、前記の信号通路系により第１トラン
ジスタのコレクタ領域を第１のダイオード接合を
介して第２トランジスタのベース領域に接続する
と共に第２のダイオード接合を介して第３トラン
ジスタのベース領域に接続し、第１トランジスタ
のコレクタを第１ダイオード接合から第１の距離
に位置させ、第１ダイオード接合を第２トランジ
スタのベース領域から第２の距離に位置させ、こ
れら第１および第２の距離を、前記のコレクタ領
域を前記のベース領域に接続する信号通路に沿つ
て測つたものとした集積回路に関するものであ
る。

この種のゲート回路を有する集積回路は種々の
構造のものが知られている。就中「アイ・イー・
イー・イー ジヤーナル オブ ソリツド ステ
ート サーキツツ」（IEEE Journal of Solid
State Circuits）第SC―10巻第５号第343〜348頁
の論文「シヨツトキーI²L」（Schottky I²L）を参
照することができる。この論文ではコレクタとベ
ースとの間の信号通路内のダイオード接合を当該
コレクタ領域に直接設けたシヨツトキー接合を以
つて構成している。

このようなトランジスタのコレクタ領域上に直
接集積化したダイオードを有する信号通路はI²L
以外の種々のタイプの論理回路でも時々使用され
ている。

本発明の目的は明細書冒頭に記載した形式の集
積回路を更に改良するにあり、殊にトポロジー構
造のフレキシビリテイを増し、この大きなフレキ
シビリテイにより簡単にトポロジー的配置設計を
行ない及び／又は実装密度の向上を行ない、同一
回路を作るのに少ない半導体材料で足りるように
した集積回路を提供せんとするにある。

本発明は、バイポーラトランジスタのベースに
より形成される信号入力端子と、各自ダイオード
を介して上記バイポーラトランジスタのコレクタ
に接続される少なくとも２個の信号出力端子とを
有するゲート回路を複数個具え、前記信号入力端
子には電流供給手段を設け、これらのゲート回路
のバイポーラトランジスタが隣接する主表面を有
する半導体本体を具え、上記バイポーラトランジ
スタが各々上記主表面に垂直な方向に順次に位置
する導電形が交互に変る３個の半導体領域により
形成されたエミツタ領域と、ベース領域と、コレ
クタ領域とを有し、この中少なくともベース領域
とコレクタ領域とを上記主表面に隣接させ、絶縁
層により前記の主表面から分離された導電材料の
通路を有する信号通路の系を設け、上記の通路を
局部的に、絶縁層中の孔を経て前記の主表面まで
下方に延在させ、前記のトランジスタを複数の群
を形成するように接続し、これら群の各々が少な
くとも第１，第２および第３トランジスタを有す
るようにし、前記の信号通路系により第１トラン
ジスタのコレクタ領域を第１のダイオード接合を
介して第２トランジスタのベース領域に接続する
と共に第２のダイオード接合を介して第３トラン
ジスタのベース領域に接続し、第１トランジスタ
のコレクタを第１ダイオード接合から第１の距離
に位置させ、第１ダイオード接合を第２トランジ
スタのベース領域から第２の距離に位置させ、こ
れら第１および第２の距離を、前記のコレクタ領
域を前記のベース領域に接続する信号通路に沿つ
て測つたものとした集積回路において、前記第１
および第２ダイオード接合の各々をpn接合と
し、このpn接合を、少なくともその片面でpn接
合全面に亘つて多結晶半導体トラツクに直接隣接
させ、この多結晶半導体トラツクが前記の導電材
料より成る通路の少なくとも一部を形成するよう
にし、前記の複数の群のうちの第１の群において
前記の第１の距離を前記の第２の距離よりも長く
し、前記の複数の群のうちの第２の群において前
記の第１の距離を前記の第２の距離よりも短かく
したことを特徴とする。

上述した本発明のpn接合はポリーモノダイオ
ードまたはポリダイオードで構成するが、これら
のダイオード自体は既知であり、既に集積回路で
使用されている。従つて本発明はこれらのダイオ
ードそのものに関するものではなく、明細書冒頭
に記載した種類の集積回路の信号通路でこのよう
な既知のダイオードを使用することに関するもの
である。殊にこれらの信号通路では上記ダイオー
ドを簡単に設けることができ、殆んど余分な処理
工程を必要としない。また殊にこれらの信号通路
で通常使用されるシヨツトキーダイオードに比較
して製造が簡単で、ドーピング濃度の自由度も高
くとれる。更にトポロジーについてもフレキシビ
リテイが高くなる。蓋し、本発明を具体化した集
積回路では第１のダイオード以外のダイオードを
コレクタ領域の近くにおくこともベース領域の近
くにおくことも自由であり、更には２個のトラン
ジスタ間の信号通路の多結晶半導体トラツク内に
設けることもできるからである。殊に多結晶半導
体信号通路内に主表面に垂直に延在するpn接合
としてダイオード接合を形成する場合は半導体本
体の表面でダイオードのための余分な空間が不要
となる。

殊に大規模集積回路、所謂LSI回路（LSIは
Large Scale Integrationの頭文字をとつたも
の）では、例えば半導体本体の主表面の一側縁又
はその近傍に位置する第１のトランジスタと、比
較的長距離離れて、例えば主表面の反対側の側縁
又はその近傍に位置する駆動すべき他のゲート回
路の２個以上のトランジスタとの間に長い信号通
路が規則的に設けられる。コレクタ領域上にダイ
オードを集積化した通常の構造では第１のトラン
ジスタのコレクタ領域から駆動すべき関連トラン
ジスタ迄延在する長い信号通路を駆動すべき各ト
ランジスタ毎に必要とするが、本発明集積回路で
は信号通路のパターンが簡単になる。蓋し各々の
トランジスタ群では、一端のコレクタ領域から他
端まで延在する長い信号通路は１本で足り、この
信号通路を例えば駆動すべきトランジスタの近傍
で複数の枝路に分割し、各枝路内に且つ駆動すべ
きベースに直接隣接して或いはこのベースから離
してpn接合を設けるからである。

１個の制御するトランジスタで可成り長距離隔
つている２個以上のトランジスタを駆動する接続
の仕方の他に、２個以上の制御するトランジスタ
をこれらの制御するトランジスタから可成り長距
離にある唯一個の制御されるトランジスタに接続
することもある。この場合はpn接合は通常制御
するトランジスタの近くに置き、導体トラツクの
パターンをできるだけ簡単に保つ。斯くして信号
通路内のpn接合の位置は自由に選択できる。論
理回路網及びゲート回路のトランジスタのトポロ
ジー的配置に依存して比較的長い信号トラツクが
コレクタとpn接合の間にくることもあるし、pn
接合とベースの間にくることもある。

図面につき実施例を挙げて本発明を詳細に説明
する。

第１，２及び３図につき以下に説明する実施例
は各々がバイポーラトランジスタのベースにより
形成された信号入力端子に接続された論理ゲート
回路を有する集積回路である。第１図にはこのよ
うなバイポーラトランジスタ１，２及び３が３個
示されているが、バイポーラトランジスタ１のベ
ースが信号入力端子４に接続され、バイポーラト
ランジスタ２及び３のベースが夫々信号入力端子
５及び６に接続されている。

またこれらの各ゲート回路は各々ダイオードを
介してバイポーラトランジスタ１，２及び３のコ
レクタに接続された信号出力端子を少なくとも２
個有する。例えば信号出力端子３６，７，８及び
９は夫々ダイオード１０，１１，１２及び１３を
介してトランジスタ１のコレクタ１４に接続さ
れ、信号出力端子１５，１６及び１７は夫々ダイ
オード１８，１９及び２０を介してトランジスタ
２のコレクタ２１に接続され、信号出力端子２２
及び２３は夫々ダイオード２４及び２５を介して
トランジスタ３のコレクタ２６に接続されてい
る。信号出力端子２７及び２８は夫々ダイオード
２９及び３０を介して図示されていないトランジ
スタのコレクタに接続されている。

各論理ゲート回路の信号入力端子４，５及び６
には夫々電流を供給する装置を設けるが、第１図
ではこれらの装置を電流源３１，３２及び３３と
して示してある。

集積回路は第３図に示すように半導体本体４１
を具え、この半導体本体４１はゲート回路のバイ
ポーラトランジスタが隣接する主表面４２を有す
る。第３図にはトランジスタ１及び２が示されて
いるが、この中トランジスタ１はエミツタ領域５
４―５５、ベース領域４３及びコレクタ領域４４
を有し、トランジスタ２はエミツタ領域５４―５
５、ベース領域４５及びコレクタ領域４６を有す
る。これらの領域５４，５５，４３及び４４並び
に領域５４―５５、４５及び４６は主表面４２に
対して垂直な方向に見て夫々順次に導電形が変わ
る３個の半導体領域を構成する。ベース領域４３
及び４５並びにコレクタ領域４４及び４６は主表
面４２に隣接する。

例えば半導体本体４１をシリコンで作り、例え
ば領域５４―５５，４４及び４６をｎ形とし、領
域４３及び４５をｐ形とする。

信号通路系４７によりトランジスタ１のコレク
タ１４を第１のダイオード１２と信号出力端子８
とを介してトランジスタ２の信号入力端子５、更
にそのベースに接続すると共に、第２のダイオー
ド１３と信号出力端子９とを介してトランジスタ
３の信号入力端子６、更にそのベースに接続す
る。第３図では信号通路４７が第１トランジスタ
（５４―５５，４３，４４）のコレクタ領域４４
をダイオード接合４８を介して第２トランジスタ
（５４―５５，４５，４６）のベース領域４５に
接続している。この信号通路４７は全体が絶縁層
４９により主表面４２から分離された導電材料の
通路を具え且つ絶縁層４９に局所的に設けられた
開口５０，５１を経て主表面４２迄延在させてあ
る。第３図のダイオード接合４８は第１図のダイ
オード１２の整流接合部に相当する。

本例では電流源３１，３２及び３３はラテラル
相補形トランジスタの形態にしてある。電流はラ
テラルなpnpトランジスタ５２，５５，４３を具
える電流源３１からnpnトランジスタ５４―５
５，４３，４４のベース領域４３に供給される。
電流源３２はラテラルなpnpトランジスタ５３，
５５，４５を具え、これはnpnトランジスタ５４
―５５，４５，４６のベース領域４５に電流を供
給する役目を果たす。

本発明によればダイオード１２の第１のダイオ
ード接合４８とダイオード１３の第２のダイオー
ド接合との各々をpn接合とし、このpn接合を、
少くともその片側においてpn接合全面に亘つて
多結晶半導体トラツクに直接隣接させる。これら
の半導体トラツクは前述した導電材料の通路４７
の少なくとも一部を構成する。本例では信号通路
４７は全体を多結晶シリコンで作り、その中ｎ形
コレクタ領域４４及び開口５０からpn接合４８
迄はｎ形にドーピングし、pn接合４８から開口
５１及びｐ形ベース領域４５迄はｐ形にドープす
る。

第２図はもう一つのトランジスタの組合せを示
したもので、これらのトランジスタは信号通路に
より相互に接続されている。この第２図の組合せ
は同じ集積回路上で第１図の組合せと一緒に設け
うるものである。この第２図には第４，第５及び
第６のトランジスタ６１，６２及び６３が示され
ているが、これらのトランジスタ６１，６２及び
６３には夫々電流源９１，９２及び９３、ダイオ
ード７２，７３，７９，８０，８４及び８５並び
に信号出力端子６８，６９，７６，７７，８２及
び８３が設けられている。

第４のトランジスタ６１のコレクタをダイオー
ド７３と信号出力端子６９を介して第６のトラン
ジスタ６３の信号入力端子６６に接続する。更に
第５のトランジスタ６２のコレクタもダイオード
８０と信号出力端子７７を介して第６のトランジ
スタ６３の信号入力端子６６に接続する。これら
の間の信号通路には符号１０７を付した。

補足すると本発明によればこのような２通りの
トランジスタ相互の組合せだけでなく、多くの他
の組合せも集積回路上に設けうるのである。

本例では半導体本体４１比較的低オーミツクの
ｎ形領域５４（これはこれ自体を基体としてもよ
いし又は別にｐ形基体を設け、これとの間の界面
若しくはその近傍に延在する埋込み層としてもよ
い）と比較的高オーミツクのｎ形表面層５５とを
具える。後者の表面層５５は例えばエピタキシヤ
ル層とすることができる。本例は図示したゲート
回路の各トランジスタが共通なエミツタ領域を有
するI²L回路に関するものであるが、コレクタ領
域４４及び４６は局所ドーピングにより得られる
表面領域であつて、これらは夫々関連ベース領域
４３及び４５内に完全に納まつている。このよう
に本例の縦方向バイポーラトランジスタは普通の
縦方向のプレーナトランジスタに比べて逆方向に
作られているものであり、エミツタ領域が下方に
あり、コレクタ領域が上方にある。本発明はこの
ようなタイプのI²L回路に限定されるものではな
いが、ここでは優れた利点を与える好適な実施例
としてこのようなI²L回路をとりあげた。

上方にコレクタ領域がある二重拡散プレーナト
ランジスタを有するこの種I²L回路では普通のシ
ヨツトキー接合をコレクタ領域上に設けたのでは
第１図や第２図のような回路を作れない。蓋し、
拡散コレクタ領域のドーピング濃度は通常高すぎ
てその上にシヨツトキー接合を形成するとそのシ
ヨツトキー接合の信頼度が落ちるからである。し
かし本発明に従つてポリダイオードを使用すると
第１図及び第２図に示す回路を殊に簡単に作るこ
とができる。即ち、例えばベース領域を形成した
後に多結晶信号通路４７としてｐ形半導体トラツ
クを設け、次いで局所的にｎ形ドーピングを行な
う場合は、同一処理工程によりコレクタ領域とダ
イオード接合が同時に得られる。

従来は上方にコレクタ領域がある二重拡散プレ
ーナトランジスタは主としてマルチコレクタトラ
ンジスタを使用する原始形態のI²L回路で使用さ
れてきた。この原始形態のI²L回路については例
えば1975年６月25日発行された英国特許第
1398862号明細書に説明がある。しかし、この原
始形態ではプレーナインバータトランジスタのコ
レクタの数、従つてゲート回路の出力端子の数に
は自ずと制約がある。その一つの理由はコレクタ
の数が増すとベース直列抵抗が妨害となるからで
ある。更にこの原始形態のI²L回路で逆方向にな
つているインバータトランジスタの利得βは就中
そこにあるコレクタの数に依存する。

本発明集積回路の利点は全てのインバータトラ
ンジスタを互に等しくしうることである。事実本
発明によれば各トランジスタはコレクタを唯１個
有するだけですむ。この結果インバータトランジ
スタは少なくとも平均的に小形になり、電気的挙
動のバラツキも小さくなる。利得β及びベース抵
抗は出力端子の数に無関係になり、トランジスタ
の電荷蓄積容量は互に一層等しくなる。

本例では半導体トラツク４７の第１のトランジ
スタのコレクタ領域４４に隣接する箇所からpn
接合４８迄の部分のドーピング濃度をpn接合４
８から第２のトランジスタのベース領域４５迄延
在する部分や両トランジスタのベース領域よりも
高くする。一般に製造上の観点からはコレクタ領
域に隣接する多結晶シリコン信号通路の部分をト
ランジスタのベース領域よりも高いドーピング濃
度とする方が優れている。こうすればコレクタ領
域に隣接する多結晶シリコンの部分はトランジス
タの最も多量にドーピングされる領域を形成する
処理工程に際しドーピングできる。

ダイオード接合付き多結晶信号通路は、コレク
タ領域が上方にある、すなわち半導体本体４１の
主表面４２に対し垂直な方向で見てコレクタ領域
４４，４６が関連のベース領域４３，４５の上に
完全に位置する種類の第１，第２及び第３及び／
又は第４，第５及び第６トランジスタと組合わせ
て使用すると好適である。この組合せではシヨツ
トキーダイオード付きの信号通路を使用する場合
に知られている電気的な利点が、上方に位置する
コレクタ領域であつてこのコレクタ領域上にシヨ
ツトキーダイオードを集積化できるに足る十分低
いドーピング濃度を有する当該コレクタ領域を設
けるに要する複雑な製造方法を用いずに、可成り
の程度実現できた。コレクタ領域及び／又はベー
ス領域のドーピング濃度は本発明を使用すれば一
層自由に選べる。上方に位置するコレクタ領域は
プレーナ二重拡散トランジスタ又は二重注入トラ
ンジスタの場合に通常そうであるようにこのコレ
クタ領域に隣接するベース領域よりもドーピング
濃度を高くするのが有利である。

モノ―ポリダイオード又はポリダイオードを使
用する場合には、シヨツトキーダイオードを形成
した同様なゲート回路に比べて面積が節約される
という利点に加えて、トポロジー的にフレキシブ
ルであるというもう一つの重要な利点が得られ
る。本発明によればダイオード接合はコレクタ領
域に直接隣接する又はベース領域に直接隣接する
モノ―ポリダイオードとして自由に構成できる。
しかし第３図につき説明したようにポリダイオー
ドを使用し、ダイオード接合４８を完全に多結晶
材料内に設けるとともに主表面に垂直な方向に延
在させるのが好ましい。

このようにすれば信号通路内でダイオード接合
の位置を略々自由に選べる。これにより一般に導
体トラツクのパターンを一層簡単に及び／又は一
層容易に設計できることになる。殊に大規模集積
回路の場合は導体トラツクの全長を可成り短かく
でき、斯くしてダイオード接合の位置を適当にと
ることにより導体パターンに必要な面積も小さく
できる。信号通路が長い場合、例えば導体トラツ
クを主表面の一方の端から中間に位置するゲート
回路に沿つて及び／又はゲート回路の上で主表面
の反対側に位置する端迄延在させる場合は、信号
通路４７に沿つて測つた第１のトランジスタのコ
レクタ領域４４と第１のダイオード接合４８との
間の距離を信号通路４７に沿つて測つたダイオー
ド接合４８と第２のトランジスタのベース領域４
５との間の第２の距離よりも長くとるのがよく、
少なくとも３倍にすると好適である。これらの長
い信号通路でダイオード接合同士を互に可成り近
接させ且つ駆動すべきトランジスタのベース領域
の少なくとも一つに可成り近接させることにより
コレクタ領域からの信号通路が一本の導体トラツ
クの全長の可成りの部分を占め、これらの導体ト
ラツクが１個又は複数個の駆動すべきトランジス
タの近傍においてのみ各々が斯かるトランジスタ
に達する枝路に分割されることになる。

第２図に示す種類の長い信号通路の場合はダイ
オード７３及び８０を夫々のトランジスタ６１及
び６２に近接させて置くと好適である。こうすれ
ば本例でも長い信号通路１０７が一本の導体トラ
ツクの全長の大きな部分を占めるようにできる。
信号通路の最長部はダイオード７３及び８０と第
６のトランジスタ６３のベースとの間にある。こ
の最長部は第４と第５のトランジスタの夫々のコ
レクタと夫々の関連ダイオード７３及び８０との
間の２部分の短かい方よりも少なくとも３倍長く
とると好適である。この長い部分が多結晶半導体
トラツクである場合はこの多結晶半導体材料をｐ
形にドープすると好適である。

２種類の信号導体を一部同一トランジスタ間に
設けることができる。この時第１のトランジスタ
と第４のトランジスタとを同じものとし、又は第
２のトランジスタを第６トランジスタと同一のも
のとすることができる。

本発明を使用すると、集積回路トポロジーでの
ダイオード接合の位置はも早や選択された製造方
法によつてトランジスタの位置に直接制限される
ことはない。この結果第１図に示す種類の長い信
号導体を第２図に示す種類の長い信号導体と一緒
に所要導体トラツクパターンが比較的簡単になる
ようにして同一集積回路内に設けることができ
る。

第４図は各々が夫々電流源１１７乃至１２２を
具える一列に並置されたトランジスタ９４乃至９
９を有する集積回路の一部のトポロジーを略式図
示したものである。このトランジスタ列の傍らに
このトランジスタ列の方向にトランジスタ同士の
電気接続用の何本かの導体トラツク１２８，１２
９及び１３０が延在している。これらの導体トラ
ツクの各々、例えば導体トラツク１２８は若干個
の個別部分Ａ，Ｂ及びＣから構成し得る。一般に
これらの導体トラツク１２８乃至１３０は２本の
トランジスタ列の間に位置する。信号伝達に必要
なこれらの並置導体トラツクの数は就中トランジ
スタ列の中で適当なトランジスタ系列と組合せて
pn接合に対してどのような位置を与えるかに依
存する。この導体トラツクの数と共に２本のトラ
ンジスタ列の相互間の距離もダイオードの位置に
依存する。

トランジスタ９４乃至９９が一部を形成するゲ
ート回路は導体トラツク１２８，１２９及び１３
０を含む相互接続導体にダイオードを実質的に組
込むことにより完成される。第４図にはダイオー
ド１２３乃至１２７が示されている。トランジス
タ９４のコレクタをダイオード１２３を介してト
ランジスタ９５のベースに接続し、ダイオード１
２４を介してトランジスタ９６のベースに接続
し、ダイオード１２５を介してトランジスタ９９
のベースに接続する。加うるにこのトランジスタ
９９のベースはダイオード１２６を介してトラン
ジスタ９７のコレクタに接続し、ダイオード１２
７を介してトランジスタ９８のコレクタにも接続
する。導体トラツクの比較的長い部分が（トラン
ジスタ９４の）コレクタに直接接続されている場
合は、この長い部分をpn接合を介して少なくと
も１本の別のトランジスタ（夫々９５及び９６）
のベースに直接達する比較的短かいトラツクに接
続する。導体トラツクの比較的長い部分が（トラ
ンジスタ９９の）ベースに接続されている場合は
この長い部分をpn接合を介して少なくとも１本
の、別のトランジスタ（夫々９７及び９８）のコ
レクタに直接接続される比較的短かいトラツクに
接続することになる。

ベース領域４３及びコレクタ領域４６（第３
図）には夫々導電性接続部５６及び５７を設け
る。これらの接続部は多結晶半導体材料又は例え
ばアルミニウム若しくはチタン―白金―金のよう
な別の適当な導電層で構成する。集積回路の信号
入力端子及び信号出力端子部では殊に非半導体材
料から成るコレクタ接続部及びベース接続部が用
いられる。ラテラルpnpトランジスタのエミツタ
５２及び５３の導電性接続部（コンタクト）５８
も例えばアルミニウム又は多結晶半導体材料にド
ーピングしたもののような導電材料で作る。

更に電気接続用の第２層の導体トラツク（図示
せず）を設けることもできる。この第２層は第２
の絶縁層（図示せず）で多結晶半導体４７から分
離する。この場合信号接続導体４７も一部第２層
内にある例えばアルミニウムトラツクにし、一部
第１層内にある多結晶半導体トラツクにすること
もできる。これらの種々の部分は第２の絶縁層に
開けた開口を通して相互接続する。

直列抵抗を下げるために所望により多結晶トラ
ツクの全長の長い部分若しくは短かい部分に既知
の態様で薄いケイ化物層を設け又は金属層で被覆
する。ダイオード接合が短絡するのを防止するた
めにダイオード接合をマスキング層で被覆し及
び／又は既存の抵抗を下げる層を局所的に取除
く。

本発明はI²L回路に限定されるものではなく、
例えば雑誌「エレクトロニクス」
（Electronics），1978年６月８日号第41及び42頁
に載つている論理回路にも使用できる。このタイ
プの論理回路も各回路毎に唯一個のプレーナイン
バータトランジスタを有し、このトランジスタの
コレクタ領域に若干個のシヨツトキーダイオード
を具えている。この場合もシヨツトキーダイオー
ドをポリダイオード又はモノ―ポリダイオードで
置き換えるのが有利である。このタイプの回路で
使用されており通常の方向に形成した即ち上方に
エミツタがあるようにしたインバータトランジス
タは小さく造ることができ、主表面でダイオード
に必要な空間が殆んど不要となり、加えて第１，
２及び３図につき説明したように信号導体のパタ
ーンは簡略化され且つ一層フレキシブルになる。
更にこのような上方にエミツタがあるインバータ
トランジスタの場合は既知の態様でエミツタ領域
を設けるのと同時にポリダイオードを得ることが
でき、従つて製造プロセスが簡単になる。

補足すると前述した論理ゲート回路が良好に動
作するためには周知のように導通状態にあるイン
バータトランジスタのコレクタ―エミツタ電圧
と、導通状態にあるダイオードの両端にかかる順
方向電圧と、信号導体の直列抵抗により惹起され
る電圧降下との和が導通状態にあるインバータト
ランジスタのエミツタ―ベース電圧よりも小さい
ことが必要であることに注意するを要する。既知
の構造のシヨツトキーダイオードと同じく、単結
晶半導体材料の平坦なpn接合に比較してモノ―
ポリダイオードやポリダイオードは可成り大きな
I₀を有し、これにより上記条件を満足できる。し
かし、この条件と共に、本発明集積回路のゲート
回路が所定最大値を越える電流で動作することが
ないようにすることが必要となることもある。こ
の最大電流レベルは、直列抵抗が小さくなり、ま
たダイオードのpn接合の面積が大きくなり、更
に実験的に知られたことであるが、多結晶半導材
料の粒子の大きさが小さくなるにつれて大きくな
る。それ故半導体トラツクを他の点では既知の態
様で作る多結晶半導体層は過度に高い温度で結晶
成長させず、例えば約800℃で成長させると共
に、高温を必要とする操作ができるだけ多く予じ
め完了している後の製造工程で結晶成長させる。
多結晶半導体層を高温処理にさらす回数をできる
だけ少なくすることにより半導体層の再結晶化
（この結果粒径が増す）をできるだけ抑える。

シリコンの他の半導体材料、例えばゲルマニウ
ム又はＡＢ化合物も使用し得る。絶縁層には
酸化シリコンの他に他の材料例えば窒化シリコン
又は酸化物層と窒化物層の組合せも使用できる。
前述した実施例で導電形を反対にすることも可能
である。電流源３１，３２及び３３をラテラルト
ランジスタとする代りに、ゲート回路の信号入力
端子への電流源を抵抗を使つて実現することもで
きる。このような抵抗は既知の態様で半導体本体
上及び／又は中に組込むこともできる。

【図面の簡単な説明】

第１図及び第２図は論理回路網の一部の回路
図、第３図は本発明集積回路の一実施例の半導体
本体の一部の略式断面図、第４図は本発明集積回
路の一例の一部のトポロジー即ちレイアウトの略
図である。 １…第１のトランジスタ、２…第２のトランジ
スタ、３…第３のトランジスタ、４〜６…信号入
力端子、７〜９，１５〜１７，２２〜２３，２７
〜２８，３６…信号出力端子、１０〜１３，１８
〜２０，２４〜２５，２９〜３０…ダイオード、
４１…半導体本体、４２…主表面、５４〜５５…
エミツタ領域、４３，４５…ベース領域、４４，
４６…コレクタ領域、４７…信号通路、４８…ダ
イオード接合（pn接合）、４９…絶縁層、５０，
５１…開口。

Claims (1)

【特許請求の範囲】
1. １ バイポーラトランジスタのベースにより形成
   される信号入力端子と、各自ダイオードを介して
   上記バイポーラトランジスタのコレクタに接続さ
   れる少なくとも２個の信号出力端子とを有するゲ
   ート回路を複数個具え、前記信号入力端子には電
   流供給手段を設け、これらのゲート回路のバイポ
   ーラトランジスタが隣接する主表面を有する半導
   体本体を具え、上記バイポーラトランジスタが
   各々上記主表面に垂直な方向に順次に位置する導
   電形が交互に変る３個の半導体領域により形成さ
   れたエミツタ領域と、ベース領域と、コレクタ領
   域とを有し、この中少なくともベース領域とコレ
   クタ領域とを上記主表面に隣接させ、絶縁層によ
   り前記の主表面から分離された導電材料の通路を
   有する信号通路の系を設け、上記の通路を局部的
   に、絶縁層中の孔を経て前記の主表面まで下方に
   延在させ、前記のトランジスタを複数の群を形成
   するように接続し、これら群の各々が少なくとも
   第１，第２および第３トランジスタを有するよう
   にし、前記の信号通路系により第１トランジスタ
   のコレクタ領域を第１のダイオード接合を介して
   第２トランジスタのベース領域に接続すると共に
   第２のダイオード接合を介して第３トランジスタ
   のベース領域に接続し、第１トランジスタのコレ
   クタを第１ダイオード接合から第１の距離に位置
   させ、第１ダイオード接合を第２トランジスタの
   ベース領域から第２の距離に位置させ、これら第
   １および第２の距離を、前記のコレクタ領域を前
   記のベース領域に接続する信号通路に沿つて測つ
   たものとした集積回路において、前記第１および
   第２ダイオード接合の各々をpn接合とし、この
   pn接合を、少なくともその片面でpn接合全面に
   亘つて多結晶半導体トラツクに直接隣接させ、こ
   の多結晶半導体トラツクが前記の導電材料より成
   る通路の少なくとも一部を形成するようにし、前
   記の複数の群のうちの第１の群において前記の第
   １の距離を前記の第２の距離よりも長くし、前記
   の複数の群のうちの第２の群において前記の第１
   の距離を前記の第２の距離よりも短かくしたこと
   を特徴とする集積回路。