JPS5848956A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、バイポーラトランジスタのベースにより形成
される信号入力端子と、各自ダイオードを介して上記バ
イポーラトランジスタのコレクタに接続される少なくと
も２個の信号出力端子とを有するゲート回路を複数個具
え、前記信号入力端子には電流供給手段を設け、これら
のゲート回路のバイポーラトランジスタが隣接する主表
面を有する半導体本体を具え、上Ｆバイポーラトランジ
スタが各々上記主表面に垂直な方向に順次に位置する導
電形が交互に変る８個の半導体領域により形成されたエ
ミッタ領域と、ベース領域と、コレクタ領域とを有し、
この牛歩なくともベース領域とコレクタ領域とを上記主
表面に隣接させ、絶縁層により前記の主表面から分離さ
れた導電材料の通路を有する信号通路の系を設け、上記
の通路を局部的に、絶縁層中の孔を経て前記の主表面ま
で下方に延在させ、前記のトランジスタを複数の群を形
成するように接続し、これら群の各々が少なくとも第１
．第２および第８トランジスタを有するようにし、前記
の信号通路系により第１トランジスタのコレクタ領域を
第１のダイオード接合を介して第２トランジスタのベー
ス領域に接続すると共に第２のダイオード接合を介して
第８トランジスタのベース領域に接続し、第１トランジ
スタのコレクタを第１ダイオード接合から第１の距離に
位置させ、第１ダイオード接合を第２トランジスタのベ
ース領域から第２の距離に位置させ、これら第１および
第２の距離を、前記のコレクタ領域を前記のベース領域
に接続する信号通路に沿って測ったものとした集積回路
に関するものである０ この種のゲート回路を有する集積回路は種々の構造のも
のが知られている。就中「アイ・イー・イー・イー　ジ
ャーナル　オブ　ソリッド　ステート　サーキツツＪ　
（ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄＳｔａ
ｔｅ　０ｉｒｃｕｉｔｓ）第Ｓｏ　−１０巻第５号第８
４８〜８４８頁の論文「ショットキーエ”ＬＪ　（Ｓｃ
ｈｏｔｔｋｙ　Ｉ翫）を参照することができる。この論
文ではコレクタとベースとの間の信号通路内のダイオー
ド接合を当該コレクタ領域に直接設けたショットキー接
合を以って構成している。

このようなトランジスタのコレクタ領域上に直接集積化
したダイオードを有する信号通路は工３Ｌ以外の種々の
タイプの論理回路でも時々使用されている。

本発明の目的は明細書冒頭に記載した形式の集積回路を
更に改良するにあり、殊にトポロジー構造の７レキシビ
リテイを増し、この大きな７レキシビリテイにより簡単
にトホ゛ロジー的配置設計を行ない及び／又は実装密度
の向上を行ない、同一回路を作るのに少ない半導体材料
で足りるようにした集積回路を提供せんとするにある。

本発明は、バイポーラトランジスタのベースにより形成
される信号入力端子と、各自ダ≧オードヲ介して上記バ
イポーラトランジスタのコレクタに接続される少なくと
も２個の信号出力端子とを有するゲート回路を複数個具
え、前記信号入力端子には電流供給手段を設け、これら
のゲート回路のバイポーラトランジスタが隣接する主表
面を有する半導体本体を具え、上記バイポーラトランジ
スタが各々上記主表面に垂直な方向に順次に位置する導
電形が交互に変る８個の半導体領域により形成されたエ
ミッタ領域と、ベース領域と、コレクタ領域とを有し、
この牛歩なくともベース領域とコレクタ領域とを上記主
表面に隣接させ、絶縁層により前記の主表面から分離さ
れた導電材料の通路を有する信号通路の系を設け、上記
の通路を局部的に、絶縁層中の孔を経て前記の主表面ま
で下方に延在させ、前記のトランジスタを複数の群を形
成するように接続し、これら群の各々が少なくとも第１
．第２および第８トランジスタを有するようにし、前記
の信号通路系により第１トランジスタのコレクタ領域を
第１のダイオードｍ合を介して第２トランジスタのベー
ス領域に接続すると共に第２のダイオード接合を介して
第８トランジスタのベース領域に接続し、第１トランジ
スタのコレクタを第１ダイオード接合から第１の距離に
位置させ、第１ダイオード接合を第２トランジスタのベ
ース領域から第２の距離に位−置させ、これら第１およ
び第２の距離を１前記のコレクタ領域を前記のベース領
域に接続する信号通路に沿って測ったものとした集積回
路において、前記第１および第２ダイオード接合の各々
をｐｎ接合とし、このｐｎ接合を、少なくともその片面
でｐｎ接合全面に亘って多結晶半導体トラックに直接隣
接させ、この多結晶半導体トラックが前記の導電材料よ
り成る通路の少なくとも一部を形成するようにし、前記
の複数の群のうちの第１の群において前記の第１の距離
を前記の第２の距離よりも長くし、前記の複数の群のう
ちの第２の群において前記の第１の距離を前記の第２の
距離よりも短かくしたことを特徴とする。

上述した本発明のｐｎ接合はボリーモ／ダイオードまた
はポリダイオードで構成するが、これらのダイオード自
体は既知であり、既に集積回路で使用されている。従っ
て本発明はこれらのダイオードそのものに関するもので
はなく、明細書冒頭に記載した種類の集積回路の信号通
路でこのような既知のダイオードを使用することに関す
るものである。殊にこれらの信号通路では上記ダイオー
ドを簡単に設けることができ、殆んど余分な処理工程を
必要としない。また殊にこれらの信号通路で通常使用さ
れるシ曹ットキーダイオードに比較して製造が簡単で、
ドーピング濃度の自由度も高くとれる。更にシボ田ジー
についてもフレキシビリティが高くなる。蓋し、本発明
を具体化した集積回路では第１のダイオード以外のダイ
オードをコレクタ領域の近くにおくこともベース領域の
厄くにおくことも自由であり、更には２個のトランジス
タ間の信号通路の多結晶半導体トチツク内に′設けるこ
ともできるからである。殊に多結晶半導体信号通路内に
主表面に垂直に延在するｐｎ接合、としてダイオード接
合を形成する場合は半導体本体の表面でダイオードのた
めの余分な空間が不要となる。

殊に大規模集積回路、所ＩＬＳｆ回路（Ｉ、８ＩはＬａ
ｒｇｅ　５ｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ　ｆ）　
頭文字をトチたもの）では、例えば半導体本体の主表面
の一側縁又はその近傍に位置する第１のトランジスタと
、比較的長距離層れて、例えば主表面の反対側の側縁又
はその近傍に位置する駆動すべき他のゲート回路の２個
以上のトランジス★との間に長い信号通路が規則的に設
けられる。コレクタ領域上にダイオードを集積化した通
常の構造では筒１のトランジスタのコレクタ領域から駆
動すべき関連トランジスタ迄延在する長い信号通路を駆
動すべき各トランジスタ毎に必要とするが、本発明集積
回路では信号通路のパターンが簡単になる。蓋し各々の
トランジスタ群では、一端のコレクタ領域から他端まで
延在する長い信号通路は１本で足り、この信号通路を飼
えば駆動すべきトランジスタの近傍で複数の枝路に分割
し、各枝路内に且つ駆動すべきベースに直接隣接して或
いはこのベースから離してｐｎ接合を設けるからである
。

１個の制御するトランジスタで可成り長距離隔っている
２個以上の）ランジスタを駆動する接続ノ仕方の他にＳ
！個以上の制御する）ランジスタをこれらの制御するト
ランジスタから可成り長距離にある唯一個の制御される
トランジスタに接続することもある。この場合はｐｎ接
合は通常制御するトランジスタの近くに置き、導体）ラ
ックのパターンをできるだけ簡単に保つ。斯くして信号
通路内のｐｎ接合の位置は自由に選択できる。論理回路
網及びゲート回路のトランジスタのトポｐジー的配置に
依存して比較的長い信号トラックがコレクタとｐｎｗ合
の間にくることもあるし、ｐｎ接合とベースの間にくる
こともある。

図面につき実施例を挙げて本発明の詳細な説明する。

第１．！！及び８図につき以下に説明する実施例は各々
がバイポーラトランジスタのベースにより形成された信
号入力端子に接続された論理ゲート回路を有する集積回
路である。第１図にはこのようなバイポーラトランジス
タｌ、２及び８が８領水されているが、バイポーラトラ
ンジスタ１のベースが信号入力端子４に接続され、バイ
ポーラトランジスタ２及び８のベースが夫々信号入力端
子５及び６に接続されている。

またこれらの各ゲー）回路は各々ダイオードを介してバ
イポーラトランジスタ１，２及び８のコレクタに接続さ
れた信号出力端子を少なくとも２個有する。例えば信号
出力端子８６．　？、　８及び９は夫々ダイオード１０
．１１．１２！及び１８を介してトランジスタｌのコレ
クタ１４に接続され、信号出力端子１６．１６及び１７
は夫々ダイオード１８．１９及び２０を介してトランジ
スタ２のコレクタ！ｌに接続され、信号出力端子２２及
び２８は夫々ダイオード２４及び２５を介してトランジ
スタ８のコレクタ２６に接続されている。信号出力端子
８７及び３８は夫々ダイオード２９及び８０を介して図
示されていない）ランジスタのコレクタに接続されてい
る。

各論理ゲート回路の信号入力端子４．！！及び６ではこ
れらの装置を電流源８１．δ２及び８８として示しであ
る。

集積回路は第８図に示すように半導体本体４１を具え１
この半導体本体４１はゲート回路のバイポーラトランジ
スタが隣接する主表面４２を有する。

第８図にはｔフンジスタｌ及び２が示されているが１こ
の中トランジスタｌはエミッタ領域５４−５５、ベース
領域４８及びコレクタ領域４４を有し、トランジスタ２
はエミッタ領域５４−５５　、ベース領域４５及びコレ
クタ領域４６を有する。これらの領域Ｉ。

６５、４８及び４４並びに領域５４−５５．４５及び４
６は主表面４２に対して垂直な方向に見て夫々順次に導
電形が変わる８個の半導体領域を構成する。ベース領域
４８及び４１ｓ並びにコレクタ領域４４及び４６は主表
面４２に隣接する。

例えば半導体本体４１をシリコンで作り、例えば領域５
４−６５．４４及び４６をｎ形とし、領域４８及び４５
をｐ形とする。

信号通路系４７によりトランジスタｌのコレクタ１４を
第１のダイオード１２と信号出力端子８とを介してトラ
ンジスタ２の信号入力端子す、更にそのベースに接続す
ると共に、第２のダイオード１８と信号出力端子９とを
介してトランジスタ８の信号入力端子６、更にそのベー
スに接続する。

第８図では信号通路４７が第１）？ンジスタ（５４−５
５，４８，４４）のコレクタ領域４４をダイオード接合
４８を介して第２トランジスタ（５４−５５，４５，４
６）のベース領域４５に接続している。この信号通路４
７は全体が絶縁層４９により主表面４２から分離された
導電材料の通路を具え且つ絶縁層４９に局所的に設けら
れた開口５０．５１を経て主表面４ｚ迄延在させである
。第８図のダイオード接合４８は第１図のダイオード１
２の整流接合部に相当す４本例では電流源δｌ、δ２及
び８８はラテラル相補形（ランジスタの形態にしである
。電流はラテラルなｐｎｐ　）ランジスタ（５２，５５
，４８）　ヲ具、するｔ流源８１からｎｐｎ　）ランジ
スタ（５４−５５，４８，４４＞　１７）ベース領域４
８に供給される。電流源８！！はラテラルなｐｎｐ　）
ランジスタ（５１１１，５５，４５）を具え、こ、れは
ｎｐｎ　）ランジスタ（５４−５５，４５，４６）　（
７）ベース領域４６に電流を供給する役目を果たす。

本発明によればダイオードｔｇの第１のダイオード接合
４８とダイオード１８の第２のダイオ、−ド接合との各
々をｐｎ接合とし、このｐｎ接合を、少くともその片側
においてｐｎ接合全面に亘って多結晶半導体シラツクに
直接隣接させる。これらの半導体シラツクは前述した導
電材料の通路４フの少なくとも一部を構成する。本例で
は信号通路４７は全体を多結晶シリコンで作り、その中
ｎ形コレクタ領域４４及び開口６０からｐｎ接合４８迄
はｎ形にドーピングし、ｐｎ接合４８から開口５１及び
ｐ形ヘース領域４５迄はｐ形にドープする。

第２図はもう一つのトランジスタの組合せを示したもの
で、これらのトランジスタは信号通路により相互に接続
されている。この第２図の組合せは同じ集積回路上で第
１図の組合せと一緒に設けうるちのである。この第２図
には第４．第５及びｗＩ６のトランジスタ６１．６２及
び６８が示されているが、これらのトランジスタ６１．
６２及び６８には、夫々電流源９１．９２及び９８、ダ
イオード？！、　７８；７９．８０：　８４及び８６並
びに信号出力端子６８．６９；７６、７７、８２及び８
８が設けられている。

第４のトランジスタ６１のコレクタをダイオード７８と
信号出力端子６９を介して第６のトランジスタ６８の信
号入力端子６６に接続する。更に第５のトランジスタ６
２のコレクタもダイオード８０と信号出力端子７７を介
して第６のトランジスタ６８の信号入力端子６６に接続
する。これらの間の信号通路には符号１０７を付した。

補足すると本発明によればこのような２通りのトランジ
スタ相互の組合せだけでなく、多くの他の組合せも集積
回路上に設けつるのである。

本例では半導体本体４１は比較的低オーミックのｎ影領
域！＋４（これはこれ自体を基体としてもよいし又は別
にｐ形基体を設け、これとの間の界面若しくはその近傍
に延在する埋込み層としてもよい）と比較的高オーミッ
クのｎ形表面層５５とを具える。後者の表面層５５は例
えばエピタキシャル層とすることができる。本例は図示
したゲート回路の各トランジスタが共通なエミッタ領域
を有するＩ”Ｌ回路に関するものであるが、コレクタ領
域４４及び４６は局所ドーピングにより得られる表面領
域であって、これらは夫々関連ベース領域４δ及び４５
内に完全に納まっている。このように本例の縦方向バイ
ポーラ）ランジスタは普通の縦方向のプレーナをランジ
スタに比べて逆方向に作られているものであり、エミッ
タ領域が下方にあり１コレクタ領域が上方にある。本発
明はこのようなタイプのニー回路に限定されるものでは
ないが、ここでは優れた利点を与える好適な実施例とし
てこのような工″Ｌ回路をとりあげた。

上方にコレクタ領域がある二重拡散プレーナトランジス
タを有するこの種ニー回路では９通のショットキー接合
をコレクタ領域上に設けたのではＷｉ１図や第２図のよ
うな回路を作れない。蓋し、拡散コレクタ領域のドーピ
ング濃度は通常高すぎてその上にショットキー接合を形
成するとそのショットキー接合の信頼度が落ちるからで
ある。しかし本発明に従ってポリダイオードを使用する
と第１［及び第２Ｆｌ！Ｊに示す回路を殊に簡単に作る
ことができる。即ち、例えばベース領域を形成した後に
多結晶信号通路４７としてｐ形半導体トラックを設け、
次いで局所的にｎ形ドーピングを行なう場合は、同一処
理工程によりコレクタ領域とダイオード接合が同時に得
られる。

従来は上方にコレクタ領域ガある二重拡散プレーナトラ
ンジスタは主としてマルチコレクタトランジスタを使用
する原始形態のＩ”Ｌ回路で使用されてきた。この原始
形態のニー回路については例えば１９７６年６月２５日
に発行された英国特許第１．３９８，８６２号明細書に
説明があるｏしかし１この原始形態ではプレーナインバ
ータトランジスタのコレクタの数、従ってゲート回路の
出力端子の数には自ずと制約がある。その一つの理由は
コレクタの数が増すとベース直列抵抗が妨害となるから
である。更にこの原始形態のニー回路で逆方向になって
いるインバータトランジスタの利得βは就中そこにある
コレクタの数に依存する。

本発明集積回路の利点は全てのインバータトランジスタ
を互に等しくしうろことである。事実本発明によれば各
トランジスタはコレクタを唯１個有するだけですむ。こ
の結果インバータトランジスタは少なくとも平均的に小
形になり、電気的挙動のバラツキも小さくなる。利得β
及びベース抵抗ハｆｆｌ力端子の数に無関係になり、ト
ランジスタの電荷蓄積容量は互に一層等しくなる。

本例では半導体トラック４７の第１のトランジスタのコ
レクタ領域４４に隣接する箇所からｐｎ接合４８迄の部
分のドーピング濃度をｐｎ接合４８から第りのトランジ
スタのベース領域４５迄延在する部分や両トランジスタ
のベース領域よりも高くする。一般に製造上の観点から
はコレクタ領域に隣接する多結晶シリコン信号通路の部
分をトランジスタのベース領域よりも高いドーピング濃
度とする方が優れている。こうすればコレクタ領域に隣
接する多結晶シリコンの部分はトランジスタの最も多量
にドーピングされる領域を形成する処理工程に際しドー
ピングできる。

ダイオード接合付き多結晶信号通路は、コレク夕領域が
上方にある、すなわち半導体本体４１の主表面４２に対
し垂直な方向で見てコレクタ領域４４、４６が関連のベ
ース領域４１．４５の上に完全に位置する種類の第１．
第２及び第８及び／又は第４、第５及び第６トランジス
タと組合わせて使用すると好適である。この組合せでは
ショットキーダイオード付きの信号通路を使用する場合
に知られている電気的な利点が、上方に位置するコレク
タ領域であってこのコレクタ領域上にショットキーダイ
オードを集積化できるに足る十分低いドーピング濃度を
有する当該コレクタ領域を設けるに要する複雑な製造方
法を用いずに、可成りの程度実現できた。コレクタ領域
及び／又はベース領域のドーピング濃度は本発明を使用
すれば一層自由に選べる。上方に位置するコレクタ領域
はプレーナ二重拡散トランジスタ又は二重注入トランジ
スタの場合に通常そうであるようにこのコレクタ領域に
隣接するベース領域よりもドーピング濃度を高くするの
が有利である。

モノ−ぎりダイオード又はポリダイオードを使用する場
合には、ショットキーダイオードを形成した同様なゲー
）回路に比べて面積が節約されるという利点に加えて、
トポロジー的にフレキシブルであるというもう一つの重
要な利点が得られる。

本発明によればダイオード接合はコレクタ領域に直接隣
接する又はベース領域に直接隣接するモノ−ポリダイオ
ードとして自由に構成できる。しかし第８図につき説明
したようにポリダイオードを使用し、ダイオード接合４
８を完全に多結晶材料内に設けるとともに主表面に垂直
な方向に延在させるのが好ましい。

このようにすれば信号通路内でダイオード接合の位置を
略々自由に選べる。これにより一般に導体トラックのパ
ターンを一層簡単に及び／又は一層容易に設計できるこ
とになる。殊に大規模集積回路の場合は導体トラックの
全長を可成り短かくでき、斯くしてダイオード接合の位
置を適当にとることにより導体パターンに必要な面積も
小さくできる。信号通路が長い場合、例えば導体トラッ
クを主表面の一方の端から中間に位置するゲート、回路
に沿って及び／又はゲート回路の上で主表面の反対側に
位置する端迄延在させる場合は、信号通路４７に沿って
測った第１の１トランジスタのコレクタ領域４４と第１
のダイオード接合４Ｂとの間の距離を信号通路４７に沿
って測ったダイオード接合４８と第２のトランジスタの
ベース領域４ｔｈトの間の第２の距離よりも長くとるの
がよく、少なくとも８倍にすると好適である。これらの
長い信号通路でダイオード接合同士を互に可成り近接さ
せ且つ駆動すべきトランジスタのベース領域の少なくと
も一つに可成り近接させることによりコレクタ領域から
の信号通路が一本の導体トラックの全長の可成りの部分
を占め、これらの導体トラックが１個又は複数個の駆動
すべきトランジスタの近傍においてのみ各々が斯かるト
ランジスタに達する枝路に分制されることになる。

第２図に示す種類の長い信号通路の場合はダイオード７
８及び８０を夫々のトランジスタ６１及び６２に近接さ
せて置くと好適である。こうすれば本例でも長い信号通
路１０７が一本の導体トラックの全長の大きな部分を占
めるようにできる。信号通路の最長部はダイオード７８
及び８０と第６のトランジスタ６８のベースとの間にあ
る。この最長部は第４と第５のトランジスタの夫々のコ
レクタと夫々の関連ダイオードフ８及び８０との間の２
部分の短かい方よりも少なくとも８倍長くとると好適で
ある。この長い部分が多結晶半導体トラックである場合
はこの多結晶半導体材料をｐ形にドープすると好適であ
る。

２種類の信号導体を一部同一トランジスタ間に設けるこ
とができる。この時第１のトランジスタと第４のトラン
ジスタとを同じものとし、又は第２のトランジスタを第
６のトランジスタと同一のものとすることができる。

本発明を使用すると、集積回路ト〆ロジーでのダイオー
ド接合の位置はも早や選択された製造方法によってトラ
ンジスタの位置に直接制限される、ことはない。この結
果第１図に示す種類の長い信号導体ｉ第２図に示す種類
の長い信号導体と一緒に所要導体トラックパターンが比
較的簡単になる・ようにして同一集積回路内に設けるこ
とができる。

第４図は各々が夫々電流源１１７乃至１２２を具える一
列に並置されたトランジスタ９４乃至９９を有する集積
回路の一部のトポロジーを略式図示したものである。こ
のトランジスタ列の傍らにこのトランジスタ列の方向に
トランジスタ同士の電気接続用の何本かの導体トラック
ＩＪ８．１２９及び１８０が延在している。これらの導
体トラックの各々、例えば導体トラック１２８は若干側
の個別部分ム。

Ｂ及びＯから構成し得る。一般にこれらの導体トラック
１２Ｂ乃至１８０は２本のトランジスタ列の間に位置す
る。信号伝達に必要なこれらの並置導体トラックの数は
就中トランジスタ列の中で適当なトランジスタ系列と組
合せてｐｎ接合に対してどのような位置を与えるかに依
存する。この導体トラックの数と共に２本のトランジス
タ列の相互間の距離もダイオードの位置に依存する。

トランジスタ９４乃至９９が一部を形成するゲート回路
は導体トラック１２８．１２９及び１８０を含む相互接
続導体にダイオードを実質的に組込むことにより完成さ
れる。第４図にはダイオード１２８乃至１２フが示され
ている。トランジスタ９４のコレクタをダイオード１２
８を介してトランジスタ９５のベースに接続し、ダイオ
ード１！４を介してトランジスタ９６のベースに接続し
、ダイオード１２５を介してトランジスタ９９のベース
に接続する。

加うるにこのトランジスタ９９のベースはダイオード１
２６を介してトランジスタ９フのコレクタに接続し１ダ
イオードｌｚ７を介してトランジスタ９８のコレクタに
も接続する。導体トラックの比較的ゝ長い部分が（トラ
ンジスタ９４の）コレクタに直接接続されている場合は
、この長い部分をｐｎ接合を介して少なくとも１本の別
のトランジスタ（夫々９５及び９６）のベースに直接達
する比較的短かいシラツクに接続する。導体トラックの
比較的長い部分が（）ランジスタ９９の）ベースに接続
されている場合はこの長い部分をｐｎ接合を介して少な
くとも１本の、別のトランジスタ（夫々９７及び９８）
のコレクタに直接接続される比較的短かいシラツクに接
続することになる。

ベース領域４８及びコレクタ領域４６（第８図）には夫
々導電性接続部５６及び５フを設ける。これらの接続部
は多結晶半導体材料又は例えばアルミニウム若しくはチ
タン−白金−金のような別の適当な導電層で構成する。

集積回路の信号入力端子及び信号出力端子部では殊に非
半導体材料から成るフレフタ接続部及びベース接続部が
用いられムラチラルｐｎｐ）ランジスタのエミッタ５ｚ
及び５８の導電性接続！ｉｓ（コンタクト）５８も例え
ばアルミニウム又は多結晶半導体材料にドーピングした
もののような導電材料で作る。

更に電気接続用の第２層の導体トラック（図示せず）を
設けることもできる。この第２層は第２の絶縁層（図示
せず）で多結晶導体４７から分離する。この場合信号接
続導体４７も一部第２層内にある例えばアルミニウムト
ラックにし、一部第１層内にある多結晶半導体トラック
にすることもできる。これらの種々の部分は第２の絶縁
層に開けた開口を通して相互接続する。

直列抵抗を下げるために所望により多結晶シラ・ツクの
全長の長い部分若しくは短かい部分に既知の態様で薄い
ケイ化物層を設は又は金属層で被覆する。ダイオード接
合が短絡するのを防止するためにダイオード接合をマス
キング層で被覆し及び／又は既存の抵抗を下げる層を局
所的に取除く。

本発明はニー回路に限定されるものではなく、例えば雑
誌「エレクトｏニクスＪ　（Ｅｌｅｃｔｒｏｎｉｃｓ）
。

１９’ｉ＋８年６月８日号第４１及び４２頁に載ってい
る論理回路にも使用できる。このタイプの論理回路も各
回路毎に唯一個のプレーナインバータトランジスタを有
し、このトランジスタのコレクタ領域に若干側のシロツ
シキーダイオードを具えている。この場合もシ習ツ）午
−ダイオードをポリダイオード又は七ノーポリダイオー
ドで置き換えるのが有利である。このタイプの回路で使
用されており通常の方向に形成した即ち上方にエミッタ
があるようにしたインバータトランジスタは小さく造る
ことができ、主表面でダイオードに必要な空間が殆んど
不要となり、加えて第１，２及び８図につき説明したよ
うに信号導体のパターンは簡略、化され且つ一部フレキ
シブルになる。更にこのような上方にエミッタがあるイ
ンバータトランジスタの場合は既知の態様でエミッタ領
域を設けるのと同時にポリダイオードを得ることができ
、従って製造プロセスが簡単になる。

補足するご前述した論理ゲート回路が良好に動作するた
めには周知のよりに導通状態にあるインバータトランジ
スタのコレクターエミッタ電圧と、導通状態にあるダイ
オードの両端にかかる順方向電圧と、信号導体の直列抵
抗により惹起される電圧降下との和が導通状態にあるイ
ンバータトランジスタのエミッターベース電圧よりも小
さいことが必要であることに注意するを要する。既知の
構造のショットキーダイオードと同じく、単結晶半導体
材料の平坦なｐｎ接合に比較してモノーｌリダイオード
やポリダイオードは可成り大きな工。

を有し、これにより上記条件を満足できる。しかし、こ
の条件と共に、本発明集積回路のゲート回路が所定最大
値を越える電流で動作することがないようにすることが
必要となることもある。この最大電流レベルは、直列抵
抗が小さくなり、またダイオードのｐｎ接合の面積が大
きくなり、更に実験的に知られたことであるが、多結晶
半導体材料の粒子の大きさが小さくなるにつれて大きく
なる。それ放生導体トラックを他の点では既知の態様で
作る多結晶半導体層は過度に高い温度で結晶成長させず
、例えば約８００℃で成長させると共に、高温を必要と
する操作ができるだけ多く予しめ完了している後の製造
工程で結晶成長させる。多結晶半導体層を高温処理にさ
らす回数をできるだけ少なくすることにより半導体層の
再結晶化（この結果粒径が増す）をできるだけ抑える。

シリコンの他の半導体材料、例えばゲルマニウム又はム
、ＢＹ化合物も使用し得る。絶縁層には酸化シリコンの
他に他の材料例えば窒化シリコン又は酸化物層と窒化物
層の組合せも艷用できる。前述した実施例で導電形を反
対にすることも可能である。電流源８１．８！及び８８
をラテラルトランジスタとする代りに、ゲート回路の信
号入力端子への電流源を抵抗を使って実現することもで
きる。

このような抵抗は既知の態様で半導体本体上及び／又は
中に組込むこともできる。

【図面の簡単な説明】

第１図及び第２図は論理回路網の一部の回路図、 第８図は本発明集積回路の一実施例の半導体本体の一部
の略式断面図、 第４図は本発明集積回路の一例の一部のトポレジ−即ち
レイアウトの略図である。 ｌ・・・第１のトランジスタ、２・・・第２のトランジ
スタ、８…第８のトランジスタ、４〜６・・・信号入力
端子、７〜９，１５〜ｌフ、２２〜２：ａ、　２７〜２
８゜２＄６・・・信号出力端子、１０〜１８．１８〜２
０．２４〜２５、２９〜８０・・・ダイオード、４１・
・・半導体本体、４２・・・主表面、５４〜５５・・・
ゴミツタ領域、４８．４５・・・ベースｐｕ、４４１４
６・・・コレクタ領域、４ｑ−・・信号通路、４８・・
・ダイオード接合（Ｐｎ接合）、４９・・・絶縁層、５
０．５１・・・開口。

Claims (1)

【特許請求の範囲】
1. １　バイポーラトランジスタのベースにより形成される
   信号入力端子と、各自ダイオードを介して上記バイポー
   ラトランジスタのコレクタに接続される少なくとも２個
   の信号出力端子とを有するゲート回路を複数個具え、前
   記信号入力端子には電流供給手段を設け、これらのゲー
   ト回路のバイポーラトランジスタが隣接する主表面を有
   する半導体本体を具え、上記バイポーラトランジスタが
   各々上記主表面に垂直な方向に順次に位置する導電形が
   交互に変る８個の半導体領域により形成されたエミッタ
   領域と、ベース領・域と、コレクタ領域とを有し、この
   中少なくともベース領域とコレクタ領域とを上記主表面
   に隣接させ、絶縁層により前記の主表面から分離された
   導電材料の通路を有する信号通路の系を設け、上記の通
   路を局部的に、絶縁層中の孔を経て前記の主表面まで下
   方に延在させ、前記のトランジスタを複数の群を形成す
   るように接続し、これら群の各々が少なくとも第１．第
   ２および第８トランジスタを有するようにし、前記の信
   号通路系により第１トランジスタのコレクタ領域を第１
   のダイオード接合を介して第２トランジスタのベース領
   域に接続すると共に第２のダイオード接合を介して第８
   トランジスタのベース領域に接続し、第１トランジスタ
   のコレクタを第１ダイオード接合から第１の距離に位置
   させ、第１ダイオード接合を第２トランジスタのベース
   領域から第２の距離に位置させ、これら第１および第２
   の距離を１前記のコレクタ領域を前記のベース領域に接
   続する信号通路に沿って測ったものとした集積回路にお
   いて、前記第１および第２ダ（＃−１’接合の各々をｐ
   ｎ接合とし、このｐｎ接合を、少なくともその片面でｐ
   ｎ接合全面に亘って多結晶半導体トラックに直接隣接さ
   せ、この多結晶半導体トラックが前記の導電材料より成
   る通路の少なくとも一部を形成するようにし、前記の複
   数の群のうちの第１の群において前記の第１の距離、を
   前記の第２の距離よりも長くシ、前記の複数の群のうち
   の第２の群において前記の第１の距離を前記の第２の距
   離よりも短かくしたことを特徴とする集積回路。