JPS6232363Y2 - - Google Patents
Info
- Publication number
- JPS6232363Y2 JPS6232363Y2 JP12714378U JP12714378U JPS6232363Y2 JP S6232363 Y2 JPS6232363 Y2 JP S6232363Y2 JP 12714378 U JP12714378 U JP 12714378U JP 12714378 U JP12714378 U JP 12714378U JP S6232363 Y2 JPS6232363 Y2 JP S6232363Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- holding circuit
- power supply
- motor
- reel stand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007423 decrease Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Description
【考案の詳細な説明】
本考案はテープレコーダに関し、特にキユーモ
ードにおいて磁気テープの移送速度を高速或いは
低速に2段切替え可能としたテープレコーダに関
する。
ードにおいて磁気テープの移送速度を高速或いは
低速に2段切替え可能としたテープレコーダに関
する。
テープレコーダにおいて、記録信号の頭出しを
行なう所謂キユー操作は早送り又は巻戻しモード
で高速で移送されている記録済磁気テープに再生
ヘツドを軽く接触させて再生を行ないその再生音
を聴いて信号の有無の判別を行なうものである
が、高速すぎると信号の有無の変化を感知してか
ら停止モードとしてもその間に磁気テープはかな
りの量移送されてしまうので所望の頭出し位置を
得るにはその後早送り又は巻戻し、再生或いは停
止操作を繰返す必要があり簡単に頭出しが出来な
いと共に信号の内容が判別できないので所望の信
号の途中位置を得たいときは、その操作は一層煩
雑となる。これを解決するためキユーモードにお
いて磁気テープの移送速度を再生信号の内容が判
別できる程度まで減速することも考えられるが、
これでは検索にかなりの時間がかかる欠点があ
る。
行なう所謂キユー操作は早送り又は巻戻しモード
で高速で移送されている記録済磁気テープに再生
ヘツドを軽く接触させて再生を行ないその再生音
を聴いて信号の有無の判別を行なうものである
が、高速すぎると信号の有無の変化を感知してか
ら停止モードとしてもその間に磁気テープはかな
りの量移送されてしまうので所望の頭出し位置を
得るにはその後早送り又は巻戻し、再生或いは停
止操作を繰返す必要があり簡単に頭出しが出来な
いと共に信号の内容が判別できないので所望の信
号の途中位置を得たいときは、その操作は一層煩
雑となる。これを解決するためキユーモードにお
いて磁気テープの移送速度を再生信号の内容が判
別できる程度まで減速することも考えられるが、
これでは検索にかなりの時間がかかる欠点があ
る。
本考案はかかる従来の欠点を解決するものであ
り、以下図面に従つて詳細に説明する。
り、以下図面に従つて詳細に説明する。
図は本考案装置の一実施例を示し、ノンロツク
スイツチ群を構成するモード選択スイツチS1,
S2,S3及びS4はそれぞれ早送り、巻戻し、キユー
及び停止スイツチに対応し常開のタツチスイツチ
等で形成される。各スイツチの一方の接点は所要
の正のDC電源+E1に接続され、また他方の接点
は制御回路1における保持回路群を構成するフリ
ツプフロツプ回路(以下FF回路と云う)2〜
4、或いはOR回路5,6に接続されている。早
送りスイツチS1の他方の接点はFF回路2のセツ
ト端子Sに接続されると共にFF回路3のリセツ
ト端子Rに出力端子が接続されたOR回路6の一
方の入力端子に接続されている。巻戻しスイツチ
S2の他方の接点はFF回路3のセツト端子Sに接
続されると共にFF回路2のリセツト端子に出力
端子が接続されたOR回路5の一方の入力端子に
接続されている。キユースイツチS3の他方の接点
はFF回路4のセツト端子Sに接続され、また停
止スイツチS4の他方の接点はOR回路5及び6の
各他方の入力端子とFF回路4のリセツト端子R
にそれぞれ接続されている。
スイツチ群を構成するモード選択スイツチS1,
S2,S3及びS4はそれぞれ早送り、巻戻し、キユー
及び停止スイツチに対応し常開のタツチスイツチ
等で形成される。各スイツチの一方の接点は所要
の正のDC電源+E1に接続され、また他方の接点
は制御回路1における保持回路群を構成するフリ
ツプフロツプ回路(以下FF回路と云う)2〜
4、或いはOR回路5,6に接続されている。早
送りスイツチS1の他方の接点はFF回路2のセツ
ト端子Sに接続されると共にFF回路3のリセツ
ト端子Rに出力端子が接続されたOR回路6の一
方の入力端子に接続されている。巻戻しスイツチ
S2の他方の接点はFF回路3のセツト端子Sに接
続されると共にFF回路2のリセツト端子に出力
端子が接続されたOR回路5の一方の入力端子に
接続されている。キユースイツチS3の他方の接点
はFF回路4のセツト端子Sに接続され、また停
止スイツチS4の他方の接点はOR回路5及び6の
各他方の入力端子とFF回路4のリセツト端子R
にそれぞれ接続されている。
FF回路2は早送りスイツチS1の閉成により閉
成時間と無関係に第1のセツト状態を維持してレ
コーダ本体7の電気回路及び機構部等を早送りモ
ードとなす第1の制御出力を、またFF回路3は
巻戻しスイツチS2の閉成により閉成時間と無関係
に第2のセツト状態を維持してレコーダ本体7を
巻戻しモードとなす第2の制御出力を出力する。
FF回路4はキユースイツチS3の閉成により閉成
時間と無関係に第3のセツト状態を維持してレコ
ーダ本体7の再生ヘツド(図示せず)を磁気テー
プ(図示せず)に軽く接触させ再生動作可能とな
すべく機構部等を制御する第3の制御出力を出力
する。FF回路2のセツト状態は巻戻しスイツチ
S2或いは停止スイツチS4の閉成により、またFF
回路3のセツト状態は早送りスイツチS1或いは停
止スイツチS4の閉成により解除される。FF回路
4のセツト状態は停止スイツチS4の閉成によつて
のみ解除される。従つてFF回路4はFF回路2又
は3に対し独立してセツト状態をとり得る。
成時間と無関係に第1のセツト状態を維持してレ
コーダ本体7の電気回路及び機構部等を早送りモ
ードとなす第1の制御出力を、またFF回路3は
巻戻しスイツチS2の閉成により閉成時間と無関係
に第2のセツト状態を維持してレコーダ本体7を
巻戻しモードとなす第2の制御出力を出力する。
FF回路4はキユースイツチS3の閉成により閉成
時間と無関係に第3のセツト状態を維持してレコ
ーダ本体7の再生ヘツド(図示せず)を磁気テー
プ(図示せず)に軽く接触させ再生動作可能とな
すべく機構部等を制御する第3の制御出力を出力
する。FF回路2のセツト状態は巻戻しスイツチ
S2或いは停止スイツチS4の閉成により、またFF
回路3のセツト状態は早送りスイツチS1或いは停
止スイツチS4の閉成により解除される。FF回路
4のセツト状態は停止スイツチS4の閉成によつて
のみ解除される。従つてFF回路4はFF回路2又
は3に対し独立してセツト状態をとり得る。
制御回路1から出力される第1の制御出力及び
第2の制御出力は所定の設定電圧を出力する電源
部12を制御する。電源部12のスイツチS5及び
S6の共通端子a,a′は接地Gされた切替え接点
b,b′に常時接続されているが、FF回路2或い
は3から第1或いは第2の制御出力が出力される
とリレーRL1或いはRL2の動作により一側が接地
Gされた設定電圧を出力する可変DC電源E2の+
側に所要の抵抗を介して接続された切替え接点
c,c′に切替え接続される。スイツチS5の共通端
子aは所要の抵抗を介して差動入力型のオペアン
プ10の反転入力端子(−)に、またスイツチS6
の共通端子a′は所要の抵抗を介して非反転入力端
子(+)にそれぞれ接続されている。オペアンプ
10の出力端子はスイツチング回路11を構成す
る互に反導電型のトランジスタQ1及びQ2の共通
ベースに接続されている。NPNトランジスタQ1
のコレクタは正のDC電源+E3に、またPNPトラ
ンジスタQ2のコレクタは負のDC電源−E3にそれ
ぞれ接続されている。トランジスタQ1及びQ2の
エミツタは互に接続され、その接続点Pは一方の
端子が検出用抵抗R1を介して接地Gされた駆動
モータMの他方の端子に接続されている。検出用
抵抗R1は駆動モータMに流れる電流による検出
電圧を発生するもので、この検出電圧が、駆動モ
ータMと検出用抵抗R1の接続点とオペアンプ1
0の非反転入力端子(+)間に接続された正帰還
抵抗R2によつて非反転入力端子(+)に正帰還
されることにより駆動モータMは負荷変動による
回転速度の変動が抑止される。また接続点Pとオ
ペアンンプ10の反転入力端子(−)間に接続さ
れた負帰還抵抗R3はオペアンプ10のゲインを
定めると共にその動作を安定するものである。こ
こで、オペアンプ10,スイツチング回路11,
抵抗R1,R2,R3はモータ駆動回路9を構成す
る。
第2の制御出力は所定の設定電圧を出力する電源
部12を制御する。電源部12のスイツチS5及び
S6の共通端子a,a′は接地Gされた切替え接点
b,b′に常時接続されているが、FF回路2或い
は3から第1或いは第2の制御出力が出力される
とリレーRL1或いはRL2の動作により一側が接地
Gされた設定電圧を出力する可変DC電源E2の+
側に所要の抵抗を介して接続された切替え接点
c,c′に切替え接続される。スイツチS5の共通端
子aは所要の抵抗を介して差動入力型のオペアン
プ10の反転入力端子(−)に、またスイツチS6
の共通端子a′は所要の抵抗を介して非反転入力端
子(+)にそれぞれ接続されている。オペアンプ
10の出力端子はスイツチング回路11を構成す
る互に反導電型のトランジスタQ1及びQ2の共通
ベースに接続されている。NPNトランジスタQ1
のコレクタは正のDC電源+E3に、またPNPトラ
ンジスタQ2のコレクタは負のDC電源−E3にそれ
ぞれ接続されている。トランジスタQ1及びQ2の
エミツタは互に接続され、その接続点Pは一方の
端子が検出用抵抗R1を介して接地Gされた駆動
モータMの他方の端子に接続されている。検出用
抵抗R1は駆動モータMに流れる電流による検出
電圧を発生するもので、この検出電圧が、駆動モ
ータMと検出用抵抗R1の接続点とオペアンプ1
0の非反転入力端子(+)間に接続された正帰還
抵抗R2によつて非反転入力端子(+)に正帰還
されることにより駆動モータMは負荷変動による
回転速度の変動が抑止される。また接続点Pとオ
ペアンンプ10の反転入力端子(−)間に接続さ
れた負帰還抵抗R3はオペアンプ10のゲインを
定めると共にその動作を安定するものである。こ
こで、オペアンプ10,スイツチング回路11,
抵抗R1,R2,R3はモータ駆動回路9を構成す
る。
かかるモータ駆動回路9及び電源部12におい
てスイツチS5が切替え接点c側に切替えられ可変
DC電源E2に基づく設定電圧がオペアンプ10の
反転入力端子(−)に印加されると、オペアンプ
10の出力端子から負の所要レベルの出力電圧が
スイツチング回路11に印加される。このためス
イツチング回路11のPNPトランジスタQ2はON
し、駆動モータM及び検出用抵抗R1を負のDC電
源−E3と接地G間に直列に接続するので駆動モ
ータMは第1の方向に回転し、正帰還抵抗R2及
び負帰還抵抗R3の各帰還量によつて定まるオペ
アンプ10の負の出力電圧のレベルに基づくトラ
ンジスタQ2の導電度に応ずる高速の規定速度で
回転し、リール台装置8,8を早送りモードとな
す。他方スイツチS6が切替え接点c′側に切替えら
れると、オペアンプ10から正の所要レベルの出
力電圧が出力され、駆動モータMはNPNトラン
ジスタQ1の導電度に応ずる高速の規定速度で第
2の方向に回転し、リール台装置8,8を巻戻し
モードとなす。
てスイツチS5が切替え接点c側に切替えられ可変
DC電源E2に基づく設定電圧がオペアンプ10の
反転入力端子(−)に印加されると、オペアンプ
10の出力端子から負の所要レベルの出力電圧が
スイツチング回路11に印加される。このためス
イツチング回路11のPNPトランジスタQ2はON
し、駆動モータM及び検出用抵抗R1を負のDC電
源−E3と接地G間に直列に接続するので駆動モ
ータMは第1の方向に回転し、正帰還抵抗R2及
び負帰還抵抗R3の各帰還量によつて定まるオペ
アンプ10の負の出力電圧のレベルに基づくトラ
ンジスタQ2の導電度に応ずる高速の規定速度で
回転し、リール台装置8,8を早送りモードとな
す。他方スイツチS6が切替え接点c′側に切替えら
れると、オペアンプ10から正の所要レベルの出
力電圧が出力され、駆動モータMはNPNトラン
ジスタQ1の導電度に応ずる高速の規定速度で第
2の方向に回転し、リール台装置8,8を巻戻し
モードとなす。
さらに本考案装置は可変DC電源E2とモータ駆
動回路9間に減速手段14を備える。減速手段1
4はNPNトランジスタQ3と可変抵抗VRとから構
成され、NPNトランジスタQ3は早送りスイツチ
S1、巻戻しスイツチS2及びキユースイツチS3の対
応するFF回路2〜4のセツト端子Sに接続され
た接点にそれぞれ所要の抵抗を介してベースが接
続され、エミツタが接地Gされ、コレクタが可変
抵抗VRを介して駆動回路9のスイツチS5及びS6
の切替え接点c,c′のそれぞれに接続されてい
る。トランジスタQ3は早送り、巻戻し或いはキ
ユースイツチの閉成でON、また開放でOFF状態
をとる。
動回路9間に減速手段14を備える。減速手段1
4はNPNトランジスタQ3と可変抵抗VRとから構
成され、NPNトランジスタQ3は早送りスイツチ
S1、巻戻しスイツチS2及びキユースイツチS3の対
応するFF回路2〜4のセツト端子Sに接続され
た接点にそれぞれ所要の抵抗を介してベースが接
続され、エミツタが接地Gされ、コレクタが可変
抵抗VRを介して駆動回路9のスイツチS5及びS6
の切替え接点c,c′のそれぞれに接続されてい
る。トランジスタQ3は早送り、巻戻し或いはキ
ユースイツチの閉成でON、また開放でOFF状態
をとる。
以上の構成をとる本考案装置において、早送り
又は巻戻しモードは早送りスイツチS1又は巻戻し
スイツチS2を瞬時閉成してFF回路2又は3をセ
ツト状態とし、制御回路1から出力される第1又
は第2の制御出力がスイツチS5又はS6を可変DC
電源部E2側に切替えることによりレコーダ本体
7のリール台装置8,8を可変DC電源E2に基づ
き所要方向に高速で回転させると共に他の機構部
を早送り又は巻戻しモードとすることにより得ら
れる。
又は巻戻しモードは早送りスイツチS1又は巻戻し
スイツチS2を瞬時閉成してFF回路2又は3をセ
ツト状態とし、制御回路1から出力される第1又
は第2の制御出力がスイツチS5又はS6を可変DC
電源部E2側に切替えることによりレコーダ本体
7のリール台装置8,8を可変DC電源E2に基づ
き所要方向に高速で回転させると共に他の機構部
を早送り又は巻戻しモードとすることにより得ら
れる。
キユーモードは早送りスイツチS1又は巻戻しス
イツチS2の何れかとキユースイツチS3を共に閉成
して、FF回路2又は3とFF回路4が同時にセツ
ト状態にあるとき得られる。即ちFF回路2又は
3のセツト状態により第1又は第2の制御出力が
出力されることによりリール台装置8,8が早送
り又は巻戻しモードと同様に所要方向に回転され
ると共に、FF回路4のセツト状態により再生ヘ
ツドが磁気テープに接触することにより得られ
る。
イツチS2の何れかとキユースイツチS3を共に閉成
して、FF回路2又は3とFF回路4が同時にセツ
ト状態にあるとき得られる。即ちFF回路2又は
3のセツト状態により第1又は第2の制御出力が
出力されることによりリール台装置8,8が早送
り又は巻戻しモードと同様に所要方向に回転され
ると共に、FF回路4のセツト状態により再生ヘ
ツドが磁気テープに接触することにより得られ
る。
このキユーモード選択操作で早送りスイツチS1
又は巻戻しスイツチS2とキユースイツチS3を閉成
後開放すれば磁気テープは電源部12の出力であ
る可変DC電源E2に基づく早送り又は巻戻しモー
ド時の高速の規定速度で移送されるが、早送り又
は巻戻し或いはキユースイツチの閉成操作を継続
する間は減速手段14を形成するトランジスタ
Q3がON状態を維持するため、可変抵抗VRの抵
抗値に基づいてオペアンプ10の反転入力端子
(−)又は非反転入力端子(+)に印加される電
圧が可変DC電源E2に基づく設定電圧よりも減少
するため、オペアンプ10の出力電圧のレベルも
低下する。このためトランジスタQ2又はQ1の導
電度が減少し駆動モータMの端子間電圧が所定値
だけ下がつて回転速度が低下するので、リール台
装置8,8は低速回転となる。
又は巻戻しスイツチS2とキユースイツチS3を閉成
後開放すれば磁気テープは電源部12の出力であ
る可変DC電源E2に基づく早送り又は巻戻しモー
ド時の高速の規定速度で移送されるが、早送り又
は巻戻し或いはキユースイツチの閉成操作を継続
する間は減速手段14を形成するトランジスタ
Q3がON状態を維持するため、可変抵抗VRの抵
抗値に基づいてオペアンプ10の反転入力端子
(−)又は非反転入力端子(+)に印加される電
圧が可変DC電源E2に基づく設定電圧よりも減少
するため、オペアンプ10の出力電圧のレベルも
低下する。このためトランジスタQ2又はQ1の導
電度が減少し駆動モータMの端子間電圧が所定値
だけ下がつて回転速度が低下するので、リール台
装置8,8は低速回転となる。
従つてキユーモードにおいてこれらのスイツチ
S1,S2及びS3の何れかの開閉操作により磁気テー
プの移送速度を高速と低速に2段切り替えするこ
とができる。この高速又は低速の速度は可変DC
電源E2の電圧値又は可変抵抗VRの抵抗値を適当
に選ぶことにより所望の速度となすことができる
ので、これを充分速い高速と再生信号の内容が判
別できる程度の遅い低速に設定しておけば所望位
置から外れた部分を高速で、所望位置近傍を低速
で移送することにより能率良い頭出し操作等を行
なうことができる。
S1,S2及びS3の何れかの開閉操作により磁気テー
プの移送速度を高速と低速に2段切り替えするこ
とができる。この高速又は低速の速度は可変DC
電源E2の電圧値又は可変抵抗VRの抵抗値を適当
に選ぶことにより所望の速度となすことができる
ので、これを充分速い高速と再生信号の内容が判
別できる程度の遅い低速に設定しておけば所望位
置から外れた部分を高速で、所望位置近傍を低速
で移送することにより能率良い頭出し操作等を行
なうことができる。
また本実施例において、減速手段は早送りスイ
ツチ又は巻戻しスイツチの閉成操作に関連して動
作するよう形成しているため、磁気テープは早送
り又は巻戻し駆動の立上りにおいてスイツチが閉
成される所要時間は低速で駆動されるので急激に
高速とされるシヨツクから保護されるものであ
る。
ツチ又は巻戻しスイツチの閉成操作に関連して動
作するよう形成しているため、磁気テープは早送
り又は巻戻し駆動の立上りにおいてスイツチが閉
成される所要時間は低速で駆動されるので急激に
高速とされるシヨツクから保護されるものであ
る。
本考案装置は上述の実施例に限定されるもので
なく、例えば減速手段がキユースイツチS3の閉成
操作時のみ動作するよう設ける等、制御回路或い
は駆動回路等は種々の態様をとり得るものであ
る。
なく、例えば減速手段がキユースイツチS3の閉成
操作時のみ動作するよう設ける等、制御回路或い
は駆動回路等は種々の態様をとり得るものであ
る。
以上の本考案装置によれば、キユーモードにお
いて磁気テープの移送速度を高速及び低速の2段
の速度にスイツチ操作により容易に切替えること
ができるので、信号の頭出し等を短時間でかつ正
確に行なえるテープレコーダを実現できる。
いて磁気テープの移送速度を高速及び低速の2段
の速度にスイツチ操作により容易に切替えること
ができるので、信号の頭出し等を短時間でかつ正
確に行なえるテープレコーダを実現できる。
図は本考案装置の一実施例の回路図を示す。
1……制御回路、2,3,4……フリツプフロ
ツプ回路、8,8……リール台装置、E2……可
変DC電源、M……駆動モータ、S1……早送りス
イツチ、S2……巻戻しスイツチ、S3……キユース
イツチ、Q3……トランジスタ、VR……可変抵
抗。
ツプ回路、8,8……リール台装置、E2……可
変DC電源、M……駆動モータ、S1……早送りス
イツチ、S2……巻戻しスイツチ、S3……キユース
イツチ、Q3……トランジスタ、VR……可変抵
抗。
Claims (1)
- 【実用新案登録請求の範囲】 早送り、巻戻し或いはキユーモード等の動作モ
ードを選択する常開のタツチスイツチ等で構成さ
れたノンロツクスイツチ群と、 前記早送りスイツチが閉成されることによりそ
の閉成時間に関係なく早送りモードにすると共
に、リール台装置を駆動するモータを所要方向に
回転すべく該モータに所要の駆動電圧を印加する
ための第1の制御出力を保持出力せしめる第1の
保持回路と、前記巻戻しスイツチが閉成されるこ
とによりその閉成時間に関係なく巻戻しモードに
すると共に、前記リール台装置を駆動する前記モ
ータを所要方向に回転すべく該モータに所要の駆
動電圧を印加するための第2の制御出力を保持出
力せしめる第2の保持回路と、前記キユースイツ
チが閉成されることによりその閉成時間に関係な
くキユーモードにするために第3の制御出力を保
持出力せしめる第3の保持回路とを少なくとも備
えた保持回路群と、 前記第1及び第2の制御出力に応答し、前記リ
ール台装置を駆動する前記モータを所要方向に回
転すべくモータ駆動回路へ所要の駆動電圧を供給
する電源部と、 前記ノンロツクスイツチ群の少なくとも一つの
スイツチの開放、閉成操作に応答し、該一つのス
イツチの開放時は前記電源部が前記リール台装置
を高速駆動するための予め設定した値の駆動電圧
を、またその閉成時は前記電源部が前記リール台
装置を低速駆動するための前記設定した値より所
定値だけ低い値の駆動電圧をそれぞれ発生すべ
く、前記電源部の発生駆動電圧の値を切替え制御
する手段とからなり、 前記モード選択閉成操作によつて前記駆動電圧
が前記モータ駆動回路へ供給状態とされた後は、
前記リール台装置は前記一つのスイツチの開放、
閉成操作に応答して高速、低速駆動されることを
特徴とするテープレコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12714378U JPS6232363Y2 (ja) | 1978-09-16 | 1978-09-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12714378U JPS6232363Y2 (ja) | 1978-09-16 | 1978-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5544472U JPS5544472U (ja) | 1980-03-22 |
| JPS6232363Y2 true JPS6232363Y2 (ja) | 1987-08-19 |
Family
ID=29089644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12714378U Expired JPS6232363Y2 (ja) | 1978-09-16 | 1978-09-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232363Y2 (ja) |
-
1978
- 1978-09-16 JP JP12714378U patent/JPS6232363Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5544472U (ja) | 1980-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6232363Y2 (ja) | ||
| US3946291A (en) | Three motor tape drive mechanism | |
| JPS6227033Y2 (ja) | ||
| JPS5819566Y2 (ja) | 磁気録音再生装置 | |
| JPH0247019B2 (ja) | ||
| JPH075597Y2 (ja) | ラジオ付テ−プレコ−ダの電源回路 | |
| JPS5814440Y2 (ja) | テ−プ頭出し装置 | |
| JPS6220614B2 (ja) | ||
| JPH0233327Y2 (ja) | ||
| JPS6085440A (ja) | テ−プレコ−ダ | |
| JPS5839562Y2 (ja) | オ−ト・リバ−ス式テ−プ録音・再生装置 | |
| JPH0227410Y2 (ja) | ||
| JPS6025705Y2 (ja) | 磁気録音再生装置のダビング回路 | |
| JPS6325549Y2 (ja) | ||
| JPH0415535B2 (ja) | ||
| JPS6341626Y2 (ja) | ||
| KR0124514Y1 (ko) | 정속녹음회로 | |
| JPS6341627Y2 (ja) | ||
| JPH0452832Y2 (ja) | ||
| JPH0316108Y2 (ja) | ||
| JPS6023809Y2 (ja) | 給電制御回路 | |
| JPS5939323Y2 (ja) | 磁気録音再生装置 | |
| JPS6017049Y2 (ja) | テ−プレコ−ダのモ−ド切換制御装置 | |
| JPS5923237Y2 (ja) | テ−プレコ−ダの制御装置 | |
| JPS5929403Y2 (ja) | スイツチ回路 |