JPS6232481B2 - - Google Patents
Info
- Publication number
- JPS6232481B2 JPS6232481B2 JP56126819A JP12681981A JPS6232481B2 JP S6232481 B2 JPS6232481 B2 JP S6232481B2 JP 56126819 A JP56126819 A JP 56126819A JP 12681981 A JP12681981 A JP 12681981A JP S6232481 B2 JPS6232481 B2 JP S6232481B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- energized
- loads
- highest priority
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for AC mains or AC distribution networks
- H02J3/12—Arrangements for adjusting voltage in AC networks by changing a characteristic of the network load
- H02J3/14—Arrangements for adjusting voltage in AC networks by changing a characteristic of the network load by switching loads on to, or off from, the networks, e.g. progressively balanced loading
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J2105/00—Networks for supplying or distributing electric power characterised by their spatial reach or by the load
- H02J2105/50—Networks for supplying or distributing electric power characterised by their spatial reach or by the load for selectively controlling the operation of the loads
- H02J2105/52—Networks for supplying or distributing electric power characterised by their spatial reach or by the load for selectively controlling the operation of the loads for limitation of the power consumption in the networks or in one section of the networks, e.g. load shedding or peak shaving
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
- Y02B70/3225—Demand response systems, e.g. load shedding, peak shaving
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
- Y04S20/20—End-user application control systems
- Y04S20/222—Demand response systems, e.g. load shedding, peak shaving
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】
本発明は家庭におけるエアコンデイシヨナ、電
子レンジなどの負荷の同時使用を設定数以下に抑
え、省資源を計る負荷選択制御装置に係り、特に
最優先回路をもつ負荷選択制御装置に関するもの
である。
子レンジなどの負荷の同時使用を設定数以下に抑
え、省資源を計る負荷選択制御装置に係り、特に
最優先回路をもつ負荷選択制御装置に関するもの
である。
負荷選択制御装置において、設定数の負荷が通
電使用されている時に、他の通電されていない負
荷の一つを使用したい場合、使用されている一つ
の負荷の通電をしや断しなければならず、そのた
めに、通電されている負荷の所へ行つて通電をし
や断して、選択制御動作を解除してから、使用し
たい負荷を通電するという不便さがあつた。
電使用されている時に、他の通電されていない負
荷の一つを使用したい場合、使用されている一つ
の負荷の通電をしや断しなければならず、そのた
めに、通電されている負荷の所へ行つて通電をし
や断して、選択制御動作を解除してから、使用し
たい負荷を通電するという不便さがあつた。
本発明の目的は、上述した不便さを解決し、設
定数の負荷が同時使用されている場合でも、最優
先負荷に代わる通電負荷を強制しや断して、最優
先負荷に通電することができる負荷選択制御装置
を提供することである。
定数の負荷が同時使用されている場合でも、最優
先負荷に代わる通電負荷を強制しや断して、最優
先負荷に通電することができる負荷選択制御装置
を提供することである。
この目的を達成するために、本発明は、最優先
負荷への通電を指示すると共に、最優先負荷への
通電により通電負荷の数が設定数を越える場合に
は、最優先負荷に代わる通電負荷を強制しや断す
ることを、開閉部のオンオフを制御する制御部に
指令する最優先回路を備え、以て、設定数の負荷
が既に通電されている場合の通電切換を、最優先
負荷に限り例外として認めるようにしたことを特
徴とする。
負荷への通電を指示すると共に、最優先負荷への
通電により通電負荷の数が設定数を越える場合に
は、最優先負荷に代わる通電負荷を強制しや断す
ることを、開閉部のオンオフを制御する制御部に
指令する最優先回路を備え、以て、設定数の負荷
が既に通電されている場合の通電切換を、最優先
負荷に限り例外として認めるようにしたことを特
徴とする。
以下、本発明を図示の実施例に基づいて詳細に
説明する。
説明する。
第１図は、本発明による負荷選択制御装置が一
般家庭に設置された一実施例を示す。装置本体１
は分電盤（図示せず）内に取り付けられる。各室
２，３，４，５には、それぞれ負荷ａ，ｂ，ｃ，
ｄが配置される。負荷ｄが最優先負荷として設定
される場合には、最優先指示スイツチ６が負荷ｄ
の近傍に取り付けられ、最優先指示スイツチ６は
配線７によつて装置本体１に接続される。
般家庭に設置された一実施例を示す。装置本体１
は分電盤（図示せず）内に取り付けられる。各室
２，３，４，５には、それぞれ負荷ａ，ｂ，ｃ，
ｄが配置される。負荷ｄが最優先負荷として設定
される場合には、最優先指示スイツチ６が負荷ｄ
の近傍に取り付けられ、最優先指示スイツチ６は
配線７によつて装置本体１に接続される。
第２図は本発明の一実施例である負荷選択制御
装置Ａのブロツク図である。それぞれの負荷ａ〜
ｄに接続する分岐回路７ａ〜７ｄには変流器８ａ
〜８ｄが設けられ、変流器８ａ〜８ｄの出力は通
電検定部９によつて検定され、通電負荷数判定部
１０によつて通電されている負荷の数が判定され
る。制御部１１は、最優先指示スイツチ６と、通
電検定部９と、通電負荷数判定部１０と、該通電
負荷数判定部１０と最優先指示スイツチ６の信号
によつて動作指令信号を出力する最優先動作指令
部１２とからの信号に応じて動作し、各分岐回路
７ａ〜７ｄに設けられた開閉部１３ａ〜１３ｄの
開閉をする。最優先指示スイツチ６と最優先動作
指令部１２は最優先回路１４を形成する。
装置Ａのブロツク図である。それぞれの負荷ａ〜
ｄに接続する分岐回路７ａ〜７ｄには変流器８ａ
〜８ｄが設けられ、変流器８ａ〜８ｄの出力は通
電検定部９によつて検定され、通電負荷数判定部
１０によつて通電されている負荷の数が判定され
る。制御部１１は、最優先指示スイツチ６と、通
電検定部９と、通電負荷数判定部１０と、該通電
負荷数判定部１０と最優先指示スイツチ６の信号
によつて動作指令信号を出力する最優先動作指令
部１２とからの信号に応じて動作し、各分岐回路
７ａ〜７ｄに設けられた開閉部１３ａ〜１３ｄの
開閉をする。最優先指示スイツチ６と最優先動作
指令部１２は最優先回路１４を形成する。
第３図は四つの負荷ａ〜ｄに対して同時使用を
二つ以下に抑え、一つの最優先回路をもつ第２図
の実施例の具体的回路を示す。負荷ａ〜ｄは配線
用しや断器１５ａ〜１５ｄと開閉部１３ａ〜１３
ｄを備えた分岐回路７ａ〜７ｄにそれぞれ接続さ
れる。開閉部１３ａ〜１３ｄとしては、リレーの
リレーコイル１６ａ〜１６ｄの励磁によつてオフ
されるブレーク接点が用いられる。分岐回路７ａ
〜７ｄには負荷ａ〜ｄの電流を検出する変流器８
ａ〜８ｄが設けられ、変流器８ａ〜８ｄの出力側
には、増幅器１７ａ〜１７ｄ、整流器１８ａ〜１
８ｄ及びコンデンサ１９ａ〜１９ｄが接続され
る。整流器１８ａ〜１８ｄ及びコンデンサ１９ａ
〜１９ｄによる直流電圧は比較器２０ａ〜２０ｄ
によつて基準電圧発生回路２１の基準電圧と比較
される。比較器２０ａ，２０ｂ，２０ｃの出力は
アンドゲート２２ａ，２２ｂ，２２ｃとオアゲー
ト２３を経て、また比較器２０ｄの出力は、最優
先指示スイツチ６と入力側において接続するオア
ゲート２４、及びアンドゲート２２ｄ、オアゲー
ト２３を経て、ともにカウンタ２５のクロツク入
力端子CKに与えられる。アンドゲート２２ａ〜
２２ｄとオアゲート２３は比較器２０ａ〜２０ｄ
のパラレル信号をシリアル信号に変換してカウン
タ２５に出力するパラレル−シリアル変換手段を
形成する。カウンタ２５の出力端子Q1の出力は
オアゲート２６を経て、出力端子Q2の出力はア
ンドゲート２７とオアゲート２６を経て、Ｄフリ
ツプフロツプ２８の入力端子Ｄに与えられる。ア
ンドゲート２２ａ〜２２ｄはリングカウンタ２９
の出力端子T1，T2，T3，T4から出力される時分
割信号によつて開通される。また、リングカウン
タ２９の出力端子T5から出力される信号はＤフ
リツプフロツプ２８のクロツク入力端子CKに、
出力端子T0から出力される信号はカウンタ２５
のクリア入力端子CLにそれぞれ入力する。３０
はクロツクパルス発生回路、３１は負荷選択制御
用の初期リセツト部である。Ｄフリツプフロツプ
２８のセツト出力端子Ｑの出力は、インバータ３
３を通り、負論理のアンドゲート３４ａ〜３４ｄ
を経てトランジスタアレー３５に与えられ、トラ
ンジスタアレー３５はリレーコイル１６ａ〜１６
ｄを励磁して開閉部１３ａ〜１３ｄを制御する。
比較器２０ａ，２０ｂ，２０ｃの出力は、一時記
憶部３６と、インバータ３７ａ，３７ｂ，３７ｃ
及びノアゲート３８ａ，３８ｂ，３８ｃを経て負
論理のアンドゲート３４ａ，３４ｂ，３４ｃに与
えられ、比較器２０ｄからオアゲート２４を通る
出力は負論理のアンドゲート３４ｄに与えられ
る。カウンタ２５の出力端子Q2とＤフリツプフ
ロツプ２８の出力端子Ｑと最優先指示スイツチ６
との出力の一致によつてアンドゲート３２は一時
記憶部３６にセツト入力を与え、インバータ３３
の出力は負荷の通電数が設定数より少ない時にハ
イレベルになつて一時記憶部３６をリセツトす
る。３９はしや断負荷を決定するしや断負荷決定
部である。
二つ以下に抑え、一つの最優先回路をもつ第２図
の実施例の具体的回路を示す。負荷ａ〜ｄは配線
用しや断器１５ａ〜１５ｄと開閉部１３ａ〜１３
ｄを備えた分岐回路７ａ〜７ｄにそれぞれ接続さ
れる。開閉部１３ａ〜１３ｄとしては、リレーの
リレーコイル１６ａ〜１６ｄの励磁によつてオフ
されるブレーク接点が用いられる。分岐回路７ａ
〜７ｄには負荷ａ〜ｄの電流を検出する変流器８
ａ〜８ｄが設けられ、変流器８ａ〜８ｄの出力側
には、増幅器１７ａ〜１７ｄ、整流器１８ａ〜１
８ｄ及びコンデンサ１９ａ〜１９ｄが接続され
る。整流器１８ａ〜１８ｄ及びコンデンサ１９ａ
〜１９ｄによる直流電圧は比較器２０ａ〜２０ｄ
によつて基準電圧発生回路２１の基準電圧と比較
される。比較器２０ａ，２０ｂ，２０ｃの出力は
アンドゲート２２ａ，２２ｂ，２２ｃとオアゲー
ト２３を経て、また比較器２０ｄの出力は、最優
先指示スイツチ６と入力側において接続するオア
ゲート２４、及びアンドゲート２２ｄ、オアゲー
ト２３を経て、ともにカウンタ２５のクロツク入
力端子CKに与えられる。アンドゲート２２ａ〜
２２ｄとオアゲート２３は比較器２０ａ〜２０ｄ
のパラレル信号をシリアル信号に変換してカウン
タ２５に出力するパラレル−シリアル変換手段を
形成する。カウンタ２５の出力端子Q1の出力は
オアゲート２６を経て、出力端子Q2の出力はア
ンドゲート２７とオアゲート２６を経て、Ｄフリ
ツプフロツプ２８の入力端子Ｄに与えられる。ア
ンドゲート２２ａ〜２２ｄはリングカウンタ２９
の出力端子T1，T2，T3，T4から出力される時分
割信号によつて開通される。また、リングカウン
タ２９の出力端子T5から出力される信号はＤフ
リツプフロツプ２８のクロツク入力端子CKに、
出力端子T0から出力される信号はカウンタ２５
のクリア入力端子CLにそれぞれ入力する。３０
はクロツクパルス発生回路、３１は負荷選択制御
用の初期リセツト部である。Ｄフリツプフロツプ
２８のセツト出力端子Ｑの出力は、インバータ３
３を通り、負論理のアンドゲート３４ａ〜３４ｄ
を経てトランジスタアレー３５に与えられ、トラ
ンジスタアレー３５はリレーコイル１６ａ〜１６
ｄを励磁して開閉部１３ａ〜１３ｄを制御する。
比較器２０ａ，２０ｂ，２０ｃの出力は、一時記
憶部３６と、インバータ３７ａ，３７ｂ，３７ｃ
及びノアゲート３８ａ，３８ｂ，３８ｃを経て負
論理のアンドゲート３４ａ，３４ｂ，３４ｃに与
えられ、比較器２０ｄからオアゲート２４を通る
出力は負論理のアンドゲート３４ｄに与えられ
る。カウンタ２５の出力端子Q2とＤフリツプフ
ロツプ２８の出力端子Ｑと最優先指示スイツチ６
との出力の一致によつてアンドゲート３２は一時
記憶部３６にセツト入力を与え、インバータ３３
の出力は負荷の通電数が設定数より少ない時にハ
イレベルになつて一時記憶部３６をリセツトす
る。３９はしや断負荷を決定するしや断負荷決定
部である。
第３図の実施例の動作を説明する。負荷選択制
御装置Ａ（第２図）の電源スイツチ（図示せず）
をオンにすると、初期リセツト部３１が作動し、
リングカウンタ２９及びＤフリツプフロツプ２８
のクリア端子CLにクリア信号を送り、これらを
リセツトする。負荷の同時使用を二つ以下に抑え
る場合には、カウンタ２５の出力端子Q1が
「２」で出力するように設定され、同時に最優先
負荷を一つ設ける場合には出力端子Q2が「３」
で出力するように設定される。今、負荷ａとｃが
通電状態であり、負荷ｄが最優先負荷に設定され
ているが、最優先指示スイツチ６がオフされてい
るとする。変流器８ａ及び８ｃは電流を検出し、
その検出出力は増幅器１７ａ及び１７ｃによつて
増幅され、整流器１８ａ及び１８ｃとコンデンサ
１９ａ及び１９ｃとにより直流電圧に変換され、
比較器２０ａ及び２０ｃによつて基準電圧と比較
される。比較器２０ａ及び２０ｃは、増幅器１７
ａ及び１７ｃの出力電圧が基準電圧より大きいこ
とにより、ハイレベルの信号を出力する。比較器
２０ｂ及び２０ｄの出力は、それらに対応する負
荷ｂ及びｄが通電されていないので、ローレベル
である。比較器２０ａ及び２０ｃのハイレベルの
出力と、リングカウンタ２９の出力端子T1，T3
の時分割信号とがそれぞれ一致することにより、
アンドゲート２２ａ及び２２ｃはハイレベルの信
号を出力し、オアゲート２３を通つてカウンタ２
５のクロツク入力子CKに入力し、「２」に計数さ
れる。カウンタ２５の出力端子Q1から出力する
ハイレベルの出力はオアゲート２６を通り、リン
グカウンタ２９の出力端子T5から出力される信
号がＤフリツプフロツプ２８の入力端子CKに入
力することにより、Ｄフリツプフロツプ２８をセ
ツトする。Ｄフリツプフロツプ２８のセツト出力
端子Ｑから出力されるハイレベルの信号、即ち負
荷選択制御信号は、インバータ３３によつてロー
レベルの信号となり、負論理のアンドゲート３４
ａ〜３４ｄに入力される。負論理のアンドゲート
３４ａ及び３４ｃは、比較器２０ａ及び２０ｃか
ら、インバータ３７ａ及び３７ｃ、ノアゲート３
８ａ及び３８ｃを通るハイレベルの信号を受け、
二つの入力がローレベルとハイレベルになり、そ
の出力がローレベルとなるので、リレーコイル１
６ａ及び１６ｃは励磁されないが、他の負論理の
アンドゲート３４ｂはインバータ３７ｂ、ノアゲ
ート３８ｂを経て、また負論理のアンドゲート３
４ｄはオアゲート２４を経て、ともにローレベル
の信号を受け、その入力はローレベルの一致とな
り、その出力がハイレベルとなつて、トランジス
タアレー３５を介してリレーコイル１６ｂ及び１
６ｄを励磁し、開閉部１３ｂ及び１３ｄをオフに
して、負荷ｂ及びｄが使用されるのを禁止し、負
荷ｂ及びｄは選択制御された状態におかれる。
御装置Ａ（第２図）の電源スイツチ（図示せず）
をオンにすると、初期リセツト部３１が作動し、
リングカウンタ２９及びＤフリツプフロツプ２８
のクリア端子CLにクリア信号を送り、これらを
リセツトする。負荷の同時使用を二つ以下に抑え
る場合には、カウンタ２５の出力端子Q1が
「２」で出力するように設定され、同時に最優先
負荷を一つ設ける場合には出力端子Q2が「３」
で出力するように設定される。今、負荷ａとｃが
通電状態であり、負荷ｄが最優先負荷に設定され
ているが、最優先指示スイツチ６がオフされてい
るとする。変流器８ａ及び８ｃは電流を検出し、
その検出出力は増幅器１７ａ及び１７ｃによつて
増幅され、整流器１８ａ及び１８ｃとコンデンサ
１９ａ及び１９ｃとにより直流電圧に変換され、
比較器２０ａ及び２０ｃによつて基準電圧と比較
される。比較器２０ａ及び２０ｃは、増幅器１７
ａ及び１７ｃの出力電圧が基準電圧より大きいこ
とにより、ハイレベルの信号を出力する。比較器
２０ｂ及び２０ｄの出力は、それらに対応する負
荷ｂ及びｄが通電されていないので、ローレベル
である。比較器２０ａ及び２０ｃのハイレベルの
出力と、リングカウンタ２９の出力端子T1，T3
の時分割信号とがそれぞれ一致することにより、
アンドゲート２２ａ及び２２ｃはハイレベルの信
号を出力し、オアゲート２３を通つてカウンタ２
５のクロツク入力子CKに入力し、「２」に計数さ
れる。カウンタ２５の出力端子Q1から出力する
ハイレベルの出力はオアゲート２６を通り、リン
グカウンタ２９の出力端子T5から出力される信
号がＤフリツプフロツプ２８の入力端子CKに入
力することにより、Ｄフリツプフロツプ２８をセ
ツトする。Ｄフリツプフロツプ２８のセツト出力
端子Ｑから出力されるハイレベルの信号、即ち負
荷選択制御信号は、インバータ３３によつてロー
レベルの信号となり、負論理のアンドゲート３４
ａ〜３４ｄに入力される。負論理のアンドゲート
３４ａ及び３４ｃは、比較器２０ａ及び２０ｃか
ら、インバータ３７ａ及び３７ｃ、ノアゲート３
８ａ及び３８ｃを通るハイレベルの信号を受け、
二つの入力がローレベルとハイレベルになり、そ
の出力がローレベルとなるので、リレーコイル１
６ａ及び１６ｃは励磁されないが、他の負論理の
アンドゲート３４ｂはインバータ３７ｂ、ノアゲ
ート３８ｂを経て、また負論理のアンドゲート３
４ｄはオアゲート２４を経て、ともにローレベル
の信号を受け、その入力はローレベルの一致とな
り、その出力がハイレベルとなつて、トランジス
タアレー３５を介してリレーコイル１６ｂ及び１
６ｄを励磁し、開閉部１３ｂ及び１３ｄをオフに
して、負荷ｂ及びｄが使用されるのを禁止し、負
荷ｂ及びｄは選択制御された状態におかれる。
以上の状態において、最優先負荷ｄを通電使用
するために、最優先指示スイツチ６をオンにする
と、最優先指示信号は、オアゲート２４に入力
し、最優先負荷ｄが通電したと同じ出力がアンド
ゲート２２ｄと負論理のアンドゲート３４ｄに出
力される。アンドゲート２２ｄは、リングカウン
タ２９の出力端子T4の時分割信号によつてハイ
レベルの信号を出力し、該信号はオアゲート２３
を通つてカウンタ２５により「３」に計数され、
これによつてカウンタ２５の出力端子Q2はハイ
レベルの信号を出力する。この信号はアンドゲー
ト２７とオアゲート２６を通つてＤフリツプフロ
ツプ２８に与えられ、Ｄフリツプフロツプ２８の
出力端子Ｑから出力されているハイレベルの信号
を保持する。アンドゲート３２は、カウンタ２５
の出力端子Q2の出力と、Ｄフリツプフロツプ２
８の出力端子Ｑの出力と、最優先指示スイツチ６
の信号とにより一時記憶部３６にセツト入力を与
え、一時記憶部３６は、この場合、負荷ａ及びｃ
の通電状態を一時記憶し、しや断負荷決定部３９
は、通電状態にある負荷ａ，ｃのいづれか１つ
を、例えば負荷ａをしや断する動作指示信号を出
力する。この信号はノアゲート３８ａによつてロ
ーレベルになり、インバータ３３からのローレベ
ルの信号との一致によつて、負論理のアンドゲー
ト３４ａがハイレベルの信号を出力し、トランジ
スタアレー３５を介してリレーコイル１６ａを励
磁して、開閉部１３ａを強制しや断する。また、
それまで励磁され、選択制御された状態にあつた
開閉部１３ｄは、最優先指示スイツチ６の信号
が、オアゲート２４を通つてアンドゲート３４ｄ
に与えられ、アンドゲート３４ｄの一方の入力端
子が、インバータ３３からローレベルの信号を与
えられていることにより、出力が反転し、開閉部
１３ｄの励磁を解放し、それに対応する負荷ｄへ
の通電が可能になる。最優先指示スイツチ６の作
動中は、最優先負荷ｄが常時通電可能であるが、
他の負荷ａ，ｂ，ｃも、いづれか一つは通電可能
であり、負荷ａ，ｂ，ｃの三回路において一つの
回路の選択制御が行われる。
するために、最優先指示スイツチ６をオンにする
と、最優先指示信号は、オアゲート２４に入力
し、最優先負荷ｄが通電したと同じ出力がアンド
ゲート２２ｄと負論理のアンドゲート３４ｄに出
力される。アンドゲート２２ｄは、リングカウン
タ２９の出力端子T4の時分割信号によつてハイ
レベルの信号を出力し、該信号はオアゲート２３
を通つてカウンタ２５により「３」に計数され、
これによつてカウンタ２５の出力端子Q2はハイ
レベルの信号を出力する。この信号はアンドゲー
ト２７とオアゲート２６を通つてＤフリツプフロ
ツプ２８に与えられ、Ｄフリツプフロツプ２８の
出力端子Ｑから出力されているハイレベルの信号
を保持する。アンドゲート３２は、カウンタ２５
の出力端子Q2の出力と、Ｄフリツプフロツプ２
８の出力端子Ｑの出力と、最優先指示スイツチ６
の信号とにより一時記憶部３６にセツト入力を与
え、一時記憶部３６は、この場合、負荷ａ及びｃ
の通電状態を一時記憶し、しや断負荷決定部３９
は、通電状態にある負荷ａ，ｃのいづれか１つ
を、例えば負荷ａをしや断する動作指示信号を出
力する。この信号はノアゲート３８ａによつてロ
ーレベルになり、インバータ３３からのローレベ
ルの信号との一致によつて、負論理のアンドゲー
ト３４ａがハイレベルの信号を出力し、トランジ
スタアレー３５を介してリレーコイル１６ａを励
磁して、開閉部１３ａを強制しや断する。また、
それまで励磁され、選択制御された状態にあつた
開閉部１３ｄは、最優先指示スイツチ６の信号
が、オアゲート２４を通つてアンドゲート３４ｄ
に与えられ、アンドゲート３４ｄの一方の入力端
子が、インバータ３３からローレベルの信号を与
えられていることにより、出力が反転し、開閉部
１３ｄの励磁を解放し、それに対応する負荷ｄへ
の通電が可能になる。最優先指示スイツチ６の作
動中は、最優先負荷ｄが常時通電可能であるが、
他の負荷ａ，ｂ，ｃも、いづれか一つは通電可能
であり、負荷ａ，ｂ，ｃの三回路において一つの
回路の選択制御が行われる。
第４図は本発明による他の実施例である。第３
図図示の実施例と同部分は同符号によつて示す。
第４図図示の実施例も四つの負荷ａ〜ｄに対して
同時使用が二つ以下に抑えられ、最優先に設定さ
れた負荷ｄの電源スイツチ（図示せず）が第３図
実施例における最優先指示スイツチ６に相当し、
負荷ｄは常時通電可能である。
図図示の実施例と同部分は同符号によつて示す。
第４図図示の実施例も四つの負荷ａ〜ｄに対して
同時使用が二つ以下に抑えられ、最優先に設定さ
れた負荷ｄの電源スイツチ（図示せず）が第３図
実施例における最優先指示スイツチ６に相当し、
負荷ｄは常時通電可能である。
負荷ａ〜ｄは配線用しや断器１５ａ〜１５ｄを
備えた分岐回路７ａ〜７ｄに接続される。開閉部
１３ａ〜１３ｃが分岐回路７ａ〜７ｃに設けられ
るが、分岐回路７ｄには設けられず、それに接続
する負荷ｄは最優先負荷として設定されている。
開閉部１３ａ〜１３ｃはリレーコイル１６ａ〜１
６ｃの励磁によつてオフされる。分岐回路７ａ〜
７ｄには負荷ａ〜ｄの電流を検出する変流器８ａ
〜８ｄが設けられ、変流器８ａ〜８ｄの出力側に
は、増幅器１７ａ〜１７ｄ、整流器１８ａ〜１８
ｄ及びコンデンサ１９ａ〜１９ｄが接続される。
整流器１８ａ〜１８ｄ及びコンデンサ１９ａ〜１
９ｄによる直流電圧は比較器２０ａ〜２０ｄによ
つて基準電圧発生回路２１の基準電圧と比較され
る。比較器２０ａ〜２０ｄの出力はパラレル−シ
リアル変換手段を形成するアンドゲート２２ａ〜
２２ｄ及びオアゲート２３を経てカウンタ２５の
クロツク入力端子CKに与えられる。カウンタ２
５の出力端子Q1の出力はオアゲート２６を経
て、Q2の出力はアンドゲート２７とオアゲート
２６を経て、Ｄフリツプフロツプ２８の入力端子
Ｄに与えられる。アンドゲート２２ａ〜２２ｄは
リングカウンタ２９の出力端子T1，T2，T3，T4
から出力される時分割信号によつて開通される。
また、リングカウンタ２９の出力端子T5から出
力される信号はＤフリツプフロツプ２８のクロツ
ク入力端子CKに、出力端子T0から出力される信
号はカウンタ２５のクリア入力端子CLにそれぞ
れ入力する。３０はクロツクパルス発生回路、３
１は負荷選択制御用の初期リセツト部である。Ｄ
フリツプフロツプ２８のセツト出力端子Ｑの出力
は、インバータ３３を通り、負論理のアンドゲー
ト３４ａ〜３４ｃとオアゲート４０ａ〜４０ｃを
経てトランジスタアレー３５に与えられ、トラン
ジスタアレー３５はリレーコイル１６ａ〜１６ｃ
を励磁して開閉部１３ａ〜１３ｃを制御する。比
較器２０ａ，２０ｂ，２０ｃの出力は、一時記憶
部３６と、負論理のアンドゲート３４ａ，３４
ｂ，３４ｃに与えられ、比較器２０ｄの出力はア
ンドゲート３２，２７に与えられる。アンドゲー
ト３２は、比較器２０ｄの出力と、カウンタ２５
の出力端子Q2の出力と、Ｄフリツプフロツプ２
８の出力端子Ｑの出力の一致によつて、一時記憶
部３６にセツト入力を与え、インバータ３３の出
力は、負荷の通電数が設定数より少ない時にハイ
レベルとなつて、一時記憶部３６をリセツトす
る。
備えた分岐回路７ａ〜７ｄに接続される。開閉部
１３ａ〜１３ｃが分岐回路７ａ〜７ｃに設けられ
るが、分岐回路７ｄには設けられず、それに接続
する負荷ｄは最優先負荷として設定されている。
開閉部１３ａ〜１３ｃはリレーコイル１６ａ〜１
６ｃの励磁によつてオフされる。分岐回路７ａ〜
７ｄには負荷ａ〜ｄの電流を検出する変流器８ａ
〜８ｄが設けられ、変流器８ａ〜８ｄの出力側に
は、増幅器１７ａ〜１７ｄ、整流器１８ａ〜１８
ｄ及びコンデンサ１９ａ〜１９ｄが接続される。
整流器１８ａ〜１８ｄ及びコンデンサ１９ａ〜１
９ｄによる直流電圧は比較器２０ａ〜２０ｄによ
つて基準電圧発生回路２１の基準電圧と比較され
る。比較器２０ａ〜２０ｄの出力はパラレル−シ
リアル変換手段を形成するアンドゲート２２ａ〜
２２ｄ及びオアゲート２３を経てカウンタ２５の
クロツク入力端子CKに与えられる。カウンタ２
５の出力端子Q1の出力はオアゲート２６を経
て、Q2の出力はアンドゲート２７とオアゲート
２６を経て、Ｄフリツプフロツプ２８の入力端子
Ｄに与えられる。アンドゲート２２ａ〜２２ｄは
リングカウンタ２９の出力端子T1，T2，T3，T4
から出力される時分割信号によつて開通される。
また、リングカウンタ２９の出力端子T5から出
力される信号はＤフリツプフロツプ２８のクロツ
ク入力端子CKに、出力端子T0から出力される信
号はカウンタ２５のクリア入力端子CLにそれぞ
れ入力する。３０はクロツクパルス発生回路、３
１は負荷選択制御用の初期リセツト部である。Ｄ
フリツプフロツプ２８のセツト出力端子Ｑの出力
は、インバータ３３を通り、負論理のアンドゲー
ト３４ａ〜３４ｃとオアゲート４０ａ〜４０ｃを
経てトランジスタアレー３５に与えられ、トラン
ジスタアレー３５はリレーコイル１６ａ〜１６ｃ
を励磁して開閉部１３ａ〜１３ｃを制御する。比
較器２０ａ，２０ｂ，２０ｃの出力は、一時記憶
部３６と、負論理のアンドゲート３４ａ，３４
ｂ，３４ｃに与えられ、比較器２０ｄの出力はア
ンドゲート３２，２７に与えられる。アンドゲー
ト３２は、比較器２０ｄの出力と、カウンタ２５
の出力端子Q2の出力と、Ｄフリツプフロツプ２
８の出力端子Ｑの出力の一致によつて、一時記憶
部３６にセツト入力を与え、インバータ３３の出
力は、負荷の通電数が設定数より少ない時にハイ
レベルとなつて、一時記憶部３６をリセツトす
る。
次に動作を説明する。負荷選択制御装置Ａ（第
２図）の電源スイツチ（図示せず）をオンにする
と、初期リセツト部３１が作動し、リングカウン
タ２９及びＤフリツプフロツプ２８のクリア端子
CLにクリア信号を送り、これらをリセツトす
る。負荷の同時使用を二つ以下に抑える場合に
は、カウンタ２５の出力端子Q1が「２」で出力
するように設定され、同時に最優先負荷を一つ設
ける場合には、出力端子Q2が「３」で出力する
ように設定される。今、負荷ａとｃが通電状態で
あり、負荷ｄが最優先負荷であるとする。変流器
８ａ及び８ｃは通電状態を検出し、その検出出力
は増幅器１７ａ及び１７ｃによつて増幅され、整
流器１８ａ及び１８ｃとコンデンサ１９ａ及び１
９ｃとにより直流電圧に変換され、比較器２０ａ
及び２０ｃによつて基準電圧と比較される。比較
器２０ａ及び２０ｃは、増幅器１７ａ及び１７ｃ
の出力電圧が基準電圧より大きいことにより、ハ
イレベルの信号を出力する。比較器２０ｂ及び２
０ｄの出力は、それらに対応する負荷ｂ及びｄが
通電されていないのでローレベルである。比較器
２０ａ及び２０ｃのハイレベルの出力と、リング
カウンタ２９の出力端子T1，T3の時分割信号と
がそれぞれ一致することにより、アンドゲート２
２ａ及び２２ｃはハイレベルの信号を出力し、該
信号はオアゲート２３を通つてカウンタ２５のク
ロツク入力端子CKに入力し、「２」に計数され
る。カウンタ２５の出力端子Q2から出力するハ
イレベルの出力はオアゲート２６を通り、リング
カウンタ２９の出力端子T5から出力される信号
がＤフリツプフロツプ２８の入力端子CKに入力
することによりＤフリツプフロツプ２８をセツト
する。Ｄフリツプフロツプ２８のセツト出力端子
Ｑから出力されるハイレベルの信号、即ち負荷選
択制御信号は、インバータ３３によつてローレベ
ルの信号となり、負論理のアンドゲート３４ａ〜
３４ｃに入力される。負論理のアンドゲート３４
ａ及び３４ｃは比較器２０ａ及び２０ｃからハイ
レベルの信号を受け、その出力はローレベルとな
るが、比較器２０ｂからの信号はローレベルなの
で、アンドゲート３４ｂの入力がともにローレベ
ルとなり、アンドゲート３４ｂはハイレベルの信
号を出力する。アンドゲート３４ｂの出力はオア
ゲート４０ｂを通り、トランジスタアレー３５を
介してリレーコイル１６ｂを励磁し、開閉部１３
ｂをオフにして負荷ｂが使用されるのを禁止し、
負荷ｂは選択制御された状態におかれる。
２図）の電源スイツチ（図示せず）をオンにする
と、初期リセツト部３１が作動し、リングカウン
タ２９及びＤフリツプフロツプ２８のクリア端子
CLにクリア信号を送り、これらをリセツトす
る。負荷の同時使用を二つ以下に抑える場合に
は、カウンタ２５の出力端子Q1が「２」で出力
するように設定され、同時に最優先負荷を一つ設
ける場合には、出力端子Q2が「３」で出力する
ように設定される。今、負荷ａとｃが通電状態で
あり、負荷ｄが最優先負荷であるとする。変流器
８ａ及び８ｃは通電状態を検出し、その検出出力
は増幅器１７ａ及び１７ｃによつて増幅され、整
流器１８ａ及び１８ｃとコンデンサ１９ａ及び１
９ｃとにより直流電圧に変換され、比較器２０ａ
及び２０ｃによつて基準電圧と比較される。比較
器２０ａ及び２０ｃは、増幅器１７ａ及び１７ｃ
の出力電圧が基準電圧より大きいことにより、ハ
イレベルの信号を出力する。比較器２０ｂ及び２
０ｄの出力は、それらに対応する負荷ｂ及びｄが
通電されていないのでローレベルである。比較器
２０ａ及び２０ｃのハイレベルの出力と、リング
カウンタ２９の出力端子T1，T3の時分割信号と
がそれぞれ一致することにより、アンドゲート２
２ａ及び２２ｃはハイレベルの信号を出力し、該
信号はオアゲート２３を通つてカウンタ２５のク
ロツク入力端子CKに入力し、「２」に計数され
る。カウンタ２５の出力端子Q2から出力するハ
イレベルの出力はオアゲート２６を通り、リング
カウンタ２９の出力端子T5から出力される信号
がＤフリツプフロツプ２８の入力端子CKに入力
することによりＤフリツプフロツプ２８をセツト
する。Ｄフリツプフロツプ２８のセツト出力端子
Ｑから出力されるハイレベルの信号、即ち負荷選
択制御信号は、インバータ３３によつてローレベ
ルの信号となり、負論理のアンドゲート３４ａ〜
３４ｃに入力される。負論理のアンドゲート３４
ａ及び３４ｃは比較器２０ａ及び２０ｃからハイ
レベルの信号を受け、その出力はローレベルとな
るが、比較器２０ｂからの信号はローレベルなの
で、アンドゲート３４ｂの入力がともにローレベ
ルとなり、アンドゲート３４ｂはハイレベルの信
号を出力する。アンドゲート３４ｂの出力はオア
ゲート４０ｂを通り、トランジスタアレー３５を
介してリレーコイル１６ｂを励磁し、開閉部１３
ｂをオフにして負荷ｂが使用されるのを禁止し、
負荷ｂは選択制御された状態におかれる。
以上の状態において、常時通電可能である最優
先負荷ｄを通電すると、分岐回路７ｄの変流器８
ｄは、通電を検出し、その検出出力は増幅器１７
ｄ、整流器１８ｄ及びコンデンサ１９ｄ、比較器
２０ｄを経て、アンドゲート２２ｄにおいて、リ
ングカウンタ２９の出力端子T4の時分割信号と
一致することにより、オアゲート２３を通り、カ
ウンタ２５によつて「３」に計数され、これによ
つてカウンタ２５の出力端子Q2はハイレベルの
信号を出力する。この信号は、アンドゲート２７
とオアゲート２６を通つてＤフリツプフロツプ２
８に与えられ、Ｄフリツプフロツプ２８の出力端
子Ｑから出力されているハイレベルの信号を保持
する。アンドゲート３２は、カウンタ２５の出力
端子Q2の出力と、Ｄフリツプフロツプ２８の出
力端子Ｑの出力と、比較器２０ｄからの出力との
一致によつて、一時記憶部３６にセツト入力を与
え、一時記憶部３６は、この場合、負荷ａ及びｃ
の通電状態を一時記憶し、しや断負荷を決定する
しや断負荷決定部３９は、通電状態にある負荷
ａ，ｃのいづれか一つを、例えば負荷ａをしや断
する動作指令信号を出力する。この信号はオアゲ
ート４０ａを通り、トランジスタアレー３５を介
してリレーコイル１６ａを励磁して、開閉部１３
ａを強制しや断し、最優先負荷ｄと負荷ｃが通電
することになる。最優先負荷ｄが通電作動中は、
第３図図示の実施例と同じように、他の負荷ａ，
ｂ，ｃのいづれか一つは通電可能であり、負荷
ａ，ｂ，ｃの三回路において一つの回路の選択制
御が行われる。
先負荷ｄを通電すると、分岐回路７ｄの変流器８
ｄは、通電を検出し、その検出出力は増幅器１７
ｄ、整流器１８ｄ及びコンデンサ１９ｄ、比較器
２０ｄを経て、アンドゲート２２ｄにおいて、リ
ングカウンタ２９の出力端子T4の時分割信号と
一致することにより、オアゲート２３を通り、カ
ウンタ２５によつて「３」に計数され、これによ
つてカウンタ２５の出力端子Q2はハイレベルの
信号を出力する。この信号は、アンドゲート２７
とオアゲート２６を通つてＤフリツプフロツプ２
８に与えられ、Ｄフリツプフロツプ２８の出力端
子Ｑから出力されているハイレベルの信号を保持
する。アンドゲート３２は、カウンタ２５の出力
端子Q2の出力と、Ｄフリツプフロツプ２８の出
力端子Ｑの出力と、比較器２０ｄからの出力との
一致によつて、一時記憶部３６にセツト入力を与
え、一時記憶部３６は、この場合、負荷ａ及びｃ
の通電状態を一時記憶し、しや断負荷を決定する
しや断負荷決定部３９は、通電状態にある負荷
ａ，ｃのいづれか一つを、例えば負荷ａをしや断
する動作指令信号を出力する。この信号はオアゲ
ート４０ａを通り、トランジスタアレー３５を介
してリレーコイル１６ａを励磁して、開閉部１３
ａを強制しや断し、最優先負荷ｄと負荷ｃが通電
することになる。最優先負荷ｄが通電作動中は、
第３図図示の実施例と同じように、他の負荷ａ，
ｂ，ｃのいづれか一つは通電可能であり、負荷
ａ，ｂ，ｃの三回路において一つの回路の選択制
御が行われる。
第１，２，３，４図については、四つの負荷の
うち、同時使用を二つに抑えるように選択制御
し、一つに最優先負荷を設定した実施例について
説明したが、最優先回路については、同時使用で
きる負荷の設定数まで最優先指示スイツチ６を設
けることができる。負荷選択制御の方法、同時使
用できる負荷の設定数、及び負荷の総数は本実施
例のものに限定されるものではない。又、しや断
負荷決定部３９によつて強制しや断される負荷
ａ，ｂ，ｃについては、しや断される順位をつけ
ることもできる。
うち、同時使用を二つに抑えるように選択制御
し、一つに最優先負荷を設定した実施例について
説明したが、最優先回路については、同時使用で
きる負荷の設定数まで最優先指示スイツチ６を設
けることができる。負荷選択制御の方法、同時使
用できる負荷の設定数、及び負荷の総数は本実施
例のものに限定されるものではない。又、しや断
負荷決定部３９によつて強制しや断される負荷
ａ，ｂ，ｃについては、しや断される順位をつけ
ることもできる。
本実施例によれば、負荷選択制御動作中におい
て、最優先指示スイツチ６（第４図では負荷ｄの
電源スイツチ）のオン及び通電負荷数が設定数を
越えたことに応じて、一時記憶部３６をセツトし
て負荷ａ，ｂ，ｃの通電状態を記憶させ、しや断
負荷決定部３９を作動して、通電している負荷ａ
またｃの一つを強制しや断すると同時に、負荷ｄ
の開閉部１３ｄを通電可能に保持するようにした
ので（第４図の負荷ｄは常時通電可能）、最優先
負荷ｄに通電することができる。
て、最優先指示スイツチ６（第４図では負荷ｄの
電源スイツチ）のオン及び通電負荷数が設定数を
越えたことに応じて、一時記憶部３６をセツトし
て負荷ａ，ｂ，ｃの通電状態を記憶させ、しや断
負荷決定部３９を作動して、通電している負荷ａ
またｃの一つを強制しや断すると同時に、負荷ｄ
の開閉部１３ｄを通電可能に保持するようにした
ので（第４図の負荷ｄは常時通電可能）、最優先
負荷ｄに通電することができる。
以上説明したように、本発明によれば、最優先
負荷への通電を指示すると共に、最優先負荷への
通電により通電負荷の数が設定数を越える場合に
は、最優先負荷に代わる通電負荷を強制しや断す
ることを、開閉部のオンオフを制御する制御部に
指令する最優先回路を備えたので、設定数の負荷
が通電使用されている時でも、通電されている負
荷の一つをそこへ行かずにしや断することがで
き、それによつて最優先負荷に通電することがで
きる。
負荷への通電を指示すると共に、最優先負荷への
通電により通電負荷の数が設定数を越える場合に
は、最優先負荷に代わる通電負荷を強制しや断す
ることを、開閉部のオンオフを制御する制御部に
指令する最優先回路を備えたので、設定数の負荷
が通電使用されている時でも、通電されている負
荷の一つをそこへ行かずにしや断することがで
き、それによつて最優先負荷に通電することがで
きる。
第１図は本発明の一般家庭における一実施例の
配置図、第２図は本発明の一実施例を示すブロツ
ク図、第３，４図は本発明の実施例を示す回路図
である。 Ａ……負荷選択制御装置、６……最優先指示ス
イツチ、８ａ〜８ｄ……変流器、９……通電検定
部、１０……通電負荷数判定部、１１……制御
部、１２……最優先動作指令部、１３ａ〜１３ｄ
……開閉部、１４……最優先回路。
配置図、第２図は本発明の一実施例を示すブロツ
ク図、第３，４図は本発明の実施例を示す回路図
である。 Ａ……負荷選択制御装置、６……最優先指示ス
イツチ、８ａ〜８ｄ……変流器、９……通電検定
部、１０……通電負荷数判定部、１１……制御
部、１２……最優先動作指令部、１３ａ〜１３ｄ
……開閉部、１４……最優先回路。
Claims (1)
- １ 複数の負荷のすべて或いは最優先に予め設定
された最優先負荷を除く負荷の分岐回路にそれぞ
れ設けられた開閉部と、各負荷の通電状態を検定
する通電検定部と、該通電検定部の出力により通
電負荷の数を判定する通電負荷数判定部と、通電
負荷の数が設定数に達しない場合にすべての負荷
の分岐回路の開閉部をオンにし、通電負荷の数が
設定数に達した場合に通電されていない負荷の分
岐回路の開閉部をオフにする制御部と、前記最優
先負荷への通電を指示すると共に、前記最優先負
荷への通電により通電負荷の数が設定数を越える
場合には、前記最優先負荷に代わる通電負荷を強
制しや断することを前記制御部に指令する最優先
回路とを備えた負荷選択制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126819A JPS5829007A (ja) | 1981-08-14 | 1981-08-14 | 負荷選択制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126819A JPS5829007A (ja) | 1981-08-14 | 1981-08-14 | 負荷選択制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5829007A JPS5829007A (ja) | 1983-02-21 |
| JPS6232481B2 true JPS6232481B2 (ja) | 1987-07-15 |
Family
ID=14944727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56126819A Granted JPS5829007A (ja) | 1981-08-14 | 1981-08-14 | 負荷選択制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829007A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4917641A (ja) * | 1972-06-05 | 1974-02-16 | ||
| JPS6121682Y2 (ja) * | 1979-02-20 | 1986-06-28 |
-
1981
- 1981-08-14 JP JP56126819A patent/JPS5829007A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5829007A (ja) | 1983-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430600A (en) | Latching relay control circuit | |
| JPS6232481B2 (ja) | ||
| JPH06113489A (ja) | 無停電電源装置の保守用バイパス回路 | |
| JPS5836137A (ja) | 負荷選択制御装置 | |
| KR910003471A (ko) | 적어도 두 상태일 수 있는 여러 전기 수신기의 제어용 회로장치 | |
| CA1203568A (en) | Method and apparatus for load shedding | |
| JP2910353B2 (ja) | 配電用開閉器制御装置 | |
| US4368502A (en) | Lead-lag load lockout control | |
| JPH0441740Y2 (ja) | ||
| JP3075828B2 (ja) | 負荷制御装置 | |
| JPS6349079Y2 (ja) | ||
| KR850000463B1 (ko) | 역률 조정장치 | |
| SU886242A1 (ru) | Коммутатор исполнительного тиристорного усилител | |
| JPH0420000Y2 (ja) | ||
| JPS5953026A (ja) | 順序投入装置 | |
| SU1064417A1 (ru) | Регул тор переменного напр жени | |
| JPS5983535A (ja) | 負荷選択装置 | |
| SU792448A1 (ru) | Устройство дл токовой направленной трехступенчатой защиты | |
| JP2552154B2 (ja) | インバータ装置 | |
| JPS6349912A (ja) | 順変換装置の正逆切換装置 | |
| JPS5836138A (ja) | 負荷選択制御装置 | |
| JPS58116026A (ja) | 負荷単一規制装置 | |
| JPS61280172A (ja) | テレビ電源制御装置 | |
| JPH06153274A (ja) | 遠隔監視制御装置 | |
| JPH02174024A (ja) | しゃ断器の制御装置 |