JPS6232523B2 - - Google Patents

Info

Publication number
JPS6232523B2
JPS6232523B2 JP54060425A JP6042579A JPS6232523B2 JP S6232523 B2 JPS6232523 B2 JP S6232523B2 JP 54060425 A JP54060425 A JP 54060425A JP 6042579 A JP6042579 A JP 6042579A JP S6232523 B2 JPS6232523 B2 JP S6232523B2
Authority
JP
Japan
Prior art keywords
resistor
transistor
base
emitter
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54060425A
Other languages
Japanese (ja)
Other versions
JPS55153108A (en
Inventor
Akira Shibata
Koichi Hirose
Akihiro Yamamoto
Noboru Kojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6042579A priority Critical patent/JPS55153108A/en
Publication of JPS55153108A publication Critical patent/JPS55153108A/en
Publication of JPS6232523B2 publication Critical patent/JPS6232523B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明はビデオテープレコーダのヘツドアンプ
に適した集積回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an integrated circuit suitable for a head amplifier of a video tape recorder.

第1図に現状の集積回路を用いたヘツドアンプ
回路を示す。この回路の問題点は、可変抵抗器7
でダンピング調整を行なつた場合、ピーキング量
だけでなくピーキング周波数が変化してしまうこ
とと、ダンピング調整に伴うアンプの利得の変化
が大きく、この変化を小さくするために外付け抵
抗9を必要とすることである。以下に、上記問題
点の発生原因と、従来の集積回路の動作説明を行
なう。
Figure 1 shows a head amplifier circuit using current integrated circuits. The problem with this circuit is that the variable resistor 7
When damping is adjusted, not only the peaking amount but also the peaking frequency changes, and the gain of the amplifier changes significantly due to the damping adjustment, so an external resistor 9 is required to reduce this change. It is to be. Below, the causes of the above problems and the operation of the conventional integrated circuit will be explained.

第1図に示す集積回路4は素子数及び外部端子
の少なさにおいて、十分洗練して開発されたもの
である。
The integrated circuit 4 shown in FIG. 1 has been developed with sufficient sophistication in terms of the number of elements and the number of external terminals.

すなわちトランジスタQ1のコレクタ電流を一
定化するために直流帰還用端子8を設け、これに
よりトランジスタQ2のコレクタ電位を(3+
R5/R6)Vbeとし、かつ端子8に発生した直流電位 をトランジスタQ5,Q6の差動増幅器の基準電位
として利用し、直結高利得アンプを実現してい
る。なお、ここでR5,R6は抵抗5,6の抵抗
値、Vbeはトランジスタのベースエミツタ間電圧
である。さらにこの端子8に可変抵抗器7を接続
し、ヘツドピーキングにおけるピーキング量の調
整を行なうことを可能にしている。
That is, in order to keep the collector current of transistor Q 1 constant, a DC feedback terminal 8 is provided, and thereby the collector potential of transistor Q 2 is set to (3+
R5/R6) Vbe, and the direct current potential generated at terminal 8 is used as the reference potential of the differential amplifier of transistors Q5 and Q6 to realize a direct-coupled high gain amplifier. Note that R 5 and R 6 are the resistance values of the resistors 5 and 6, and Vbe is the base-emitter voltage of the transistor. Furthermore, a variable resistor 7 is connected to this terminal 8, making it possible to adjust the amount of peaking in head peaking.

ヘツドピーキングとはビデオヘツド1のインダ
クタンスと容量とを共振させ、第2図に示すよう
な周波数特性を持たせることである。グラフにお
けるピーキング周波数はトリマコンデンサ3
で所望の値(再生FMキヤリアの最高周波数付近
VHS方式ビデオテープレコーダの場合、約4.5M
Hzに選ぶ)とし、ピーキング量Qは可変抵抗器7
で同様に所望の値(VHS方式では約10dB)に設
定される。このダンピング調整は負帰還の帰還利
得βを変えることでアンプの入力インピーダンス
を調整するものである。
Head peaking is the process of causing the inductance and capacitance of the video head 1 to resonate to provide frequency characteristics as shown in FIG. Peaking frequency 0 in the graph is trimmer capacitor 3
to the desired value (near the highest frequency of the playback FM carrier)
Approximately 4.5M for a VHS video tape recorder
Hz), and the peaking amount Q is set by variable resistor 7.
Similarly, it is set to the desired value (approximately 10 dB for VHS systems). This damping adjustment adjusts the input impedance of the amplifier by changing the feedback gain β of negative feedback.

今、トランジスタQ1のベースから、外部端子
8までの利得をβとすれば、アンプの入力インピ
ーダンスはZinR/1+βとなる。なお、Zinはトラ ンジスタQ1の入力インピーダンス、R9は抵抗9
の抵抗値であり、R9=10kΩとすると、前述のQ
=10dB程度とするためにはβ≒20程度必要とな
る。
Now, if the gain from the base of the transistor Q 1 to the external terminal 8 is β, the input impedance of the amplifier is ZinR 9 /1+β. In addition, Zin is the input impedance of transistor Q1 , R9 is resistor 9
, and if R 9 = 10kΩ, the above-mentioned Q
= approximately 10 dB requires β≒20.

ここで問題となるのは、β=20とするとトラン
ジスタQ2のベースにもトランジスタQ1の入力の
20倍の信号が現われ、トランジスタQ1のミラー
効果のため高周波の利得が落ちることである。こ
れは可変抵抗器7でピーキング量Qを減らそうと
すると、βが増し出力におけるピーキング周波数
が下がる。このため又、トリマコンデンサ3を再
調整しなくてはならないという不都合を生じる。
The problem here is that if β = 20, the base of transistor Q 2 also has the input of transistor Q 1 .
A 20 times higher signal appears and the high frequency gain drops due to the mirror effect of transistor Q1 . This is because when an attempt is made to reduce the peaking amount Q with the variable resistor 7, β increases and the peaking frequency at the output decreases. This also causes the inconvenience that the trimmer capacitor 3 must be readjusted.

もう一つの問題は外付け抵抗9を必要とするこ
とである。これが必要な理由はトランジスタQ1
のベースに直流バイアスを加える方法としてトラ
ンジスタQ4の出力を抵抗5,6で分圧したため
である。
Another problem is that an external resistor 9 is required. The reason this is needed is transistor Q 1
This is because the output of transistor Q4 is voltage-divided by resistors 5 and 6 as a method of applying a DC bias to the base of Q4.

即ち抵抗10だけによりQ=10dBになるよう
ダンピング調整をしようとすると抵抗9(R9)を
用いる場合のβに比較して、帰還利得を
(R5+R6/R6)倍とする必要があり、の低下
、 トランジスタQ5,Q6の差動アンプの利得低下、
ダンピング調整に伴う差動アンプの利得変化大と
いう問題を発生する。本発明の目的は、上記した
従来技術の欠点をなくし、ダンピング調整に伴う
ピーキング周波数の変化、利得の変化を極めて小
さいヘツドアンプ用集積回路を提供することにあ
る。本発明においては、第2のエミツタフオロワ
Q4の出力信号をダイオードによる直流レベルシ
フト回路を用いて、交流信号を減衰させることな
く、第2の抵抗器10を介して初段トランジスタ
Q1のベースに帰還するとともに、カスコードア
ンプのトランジスタQ2のベースには上記帰還回
路とは独立した直流バイアスを設けるようにした
ことが特徴である。
In other words, when trying to adjust damping so that Q = 10 dB using only resistor 10, the feedback gain needs to be (R5 + R6/R6) times as large as β when using resistor 9 (R 9 ). The gain of the differential amplifier of transistors Q 5 and Q 6 decreases,
This causes a problem in that the gain of the differential amplifier changes greatly due to damping adjustment. SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to provide an integrated circuit for a head amplifier in which changes in peaking frequency and changes in gain due to damping adjustment are extremely small. In the present invention, the second emitter follower
Using a diode-based DC level shift circuit, the output signal of Q 4 is passed through the second resistor 10 to the first stage transistor without attenuating the AC signal.
A feature is that in addition to feeding back to the base of Q1 , a DC bias independent of the feedback circuit is provided at the base of transistor Q2 of the cascode amplifier.

第3図に本発明の集積回路を用いたビデオテー
プレコーダのヘツドアンプの一実施例を示す。図
において、Q3は第1のエミツタフオロワ、Q4
第2のエミツタフオロワ、11は第1の抵抗器、
10は第2の抵抗器である。この回路では、トラ
ンジスタQ1,Q2が安定動作するようトランジス
タQ2のコレクタの直流電位をアースに対して
5Vbe、トランジスタQ2のベース電位を3Vbeに設
定している。このようにするためにトランジスタ
Q4の出力をダイオード2ケを用いて2Vbeだけ直
流レベルシフトした後抵抗10(R10)を介してト
ランジスタQ1のベースに帰還する。このように
するとトランジスタQ1のベース電位は流れる電
流にかかわらずほぼVbeとなるので、トランジス
タQ4の出力直流電位は3Vbeとなる。またトラン
ジスタQ2のコレクタ電位は5Vbeとなり、したが
つてトランジスタQ2のベース電位は3〜4Vbeと
すればよい。
FIG. 3 shows an embodiment of a head amplifier for a video tape recorder using the integrated circuit of the present invention. In the figure, Q 3 is the first emitter follower, Q 4 is the second emitter follower, 11 is the first resistor,
10 is a second resistor. In this circuit, the DC potential of the collector of transistor Q 2 is connected to ground to ensure stable operation of transistors Q 1 and Q 2 .
5Vbe, and the base potential of transistor Q2 is set to 3Vbe. Transistor to do like this
After the output of Q4 is DC level shifted by 2Vbe using two diodes, it is fed back to the base of transistor Q1 via resistor 10 ( R10 ). In this way, the base potential of the transistor Q1 becomes approximately Vbe regardless of the flowing current, so the output DC potential of the transistor Q4 becomes 3Vbe. Further, the collector potential of the transistor Q2 is 5Vbe, so the base potential of the transistor Q2 may be 3 to 4Vbe.

トランジスタQ6,Q7の入力電位は、定電流回
路14を用いる関係上、3Vbe以上が好ましい。
もし入力電位を4Vbeにしようとすれば、トラン
ジスタQ4の出力にダイオードを3ケ設け、3Vbe
レベルシフトすればよい。
The input potential of the transistors Q 6 and Q 7 is preferably 3 Vbe or more because the constant current circuit 14 is used.
If you want to set the input potential to 4Vbe, install three diodes at the output of transistor Q4 , and set the input potential to 3Vbe.
All you have to do is level shift.

第3図に示す定数の場合トランジスタQ1,Q2
からなるカスコードアンプの利得は約40dBとな
り、可変抵抗器7の抵抗値を零から最大まで変え
るとピーキング量Qは約6dB変化する。この時、
トランジスタQ6,Q7の差動アンプ利得は1.5dB程
度の変化にとどまり、問題ない。
In the case of the constants shown in Fig. 3, the transistors Q 1 , Q 2
The gain of the cascode amplifier consisting of the following is about 40 dB, and when the resistance value of the variable resistor 7 is changed from zero to the maximum, the peaking amount Q changes by about 6 dB. At this time,
The differential amplifier gain of transistors Q 6 and Q 7 changes only by about 1.5 dB, which is no problem.

またトランジスタQ2のベースバイアスは上記
ダンピング調整回路から独立しており、端子8に
発生する交流信号がトランジスタQ2のベースに
現われることはなく、ダンピング調整に伴うピー
キング周波数の変化も起らない。抵抗7を大きな
値の固定抵抗として、十分フイードバツクをかけ
ヘツドピーキングにおけるピーキング量を小さく
し、ヘツド自体のインダクタンス値やQのばらつ
きを吸収する場合においても本発明は有効であ
る。すなわち、第1図の構成だと、前述の理由で
周波数特性の劣化が発生するとともにトランジス
タQ5,Q6の差動アンプ利得の低下を補うために
外付け抵抗9が必要となる。
Further, the base bias of the transistor Q2 is independent from the damping adjustment circuit, so that the AC signal generated at the terminal 8 does not appear at the base of the transistor Q2 , and the peaking frequency does not change due to the damping adjustment. The present invention is also effective when the resistor 7 is a fixed resistor with a large value and sufficient feedback is applied to reduce the amount of peaking in the head peaking, thereby absorbing variations in the inductance value and Q of the head itself. That is, in the configuration shown in FIG. 1, the frequency characteristics deteriorate due to the above-mentioned reasons, and the external resistor 9 is required to compensate for the decrease in the differential amplifier gain of the transistors Q 5 and Q 6 .

本発明を用いると、外付け抵抗9(R9)を必要
とすることなく、ヘツドピーキング回路をダンピ
ングすることができるとともに、このダンピング
に伴うピーキング周波数の低下およびトランジス
タQ5,Q6の差動アンプの利得低下を小さくする
ことができる。
By using the present invention, the head peaking circuit can be damped without requiring an external resistor 9 (R 9 ), and the peaking frequency can be reduced due to this damping, and the differential voltage between transistors Q 5 and Q 6 can be reduced. The gain reduction of the amplifier can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の集積回路を用いたビデオヘツド
アンプの一例を示す回路図、第2図はヘツドピー
キング回路の周波数特性を示すグラフ、第3図は
本発明の集積回路を用いたビデオヘツドアンプの
一実施例を示す回路図である。 4…集積回路、8…外部端子、10…第2の抵
抗器、11…第1の抵抗器、12…第1のエミツ
タフオロワ、13…第2のエミツタフオロワ。
Fig. 1 is a circuit diagram showing an example of a video head amplifier using a conventional integrated circuit, Fig. 2 is a graph showing the frequency characteristics of a head peaking circuit, and Fig. 3 is a video head amplifier using an integrated circuit of the present invention. FIG. 2 is a circuit diagram showing one embodiment of the present invention. 4... Integrated circuit, 8... External terminal, 10... Second resistor, 11... First resistor, 12... First emitter follower, 13... Second emitter follower.

Claims (1)

【特許請求の範囲】 1 エミツタ接地トランジスタとベース接地トラ
ンジスタで構成されたカスコード形式の初段増幅
器と、該ベース接地トランジスタの出力信号をエ
ミツタ接地トランジスタのベースに負帰還する回
路と、該エミツタ接地トランジスタのベースに接
続されるビデオヘツドと、該エミツタ接地トラン
ジスタのベースに生じる共振回路をダンピングす
る手段とからなるビデオヘツドアンプにおいて、
該ベース接地トランジスタの出力信号を入力信号
とするエミツタフオロワと、一端が該エミツタフ
オロワのエミツタに接続された第1の抵抗器と、
該第1の抵抗器の他端とアース間に接続されたコ
ンデンサ及び第2の抵抗器の直列回路と、一端が
該エミツタ接地トランジスタのベースに接続され
た第3の抵抗器とを具備するとともに、該第3の
抵抗器の他端と該第1の抵抗器の他端とを接続し
たことを特徴とするビデオヘツドアンプ。 2 特許請求の範囲第1項記載のビデオヘツドア
ンプにおいて、上記第2の抵抗器を可変抵抗器と
したことを特徴とするビデオヘツドアンプ。 3 特許請求の範囲第1項記載のビデオヘツドア
ンプにおいて、上記エミツタ接地トランジスタ、
上記ベース接地トランジスタ、上記エミツタフオ
ロワ、上記第1の抵抗器、および、上記第3の抵
抗器を同一基板上に形成した集積回路で構成し、
上記第1の抵抗器と上記直列回路との間の接点を
該集積回路の外部端子としたことを特徴とするビ
デオヘツドアンプ。
[Scope of Claims] 1. A cascode-type first-stage amplifier composed of a common-emitter transistor and a common-base transistor, a circuit for negatively feeding back an output signal of the common-base transistor to the base of the common-emitter transistor, and In a video head amplifier comprising a video head connected to the base and means for damping a resonant circuit generated at the base of the common emitter transistor,
an emitter follower whose input signal is an output signal of the common base transistor; a first resistor having one end connected to the emitter of the emitter follower;
A series circuit of a capacitor and a second resistor connected between the other end of the first resistor and ground, and a third resistor having one end connected to the base of the emitter-grounded transistor. , the other end of the third resistor and the other end of the first resistor are connected. 2. The video head amplifier according to claim 1, wherein the second resistor is a variable resistor. 3. The video head amplifier according to claim 1, wherein the emitter-grounded transistor;
The common base transistor, the emitter follower, the first resistor, and the third resistor are configured by an integrated circuit formed on the same substrate,
A video head amplifier characterized in that a contact point between the first resistor and the series circuit is an external terminal of the integrated circuit.
JP6042579A 1979-05-18 1979-05-18 Integrated circuit for video head amplifier Granted JPS55153108A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6042579A JPS55153108A (en) 1979-05-18 1979-05-18 Integrated circuit for video head amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6042579A JPS55153108A (en) 1979-05-18 1979-05-18 Integrated circuit for video head amplifier

Publications (2)

Publication Number Publication Date
JPS55153108A JPS55153108A (en) 1980-11-28
JPS6232523B2 true JPS6232523B2 (en) 1987-07-15

Family

ID=13141841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6042579A Granted JPS55153108A (en) 1979-05-18 1979-05-18 Integrated circuit for video head amplifier

Country Status (1)

Country Link
JP (1) JPS55153108A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59185007A (en) * 1983-04-04 1984-10-20 Matsushita Electric Ind Co Ltd Feedback circuit
JPS63129204U (en) * 1987-02-12 1988-08-24
JP3344925B2 (en) 1997-05-26 2002-11-18 富士通株式会社 Playback device and storage device

Also Published As

Publication number Publication date
JPS55153108A (en) 1980-11-28

Similar Documents

Publication Publication Date Title
US4327319A (en) Active power supply ripple filter
US4267518A (en) Gain controllable amplifier stage
US4393353A (en) Negative feedback amplifying circuit having voltage negative feedback and current negative feedback circuits
US4344043A (en) Variable load impedance gain-controlled amplifier
US4415868A (en) One and one half pole audio power amplifier frequency compensation
JPS63164604A (en) Amplification circuit arrangement
US4255716A (en) Automatic gain control circuit
JPS63287174A (en) Television signal amplification circuit arrangement
US4048577A (en) Resistor-controlled circuit for improving bandwidth of current gain cells
JPS6232523B2 (en)
US4227157A (en) Frequency compensated high frequency amplifiers
US3267386A (en) Two stage direct-coupled transistor amplifier utilizing d. c. positive feedback and d. c.-a. c. negative feedback
US4158820A (en) Low level preamplifier circuit
JPS6011913A (en) Current source circuit
JP2698201B2 (en) Video head amplifier
US5701353A (en) Audio signal processing circuit for compressing or expanding audio signal in which output DC voltage is controlled in response to reference voltage
US3875521A (en) Automatic gain control circuit
US3500222A (en) Semiconductor amplifier gain control circuit
US4139825A (en) Audio frequency amplifier
JPH0121643B2 (en)
US3873932A (en) Gain control circuit having variable impedance to determine circuit gain and to control minimum gain
US4513251A (en) Miller compensation for an operational amplifier
JPH0326565B2 (en)
JPH0248965Y2 (en)
JPS646583Y2 (en)