JPS6232547A - 情報処理装置の状態読出し/書込み回路 - Google Patents

情報処理装置の状態読出し/書込み回路

Info

Publication number
JPS6232547A
JPS6232547A JP60172595A JP17259585A JPS6232547A JP S6232547 A JPS6232547 A JP S6232547A JP 60172595 A JP60172595 A JP 60172595A JP 17259585 A JP17259585 A JP 17259585A JP S6232547 A JPS6232547 A JP S6232547A
Authority
JP
Japan
Prior art keywords
register
state
scan
selects
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60172595A
Other languages
English (en)
Inventor
Toshiyuki Hattori
俊幸 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60172595A priority Critical patent/JPS6232547A/ja
Publication of JPS6232547A publication Critical patent/JPS6232547A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、情報処理装置における内部状態続出し/書込
み回路の改良に関する。
(従来の技術) 従来、スキャンパスに組込まれていないフリップフロッ
プより成るレジスタは、別途読出し専用のパスをもって
おり、他のスキャンパスで接続されているフリップフロ
ップとは別途の編集をして表示していた。
(発明が解決しようとする問題点) 上述した従来の情報処理装置では、フリップフロップを
スキャンパスに接続するとクロックを歩進するごとにそ
の内容が1ビツトずつシフトしてゆき、出力が他装置の
状態を制御していたりして、通常の動作では禁止されて
いる状態になる恐れのあるフリップフロップが存在する
ことがある。
斯かる場合には読出し専用のバスを設ける必要があり、
表示tこはスキャンパスをもつフリップフロップとは別
の編集プログラムが必要であって、診断時やデバッグ時
の書込みが実行できないと云う欠点があった。
本発明の目的は、他装置の状態を保持していてスキャン
パスに接続できない複数のフリップフロップより成る第
1のレジスタと、通常に上記第1のレジスタの内容と同
じ内容を保持しており、スキャンパスに接続されていて
、クロックを歩進することによって内部状態の読出し/
書込みができるようにした複数のフリップ70ツブより
成る第2のレジスタとを備え、通常の動作時には第1の
レジスタが本来の動作中にセットされるべき状態情報を
選び、スキャン動作後には第2のレジスタを選択して第
1のレジスタに出力できるようにして上記欠点を除去し
、読出し専用のパスを設ける必要がないように構成した
情報処理装置の状態読出し/書込み回路を提供すること
にある。
(問題点を解決するための手段) 本発明による情報処理装置の状態読出し/書込み回路は
第1および第2のレジスタと、セレクタとを具備して構
成したものである。
第1のレジスタは、他装置の状態を保持していてスキャ
ンパスに接続できないものである。
第2のレジスタは、通常は第1のレジスタと同じ内容を
保持していてスキャンパスに接続され、クロックを歩進
することによって内部状態情報の読出し/書込みができ
るようにしたものである。
セレクタは通常の動作時には第1のレジスタが本来の動
作中にセットされるべき状態情報を選び、スキャンイン
動作後には第2のセレクタを選択して第1のレジスタに
出力するためのものである。
(実施例) 次に、本発明について図面を参照して説明する0 第1図は、本発明による情報処理装置の状態読出し/f
1:込み回路の一実施例を示すブロック図である。第1
図において、1〜3はそれぞれレジスタ、4はセレクタ
、5は制御回路、6は情報処理装置の状態読出し/書込
み回路である。
第1図において、レジスタ1は他装置の状態、例えばク
ロックの停止/走行や診断/通常モードなどを保持する
レジスタであり、通常は信号線108〜111上のデー
タがレジスタ1にセットされ、信号線116〜119を
介して他装置へ送出される。レジスタ3は、情報処理装
置の状態読出し/書込み回路6の内部レジスタであり、
レジスタ3の内容は演算器に入力され、その出力で他装
置の状態が乱されることはない。レジスタ2はレジスタ
1をシフト動作させると他装置に影響を与えるので、通
常の動作状態ではレジスタ1の内容と同じにしておいて
、装置の内部状態を読出したり、あるいは書込んだりあ
るときにはレジスタ3と同様にスキャンパスを使えるよ
うにしたものである。セレクタ4は2人力4回路のもの
で、信号線103が論理O(シフトモード)のときには
信号#j!108〜111を選択し、論理1(シフトモ
ード)のときには信号線120〜123を選択して出力
する。制御回路5はレジスタ1〜3のクロックやシフト
モード端子、ならびにセレクタ4のセレクト信号を制御
するものである。
第2図は、第1図におけるレジスタ1〜3の動作を詳細
に示す説明図である。レジスタ1〜3はクロックに同期
して動作する。8FT−0(シフトモードではない通常
の使用モード)では、HLD=Oであるならば入力デー
タが内部にセットされて、そのまま出力され、HLD−
1であるならば内部状態は変化せず、出力も変化しない
。5FT=1(シフトモード)ではHLDにかかわらず
8I(シフトイン)端子の値を取込んで1ビツトずつシ
フトする。
第3図および第4図は、それぞれ第1図の情報処理装置
の状態読出し/書込み回路の動作を示すタイミングチャ
ートである。以下、第3図および第4図を参照して動作
を詳細に説明する。
第3図において 1.−1.ではレジスタ1〜3は通常
の動作状態であり、シフトモード=0である。このとき
、レジスタ2の内容はレジスタ1の内容と一致している
。t、以降ではシフトモード=Hこなり、クロックを歩
進すると内部状態が1ビツトずつシフトする。この情報
は、最終的に信号線120を通って制御回路5に読出さ
れる。
第4図は、第3図で読出したデータを元の状態に戻した
り、あるいは任意のレジスタに任意の値を設定したりす
るシフトイン動作を示したものである。
書込みたいデータを直列に信号線1064こ入力してク
ロックを歩進してゆくと、第3図と同様にしてシフトバ
スのなかをデータがシフトされてゆく。丁度、シフトす
るフリップ70ツブの数だけクロックを歩進したところ
でレジスタ1にクロックを送出すると、信号線120〜
123 を選択しているセレクタ4によってレジスタ2
の内容がレジスタ1ζこセットされ、レジスタ1にはシ
フト中に他装置の状態を乱すことなく任意の値が設定で
きることになる。
(発明の効果) 以上説明したように本発明は、他装置の状態を保持して
いてスキャンパスに接続できない第1のレジスタと、通
常はそれと同じ内容を保持しており、スキャンパスに接
続されていて、クロックを歩進することにより内部状態
の読出し/書込みができるようにした第2のレジスタと
を備え、通常の動作時には第1のレジスタが本来の動作
中にセットされる情報を選択し、スキャンイン動作後に
は第2のレジスタを選択して第1のレジスタに出力する
ことによって、禁止状態であるために従来はスキャンパ
スに組込まれることのできなかったレジスタの内容を、
そのコピーを格納するレジスタをもつことによって状態
情報の読出し/4#込みが可能になると云う効果がある
【図面の簡単な説明】
第1図は、本発明による情報処理装置の状態読出し/書
込み回路の一実施例を示すブロック図である。 第2図は、第1図のレジスタの動作例を説明する状態説
明図である。 第3図および第4図は、それぞれ第1図のレジスタの動
作例を示すタイミングチャートである。 1〜3・・・レジスタ  4・・・セレクタ5・・・制
御装置    6・・・情報処理装置101〜131・
・・信号線

Claims (1)

    【特許請求の範囲】
  1. 他装置の状態を保持していてスキャンパスに接続できな
    い第1のレジスタと、通常は前記第1のレジスタと同じ
    内容を保持していて前記スキャンパスに接続されクロッ
    クを歩進することによつて内部状態情報の読出し/書込
    みができるようにした第2のレジスタと、前記通常の動
    作時には前記第1のレジスタが本来の動作中にセットさ
    れるべき状態情報を選び、スキャンイン動作後には前記
    第2のセレクタを選択して前記第1のレジスタに出力す
    るためのセレクタとを具備して構成したことを特徴とす
    る情報処理装置の状態読出し/書込み回路。
JP60172595A 1985-08-06 1985-08-06 情報処理装置の状態読出し/書込み回路 Pending JPS6232547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60172595A JPS6232547A (ja) 1985-08-06 1985-08-06 情報処理装置の状態読出し/書込み回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60172595A JPS6232547A (ja) 1985-08-06 1985-08-06 情報処理装置の状態読出し/書込み回路

Publications (1)

Publication Number Publication Date
JPS6232547A true JPS6232547A (ja) 1987-02-12

Family

ID=15944760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60172595A Pending JPS6232547A (ja) 1985-08-06 1985-08-06 情報処理装置の状態読出し/書込み回路

Country Status (1)

Country Link
JP (1) JPS6232547A (ja)

Similar Documents

Publication Publication Date Title
JP2632731B2 (ja) 集積回路装置
JPS6232547A (ja) 情報処理装置の状態読出し/書込み回路
JPH0695316B2 (ja) 半導体集積回路
KR0170210B1 (ko) 메모리 장치의 테스트 회로
JPS6144342B2 (ja)
JPS6150340B2 (ja)
JPH02156177A (ja) 半導体集積回路装置
JP2785506B2 (ja) スキャン用回路
JP2637276B2 (ja) トレーサ
JPH0572615B2 (ja)
JPS6077518A (ja) 集積回路
JP2877505B2 (ja) Lsi実装ボード及びデータ処理装置
JPS5939053B2 (ja) 記憶要素指定方式
JPS6113611B2 (ja)
JPH0389178A (ja) 半導体集積回路
JPH05265701A (ja) Fifoメモリ
JPH04310124A (ja) レジスタファイル
JPH0776784B2 (ja) 試験パタ−ン発生器
EP0173257A2 (en) Integrated circuit device
JPH04337484A (ja) スキャンテスト方式
JPH0289300A (ja) 半導体メモリ素子
JPS6249451A (ja) 情報処理装置
JPH06148290A (ja) バウンダリスキャンレジスタ
JPS6020765B2 (ja) 論理装置
JPS61240174A (ja) スキヤン回路