JPS6232592B2 - - Google Patents
Info
- Publication number
- JPS6232592B2 JPS6232592B2 JP55153766A JP15376680A JPS6232592B2 JP S6232592 B2 JPS6232592 B2 JP S6232592B2 JP 55153766 A JP55153766 A JP 55153766A JP 15376680 A JP15376680 A JP 15376680A JP S6232592 B2 JPS6232592 B2 JP S6232592B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- micropins
- board
- sample substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Description
【発明の詳細な説明】
本発明は基板配線上に複数のマイクロピンを一
括して植立させるためのマイクロピン製造方法に
関する。
括して植立させるためのマイクロピン製造方法に
関する。
極低温で動作するジヨセフソン素子は従来のシ
リコン素子と比較してスイツチングが極めて高速
であること、低電力性であること等から近年注目
を集めている。ジヨセフソン素子を用いた高性能
コンピユータを実現するための各種基板の高密度
な実装例が雑誌アイ・イー・イー・イー・スペク
トラム（IEEE Spectrum）第15巻第５号（1979
年）所載のダブリユー・アナクル（W.Anackr）
著「コンピユーテイング・アツト・フオア・デイ
グリーズ・ケルビン（Computing at ４
degrees Kelvin）」と題する論文で提案されてい
る。以下に上記文献に記載されている実装例を簡
単に述べる。
リコン素子と比較してスイツチングが極めて高速
であること、低電力性であること等から近年注目
を集めている。ジヨセフソン素子を用いた高性能
コンピユータを実現するための各種基板の高密度
な実装例が雑誌アイ・イー・イー・イー・スペク
トラム（IEEE Spectrum）第15巻第５号（1979
年）所載のダブリユー・アナクル（W.Anackr）
著「コンピユーテイング・アツト・フオア・デイ
グリーズ・ケルビン（Computing at ４
degrees Kelvin）」と題する論文で提案されてい
る。以下に上記文献に記載されている実装例を簡
単に述べる。
第１図に示すように、カード基板１にICチツ
プ２が複数個搭載されており、カード基板１はボ
ード基板３に装着されている。カード基板１間の
配線はボード基板３の裏面上に装着された配線基
板４によつて行なわれる。カード基板１と配線基
板４の間の接続は、第２図に示すように、マイク
ロコネクタによつて行なわれる。マイクロコネク
タはコネクタ基板５と配線基板４に植立されたマ
イクロピンそれぞれ６および６′と、マイクロピ
ン６とマイクロピン６′を電気的に接続する水銀
７を内蔵するボード基板３から構成されている。
カード基板１上の配線８と配線基板４上の配線
８′は、このようにして、水銀７を介して結線さ
れる。以上が前記文献の中で提案されている実装
例である。ここで使用されているマイクロピン６
および６′は水銀７と接する部分の直径が75ミク
ロンメートル、長さ200ミクロンメートル程度の
微細なものであり、カード基板１の一辺に垂直に
接着されたコネクタ基板５上の配線８および配線
基板４上の配線８′に植立されている。
プ２が複数個搭載されており、カード基板１はボ
ード基板３に装着されている。カード基板１間の
配線はボード基板３の裏面上に装着された配線基
板４によつて行なわれる。カード基板１と配線基
板４の間の接続は、第２図に示すように、マイク
ロコネクタによつて行なわれる。マイクロコネク
タはコネクタ基板５と配線基板４に植立されたマ
イクロピンそれぞれ６および６′と、マイクロピ
ン６とマイクロピン６′を電気的に接続する水銀
７を内蔵するボード基板３から構成されている。
カード基板１上の配線８と配線基板４上の配線
８′は、このようにして、水銀７を介して結線さ
れる。以上が前記文献の中で提案されている実装
例である。ここで使用されているマイクロピン６
および６′は水銀７と接する部分の直径が75ミク
ロンメートル、長さ200ミクロンメートル程度の
微細なものであり、カード基板１の一辺に垂直に
接着されたコネクタ基板５上の配線８および配線
基板４上の配線８′に植立されている。
上記マイクロピンの製造方法の一例が雑誌ア
イ・ビー・エム・テクニカル・デイスクロージ
ヤ・ビユルテイン（IBM Technical Disclosure
Bulletin）第22巻第６号（1979年11月）所載のエ
ス・ケイ・ロヒリ（S.K.Lohiri）およびデイー・
ワオードマン（D.Waldman）著「メソツド・オ
ブ・フアブリケイテイング・ピンズ・ユージー
ズ・トウ・アチーブ・エレクトリカル・コンタク
ス・トウ・マーキユリー（Method of
fabricating pins uses to achieve electrical
contact to mercury）」と題する論文で提案され
ている。その方法によれば、エツチングによつて
孔を開けた金属板を電極マスクとする放電加工機
を使つて、試料基板をマイクロピンの形状に切削
し、その切削されたマイクロピンをハイダ付けに
よつて配線基板４およびコネクタ基板５のそれぞ
れの配線８′および８上に植立する。植立方法に
ついては、放電加工機でマイクロピンを形成後、
個々に切断し、１本１本配線８および８′上に植
立させるか、またはマイクロピンをアレー状に製
造し、一括して配線８および８′上に固定させる
方法が考えられる。１本１本植立させる方法は、
効率が悪く、また１本１本配線上に固定するため
に保持する技術が非常に難しい。他方、一括して
配線に固定する方法は効率の面では有利である
が、配線上に固定した後に個々に切断するため
に、機械加工による場合には機械的強度に問題が
生じ、電子ビームやレーザ等の加工技術を利用す
るときは熱的問題が生じ、いずれの場合にも配線
部、ハンダ部、マイクロピン等が損傷してしまう
可能性が強い。
イ・ビー・エム・テクニカル・デイスクロージ
ヤ・ビユルテイン（IBM Technical Disclosure
Bulletin）第22巻第６号（1979年11月）所載のエ
ス・ケイ・ロヒリ（S.K.Lohiri）およびデイー・
ワオードマン（D.Waldman）著「メソツド・オ
ブ・フアブリケイテイング・ピンズ・ユージー
ズ・トウ・アチーブ・エレクトリカル・コンタク
ス・トウ・マーキユリー（Method of
fabricating pins uses to achieve electrical
contact to mercury）」と題する論文で提案され
ている。その方法によれば、エツチングによつて
孔を開けた金属板を電極マスクとする放電加工機
を使つて、試料基板をマイクロピンの形状に切削
し、その切削されたマイクロピンをハイダ付けに
よつて配線基板４およびコネクタ基板５のそれぞ
れの配線８′および８上に植立する。植立方法に
ついては、放電加工機でマイクロピンを形成後、
個々に切断し、１本１本配線８および８′上に植
立させるか、またはマイクロピンをアレー状に製
造し、一括して配線８および８′上に固定させる
方法が考えられる。１本１本植立させる方法は、
効率が悪く、また１本１本配線上に固定するため
に保持する技術が非常に難しい。他方、一括して
配線に固定する方法は効率の面では有利である
が、配線上に固定した後に個々に切断するため
に、機械加工による場合には機械的強度に問題が
生じ、電子ビームやレーザ等の加工技術を利用す
るときは熱的問題が生じ、いずれの場合にも配線
部、ハンダ部、マイクロピン等が損傷してしまう
可能性が強い。
本発明の目的は、したがつて、以上述べた問題
を生じさせない、マイクロピンを機械的にも熱的
にも損傷することなしに配線上に一括して植立さ
せることができるマイクロピン製造方法を提供す
ることである。
を生じさせない、マイクロピンを機械的にも熱的
にも損傷することなしに配線上に一括して植立さ
せることができるマイクロピン製造方法を提供す
ることである。
上記目的を達成するために、本発明による基板
配線上にマイクロピンを製造するためのマイクロ
ピン製造方法は試料基板底部を基板配線上に植立
する工程、および試料基板底部に接続されている
基板配線を一方の電極とし、電極マスクをもう一
方の電極として、放電加工法により複数のマイク
ロピンを形成分離する工程を含むことを要旨とす
る。上記試料基板は、試料基板底部を基板配線上
に植立する工程の前に、前加工されていることも
未加工であることもある。前加工されている場合
には、本発明によるマイクロピン製造方法は (A) 試料基板を放電加工法により、複数のマイク
ロピンが試料基板底部で連結されている形状に
切削する工程、 (B) 試料基板底部で連結された複数のマイクロピ
ンを一括して基板配線上に植立する工程、およ
び (C) 基板配線を一方の電極とし、電極マスクをも
う一方の電極として、放電加工法により試料基
板の連結部を切削し、マイクロピンを個々に分
離する工程 を含んでいる。
配線上にマイクロピンを製造するためのマイクロ
ピン製造方法は試料基板底部を基板配線上に植立
する工程、および試料基板底部に接続されている
基板配線を一方の電極とし、電極マスクをもう一
方の電極として、放電加工法により複数のマイク
ロピンを形成分離する工程を含むことを要旨とす
る。上記試料基板は、試料基板底部を基板配線上
に植立する工程の前に、前加工されていることも
未加工であることもある。前加工されている場合
には、本発明によるマイクロピン製造方法は (A) 試料基板を放電加工法により、複数のマイク
ロピンが試料基板底部で連結されている形状に
切削する工程、 (B) 試料基板底部で連結された複数のマイクロピ
ンを一括して基板配線上に植立する工程、およ
び (C) 基板配線を一方の電極とし、電極マスクをも
う一方の電極として、放電加工法により試料基
板の連結部を切削し、マイクロピンを個々に分
離する工程 を含んでいる。
未加工の試料基板を植立する場合は、本発明に
よるマイクロピン製造方法は (A) 未加工の試料基板底部を基板配線上に植立す
る工程、 (B) 試料基板底部に接続されている基板配線を一
方の電極とし、電極マスクをもう一方の電極と
して、第１の放電加工により複数のマイクロピ
ンを形成する工程、および (C) 上記工程によつて形成された複数のマイクロ
ピンを第２の放電加工により個々に分離する工
程 を含んでいる。
よるマイクロピン製造方法は (A) 未加工の試料基板底部を基板配線上に植立す
る工程、 (B) 試料基板底部に接続されている基板配線を一
方の電極とし、電極マスクをもう一方の電極と
して、第１の放電加工により複数のマイクロピ
ンを形成する工程、および (C) 上記工程によつて形成された複数のマイクロ
ピンを第２の放電加工により個々に分離する工
程 を含んでいる。
以下に、附図を参照しながら、実施例を用いて
本発明を一層詳しく説明するけれども、それらが
例示に過ぎず、本発明の枠を越えることなしに、
いろいろな改良や変形があり得ることは勿論であ
る。
本発明を一層詳しく説明するけれども、それらが
例示に過ぎず、本発明の枠を越えることなしに、
いろいろな改良や変形があり得ることは勿論であ
る。
第３図１から４までは本発明の第１の実施の態
様における製造工程を示す断面図で、図中９は固
定台、１０は試料基板、１１は第１の電極マス
ク、１２は電源、１３は基板、１４はハンダ材、
１５は第２の電極マスクである。以下に試料基板
１０が基板配線８上に植立する前に前加工されて
いる、放電加工機を用いた、本発明の第１の実施
の態様におけるマイクロピン製造方法について説
明する。
様における製造工程を示す断面図で、図中９は固
定台、１０は試料基板、１１は第１の電極マス
ク、１２は電源、１３は基板、１４はハンダ材、
１５は第２の電極マスクである。以下に試料基板
１０が基板配線８上に植立する前に前加工されて
いる、放電加工機を用いた、本発明の第１の実施
の態様におけるマイクロピン製造方法について説
明する。
第３図１において、放電加工機（図示せず）に
装着されている固定台９に試料基板１０を取り付
け、電源１２から試料基板１０と所定の形状に孔
をあけられた電極マスク１１との間に正負の極性
を持つ電圧を印加し、放電を行なつて試料基板１
０に第１回目の切削を施す。つぎに、第３図２に
示すように、固定台９より取外した凸形の試料基
板１０を基板１３に形成された配線８上にハンダ
材１４によつて固定する。その後、第３図３に示
すように、第３図１で用いた電極マスク１１より
も大きな孔径の電極マスク１５を用いて、この電
極マスク１５に電源１２の一方の極を配線８と試
料基板１０にもう一方の極を接続し、放電加工を
施す。以上の工程によつて、第４図４に示すよう
な、電極マスク１５によつて、個々に分離された
マイクロピンが得られる。
装着されている固定台９に試料基板１０を取り付
け、電源１２から試料基板１０と所定の形状に孔
をあけられた電極マスク１１との間に正負の極性
を持つ電圧を印加し、放電を行なつて試料基板１
０に第１回目の切削を施す。つぎに、第３図２に
示すように、固定台９より取外した凸形の試料基
板１０を基板１３に形成された配線８上にハンダ
材１４によつて固定する。その後、第３図３に示
すように、第３図１で用いた電極マスク１１より
も大きな孔径の電極マスク１５を用いて、この電
極マスク１５に電源１２の一方の極を配線８と試
料基板１０にもう一方の極を接続し、放電加工を
施す。以上の工程によつて、第４図４に示すよう
な、電極マスク１５によつて、個々に分離された
マイクロピンが得られる。
なお、第３図３において、配線８と試料基板１
０の両方に極性が同じ電圧を印加する理由は以下
の通りである。試料基板１０のみに電圧を印加し
て、電極マスク間とで切削していくと、最後の切
削時に個々のマイクロピンに分離できない部分が
生じる。一方配線８のみに電圧を印加して切削し
た場合には、個々のマイクロピンに分離できる
が、配線８は断面積が小さいため、配線導体の内
部低抗が大きくなり、加工能率が悪い。したがつ
て、配線８と試料基板１０に同極性の電圧を印加
して切削する方法を用いれば、初めは断面積が大
きい試料基板１０の方に電流が流れ、試料基板の
大部分を切削し、最後に残された部分を配線８側
で切削して完全に個々のマイクロピンに分離する
ことが可能となる。
０の両方に極性が同じ電圧を印加する理由は以下
の通りである。試料基板１０のみに電圧を印加し
て、電極マスク間とで切削していくと、最後の切
削時に個々のマイクロピンに分離できない部分が
生じる。一方配線８のみに電圧を印加して切削し
た場合には、個々のマイクロピンに分離できる
が、配線８は断面積が小さいため、配線導体の内
部低抗が大きくなり、加工能率が悪い。したがつ
て、配線８と試料基板１０に同極性の電圧を印加
して切削する方法を用いれば、初めは断面積が大
きい試料基板１０の方に電流が流れ、試料基板の
大部分を切削し、最後に残された部分を配線８側
で切削して完全に個々のマイクロピンに分離する
ことが可能となる。
第４図１から３までは、前加工なしで試料基板
を基板配線上に植立する、本発明の第２の実施の
態様による製造工程を示す断面図である。この実
施の態様においては、第４図１に示すように、未
加工の試料基板１０をあらかじめ基板１３の配線
８上にハンダ付けし、配線８と試料基板１０を電
源１２の一方の極に、電極マスク１５をもう一方
の極に接続する。つぎに、第４図２に示すよう
に、基板配線８上に個々のマイクロピンを形成す
るため、大きな孔径の電極マスク１５を用いて、
１回目の切削を行ない、試料基板１０を分離す
る。ついで、第４図３に示すように、マイクロピ
ンの先端部を形成するため、第４図２に示すもの
よりも小さな孔径の電極マスク１１を用いて２回
目の切削を行なう。以上の工程によつて、第３図
４に示されたものと同様な基板配線上に植立され
たマイクロピンを得ることができる。
を基板配線上に植立する、本発明の第２の実施の
態様による製造工程を示す断面図である。この実
施の態様においては、第４図１に示すように、未
加工の試料基板１０をあらかじめ基板１３の配線
８上にハンダ付けし、配線８と試料基板１０を電
源１２の一方の極に、電極マスク１５をもう一方
の極に接続する。つぎに、第４図２に示すよう
に、基板配線８上に個々のマイクロピンを形成す
るため、大きな孔径の電極マスク１５を用いて、
１回目の切削を行ない、試料基板１０を分離す
る。ついで、第４図３に示すように、マイクロピ
ンの先端部を形成するため、第４図２に示すもの
よりも小さな孔径の電極マスク１１を用いて２回
目の切削を行なう。以上の工程によつて、第３図
４に示されたものと同様な基板配線上に植立され
たマイクロピンを得ることができる。
以上説明したように、本発明の方法によれば、
マイクロピンは配線上に一括して植立されるため
に、配線に損傷を与えることがなく、また経済性
に富んでいる。
マイクロピンは配線上に一括して植立されるため
に、配線に損傷を与えることがなく、また経済性
に富んでいる。
第１図は従来の各種基板の実装例を示す斜視
図、第２図は第１図に示す実装例の断面図、第３
図および第４図は本発明によるマイクロピン製造
方法の工程を示す断面図である。 １…カード基板、２…ICチツプ、３…ボード
基板、４…配線基板、５…コネクタ基板、６，
６′…マイクロピン、７…水銀、８，８′…配線、
９…固定台、１０…試料基板、１１，１５…電極
マスク、１２…電源、１３…基板、１４…ハンダ
材。
図、第２図は第１図に示す実装例の断面図、第３
図および第４図は本発明によるマイクロピン製造
方法の工程を示す断面図である。 １…カード基板、２…ICチツプ、３…ボード
基板、４…配線基板、５…コネクタ基板、６，
６′…マイクロピン、７…水銀、８，８′…配線、
９…固定台、１０…試料基板、１１，１５…電極
マスク、１２…電源、１３…基板、１４…ハンダ
材。
Claims (1)
- 【特許請求の範囲】 １ 下記の工程を含むことを特徴とする、基板配
線上にマイクロピンを製造するためのマイクロピ
ン製造方法。 (A)試料基板底部を基板配線上に植立する工程、
および(B)試料基板底部に接続されている基板配線
を一方の電極とし、電極マスクをもう一方の電極
として、放電加工法により複数のマイクロピンを
形成分離する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55153766A JPS5778785A (en) | 1980-11-04 | 1980-11-04 | Method of producing micropin |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55153766A JPS5778785A (en) | 1980-11-04 | 1980-11-04 | Method of producing micropin |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5778785A JPS5778785A (en) | 1982-05-17 |
| JPS6232592B2 true JPS6232592B2 (ja) | 1987-07-15 |
Family
ID=15569656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55153766A Granted JPS5778785A (en) | 1980-11-04 | 1980-11-04 | Method of producing micropin |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5778785A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58223383A (ja) * | 1982-06-21 | 1983-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導素子実装用マイクロコネクタ |
| US7122760B2 (en) * | 2002-11-25 | 2006-10-17 | Formfactor, Inc. | Using electric discharge machining to manufacture probes |
-
1980
- 1980-11-04 JP JP55153766A patent/JPS5778785A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5778785A (en) | 1982-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688151A (en) | Multilayered interposer board for powering high current chip modules | |
| JP2840544B2 (ja) | 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法 | |
| JP3223257B2 (ja) | 熱電変換モジュールの製造方法 | |
| TW465148B (en) | Method for making socket connector | |
| KR960026718A (ko) | 상호 접속된 표면 금속층을 갖는 전자 모듈 및 그 제조 방법 | |
| JPH021152A (ja) | 半導体ウエハー列および半導体ウエハー列の製造方法 | |
| KR930014929A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| JPH0550134B2 (ja) | ||
| JPH05205832A (ja) | フレキシブルテープ構造及びフレキシブルテープ形成プロセス | |
| JPH09512139A (ja) | 半導体デバイス上へのばね要素の取り付け、及びウエハレベルのテストを行う方法 | |
| US6880245B2 (en) | Method for fabricating a structure for making contact with an IC device | |
| JPH04106714A (ja) | 磁気ヘッドの製造方法 | |
| US4288808A (en) | Circuit structures including integrated circuits | |
| EP0312217A1 (en) | Integrated circuit chip assembly | |
| US4874086A (en) | Film carrier and a method for manufacturing a semiconductor device utilizing the same | |
| US4139434A (en) | Method of making circuitry with bump contacts | |
| JPS5839071A (ja) | 太陽電池素子 | |
| JPS6232592B2 (ja) | ||
| CN101156284B (zh) | 用于接触电子设备的系统及其生产方法 | |
| US7193297B2 (en) | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device | |
| JPS6232591B2 (ja) | ||
| JP2000235062A (ja) | バーンイン試験装置およびそれを用いた半導体装置の製造方法 | |
| US6690088B2 (en) | Integrated circuit package stacking structure | |
| JP4260843B2 (ja) | デバイスおよびそれを製造する方法 |