JPS6232611B2 - - Google Patents

Info

Publication number
JPS6232611B2
JPS6232611B2 JP54042091A JP4209179A JPS6232611B2 JP S6232611 B2 JPS6232611 B2 JP S6232611B2 JP 54042091 A JP54042091 A JP 54042091A JP 4209179 A JP4209179 A JP 4209179A JP S6232611 B2 JPS6232611 B2 JP S6232611B2
Authority
JP
Japan
Prior art keywords
layer
apertures
barrier
region
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54042091A
Other languages
English (en)
Other versions
JPS54144176A (en
Inventor
Deebitsudo Furiidoman Juurusu
Hairaman Sarafu Ramudasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS54144176A publication Critical patent/JPS54144176A/ja
Publication of JPS6232611B2 publication Critical patent/JPS6232611B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は半導体に導体接点を形成するための方
法に係る。
超小型半導体集積回路装置の技術開発には、半
導体の不純物領域に導体接点を形成するための改
良された方法が必要とされ、これは最近開発され
たリソグラフイ技術並びに改良された材料付着方
法及び金属系によつて可能となつた。特に、不純
物領域にオーム接点及びシヨツトキ障壁ダイオー
ド接点を設けるために、新しい組合わせの金属が
開発されている。その様な接点及びそれらの付着
方法については、例えば本出願人所有の米国特許
第3995301号及び本出願人による特願昭53―84103
号の明細書に記載されている。一般的に、進歩し
た半導体集積回路は不純物領域に形成される３つ
の型の接点、即ちオーム接点、低い障壁の高さを
有するシヨツトキ障壁（LSB）ダイオード接点、
及び高い障壁の高さを有するシヨツトキ障壁
（HSB）ダイオード接点を必要とする。上記両明
細書に於て論じられている如く、スイツチング速
度、接点抵抗、及び電圧降下の観点から望ましい
接点を達成する金属系を適切に選択する場合に従
来問題があつた。
上記接点の形成に於けるもう１つの問題は、半
導体基板に於ける１つ又はそれ以上の同様な領域
には或る特定の型の接点を選択的に形成しそして
他の関連する領域には他の型の接点を形成するた
めに最適な技術が開発される必要があることであ
る。
オーム接点及びシヨツトキ障壁ダイオード接点
を設けるために広く用いられている金属は、シリ
コン基板に直接接触している、典型的には珪化白
金である金属珪化物の層である。それは、アルミ
ニウムがシリコンとの間に余り好ましくない接触
を形成するためである。珪化白金上には、アルミ
ニウム、クロム、金等の如き種々の金属が付着さ
れ得る。比較的低いドーピング濃度を有する不純
物領域上に珪化白金が形成された場合にはシヨツ
トキ障壁ダイオード接点が形成され、高不純物濃
度の基板上に珪化白金が形成された場合にはオー
ム接点が形成される。
前述の米国特許の明細書に記載されている如
く、珪化白金のシヨツトキ障壁ダイオード接点は
約0.8Vの比較的高い順方向の障壁を有してい
る。そのために、比較的遅いスイツチング速度を
有している。従つて、当技術分野に於ては、LSB
ダイオード接点を形成するための他の金属接点系
を開発することが必要とされている。
前述の本出願人による特願の明細書はその様な
１つの好ましい金属系について開示している。そ
のLSBダイオード接点は、N-導電型にドープさ
れたシリコン半導体領域上に注意深く制御された
条件の下でタンタルを付着することによつて形成
されている。そのHSBダイオード接点及びオー
ム接点は始めに各々他のN-導電型ドープ領域及
びN+導電型ドープ領域に珪化白金を形成しそし
て上記珪化白金上にタンタルを付着することによ
つて形成されている。
異なる型の導体接点を形成するためにそれらの
別個の金属層を付着する上記方法に於ては、オー
ム接点及びHSBダイオード接点の形成されるべ
き基板上の開孔中に白金が付着される。LSBダイ
オード接点の形成されるべき開孔は二酸化シリコ
ンの如き拡散マスクによつて保護されている。白
金が付着されそして焼結されて珪化白金が形成さ
れた後に、LSBダイオード接点の形成されるべき
開孔を除いて基板全体が典型的にはフオトレジス
ト・マスクで遮蔽される。上記拡散マスクがLSB
接点の形成されるべき開孔に於て食刻される。そ
れから、上記フオトレジスト・マスクが除去され
る。その結果、基板上のすべての開孔が露出され
そしてタンタルがそれらのすべての開孔中に付着
される。
この方法は、良好な接点を形成するが、望まし
い信頼性を有していない。第１に、別個の金属系
を付着するために、余分なフオトレジスト・マス
ク工程が必要とされる。第２に、フオトレジスト
層が直接珪化白金層上に付着される。フオトレジ
スト層を付着し、露光し、そして現象する通常の
工程に於ては、フオトレジストの溶媒を除去する
ためにポーストベーク処理が施されねばならな
い。その結果、珪化白金層に付着しがちである強
固な層が形成されてしまう。その様なフオトレジ
ストの除去は極めて困難であり、又珪化白金層上
に望ましくない汚染物質を残すことが解つた。
従つて、本発明の目的は、異なる組合わせの導
体層を必要とする異なる型の導体接点を選択的に
形成するための改良された方法を提供することで
ある。
本発明の目的は、半導体基板中の領域上に接点
を選択的に形成するための新規な方法によつて達
成される。基本的に云えば、本発明による方法に
於ては、露出された第１組の接点開孔上に金属が
付着される間、第２組の接点開孔上にマスクとし
て保護層即ち障壁酸化物層が付着される。この障
壁酸化物層は上記第２組の接点の清浄さ及び信頼
性を改善する。
その好ましい方法に於ては、すべての接点領域
を限定するために拡散マスクが用いられる。障壁
酸化物層が各接点領域中に熱成長又は化学的に気
相付着される。それから、第１組の接点の形成さ
れるべき領域上の障壁酸化物層が露出される様
に、遮蔽フオトレジスト・マスクが付着及びパタ
ーン化される。次に、典型的には珪化白金である
第１金属層が形成される。それから、保護されて
いる接点領域から障壁酸化物層が除去されそして
例えばアルミニウム、クロム、タンタル、チタン
―タングステン等の第２金属層がすべての開孔中
に付着される。その結果、第２組の開孔中に１つ
の金属層が形成されそして第１組の開孔中に２つ
の金属層が形成される。
本発明による方法の好実施例に於ては、１つの
金属層を有する開孔にLSBダイオード接点が形成
されそして２つの金属層を有する開孔にオーム接
点又はHSBダイオード接点が形成される。
本発明による新規な方法は、例えば全く別個の
金属系が必要とされる、３つ以上のその様な金属
層を要する装置にも適用され得る。
次に、本発明による方法をその好実施例につい
て更に詳細に説明する。本明細書に於て用いられ
ている“層”なる用語はマスクを変えずに付着さ
れる１つ又はそれ以上の材料の層を意味する。従
つて、１つの導体層は２つ以上の材料を含んでも
よく、例えば１つの層はアルミニウム―クロム、
クロム―タンタル、アルミニウム―クロム―タン
タル等の如き１つ又はそれ以上の金属の複合層か
ら成り得る。
第１図はP-導電型基板２上に付着されたN-導
電型のエピタキシヤル層８を含む、部分的に完成
された集積回路を示している。サブコレクタ領域
４及びP+分離領域７がエピタキシヤル層８中に
外方拡散されている。好ましくは、層８は約２μ
ｍ又はそれ以下の厚さ及び2.1乃至2.3×1016原子
１cm3の不純物濃度を有している。基板２は典型的
には10Ωcmの抵抗率を有している。領域４及び７
は、基板２の表面の一部を露出させるマスクの開
孔中にそれらの領域を拡散する標準的方法によつ
て有利に形成される。典型的なN+導電型不純物
は砒素又は燐であり、典型的なP+導電型不純物
は硼素である。
次に、上記マスクが従来の食刻技術により基板
２から剥離され、層８がエピタキシヤル成長され
て、領域４及び７が層８中に外方拡散される。
エピタキシヤル層８は又、層８中に形成される
べき装置の種々の領域を分離する埋設酸化物分離
領域９及び１０を含んでいる。それらの領域は、
Ｐ導電型の抵抗領域１５、N+導電型のサブコレ
クタ導通領域１４、Ｐ導電型のベース領域１２等
である。分離領域１０はベース領域１２からサブ
コレクタ導通領域１４を分離する。
分離領域９及び１０はエピタキシヤル層８中に
溝を食刻することによつて形成される。溝の形成
されるべきでない基板の他の部分が二酸化シリコ
ン層と窒化シリコン層とから成る複合層の如き適
当なマスクで覆われる。それから、上記溝が湿式
の化学的食刻技術又は反応性イオン食刻のいずれ
かによつて食刻される。上記溝が周知の方法によ
り乾燥した酸素、蒸気と酸素との組合わせ、又は
それらの両方を用いて二酸化シリコンで充填され
る。又は、二酸化シリコンは熱成長される代りに
溝中に付着されてもよい。それから、N+導電型
のサブコレクタ導通領域１４が適当なマスク技術
によつて形成され、次に抵抗領域１５及びベース
領域１２が形成される。
以上の記載は半導体技術の分野に於て周知のこ
とである。更に、半導体基板内に種々の不純物領
域を形成するために種々の代替的方法が用いられ
得る。例えば、ベース領域１２及び抵抗領域１５
は拡散又はイオン注入技術のいずれによつても形
成され得る。又、分離領域を形成するための他の
技術も知られている。更に、ベース領域１２及び
抵抗領域１５は、本出願人により既に提案されて
いる他の好ましい技術によつても有利に形成され
得る。しかしながら、これらの前述の工程は単に
本発明による方法を実施するための最適な工程と
して示されてものである。第１図に示されている
構造体及び該構造体の形成に用いられる方法は本
発明の要旨を成すものではない。
第１図に於て、本発明による方法は熱成長され
た二酸化シリコン層２０と化学的に気相付着され
た窒化シリコン層２１との複合層から成る拡散マ
スクの形成とともに始められる。エピタキシヤル
層８中の種々の選択された領域に導体接点を形成
するために、この拡散マスク中に開孔が形成され
ている。
典型的には約0.8Vの障壁の高さを有するHSB
ダイオード接点の形成されるべき領域１７上に開
孔が形成される。エミツタ領域の形成されるべき
Ｐ導電型のベース領域１２の領域１１上にも開孔
が形成される。ベース領域にオーム接点を設ける
ために領域１１の両側に１対の開孔が形成され
る。N+導電型のサブコレクタ導通領域１４及び
Ｐ導電型の抵抗領域１５にオーム接点を形成する
ためにも開孔が設けられる。
又、約0.5Vの障壁の高さを有するLSBダイオー
ド接点の形成されるべき領域１６上にも開孔が形
成される。通常、数千個のダイオード並びにトラ
ンジスタ、抵抗等の他の半導体素子が同一の半導
体チツプ内に含まれており、又図に示されている
すべての領域が本発明による方法に於て必ずしも
必要とされるものではないことを理解されたい。
それらは単に本発明による方法を実施するための
最も好ましい例として示されている。
第２図に於て、前述の層２０と層２１との複合
層から成る拡散マスク中の各開孔に保護層として
の障壁酸化物層２４が成長又は付着される。障壁
酸化物層２４は乾燥した酸素中で約1000℃に於て
30分間250Åの厚さにエピタキシヤル層８から熱
成長されることが好ましい。この厚さは後の工程
に於ける汚染を防ぐために充分厚いだけでなく、
浸漬食刻により容易に除去され得る様に充分薄い
ことが解つた。障壁酸化物層２４は、熱成長され
る代りに、従来の化学的気相付着技術によつても
形成され得る。例えば、二酸化シリコン層が、シ
ラン、二酸化炭素、及び水素を含むチエンバ内で
約1000℃の温度に於て約２分間熱分解付着されて
もよい。それから、第３図に於て、基板中にN+
導電型のエミツタ領域２６とサブコレクタ導通領
域１４中の高濃度のN+導電型領域２５のみを限
定するための遮蔽フオトレジスト・マスク２７を
形成するために通常のリソグラフイ技術が用いら
れる。一般的には、遮蔽フオトレジスト・マスク
２７は基板中のすべてのＮ導電型領域を露出させ
るために用いられる。この段階に於て、N+導電
型のエミツタ領域２６及びサブコレクタ導通領域
１４中の高濃度のN+導電型領域２５が好ましく
は障壁酸化物層２４を介して砒素又は燐をイオン
注入することによつて形成される。
又は、領域２５及び２６の形成は、障壁酸化物
層２４が典型的には緩衝された弗化水素酸を用い
て露出領域に於て食刻された後に達成されてもよ
い。それから、上記領域が直接基板中にイオン注
入されることにより又は従来の拡散技術により形
成される。領域２５及び２６が形成された後に、
遮蔽フオトレジスト・マスク２７が酸素を用いた
プラズマ食刻チエンバ内で灰化されることにより
又は湿式方法により剥離される。
エミツタ領域２６及び高濃度のN+導電型領域
２５をドライブ・インした後、第４図に示されて
いる如く、領域１６を除く基板中のすべての不純
物領域が露出される様に、第２遮蔽フオトレジス
ト・マスク３０が付着され、露出され、そして現
像される。後の工程に於てLSBダイオード接点の
形成されるべき領域１６は遮蔽されている。上記
領域が露出されるとき、障壁酸化物層２４は遮蔽
フオトレジスト・マスク３０が現像された後に各
開孔から除去される。従つて、遮蔽フオトレジス
ト・マスク３０は障壁酸化物層２４によつてエピ
タキシヤル層中のいずれの領域とも接触すること
がない。
それから、障壁酸化物層２４が遮蔽フオトレジ
スト・マスク３０を実質的に食刻しない食刻剤で
ある緩衝されたHF中に基板全体を浸漬食刻する
ことによつて除去される。又、乾式食刻も用いら
れ得る。LSBダイオード接点領域１６上の層２４
は遮蔽フオトレジスト・マスク３０によつて食刻
剤から保護されている。
次に、遮蔽フオトレジスト・マスク３０が従来
の手段により、好ましくは遮蔽フオトレジスト・
マスク２７に関連して述べた方法によつて、剥離
される。その結果、残された障壁酸化物層２４に
より保護されている領域１６を除くすべての不純
物領域が露出される。
第５図に於て、白金層３２が、障壁酸化物層２
４により保護されている領域１６上の開孔を除く
すべての開孔及び層２１上に全体的に付着され
る。白金層は蒸着又はスパツタリングにより約
400Åの厚さに付着されることが好ましい。それ
から、ウエハが窒素雰囲気中で約550℃に於て20
分間焼結されることにより白金がシリコンと反応
して、珪化白金層３２が形成される。窒化シリコ
ン層２１上の白金層を含む反応されていない白金
が典型的には王水中で食刻されることにより除去
される。白金の代りに、パラジウム、ニツケル又
はハフニウムの如き他の金属も用いられ得ること
は当業者に明らかである。
次の工程に於て、LSBダイオード接点領域１６
を露出させるため、該領域１６上に配置されてい
る障壁酸化物層２４が好ましくは浸漬食刻によつ
て除去される。珪化白金層３２は緩衝されたHF
により影響されないので保護される必要はない。
それから、第６図に示されている如く、金属系
の残りの部分が層２０と層２１との複合層から成
るマスク中のすべての開孔に付着される。そのた
めの好ましい方法には本出願人所有の米国特許第
4004044号の明細書に記載されているリフト・オ
フ技術がある。この方法は又、前述の本出願人に
よる特願昭53―84103号の明細書にも記載されて
いるので、本明細書に於ては詳述しない。金属系
を形成するための他の代替的技術としては、当業
者に周知である標準的な湿式方法又は反応性イオ
ン（プラズマ）を用いた除去的食刻方法等が用い
られる。しかしながら、リフト・オフ技術はより
良好に限定された金属系を設けることが出来、従
つて配線に要する領域を最少限に留め得る。
領域１７にはHSBダイオード接点が形成さ
れ、領域１６にはLSBダイオード接点が形成さ
れ、そして金属系の付着されている他の領域には
オーム接点が形成される。前述の特願昭53―
84103号の明細書に記載されている如く、金属系
はタンタル層４０、クロム層４１、及びアルミニ
ウム層４２から成ることが好ましい。この場合の
“アルミニウム”なる用語は又銅をドープされた
アルミニウム及び銅をドープされたアルミニウム
―シリコンも含んでいる。これは今日最も良好な
金属系であることが知られているが、本発明によ
る方法に於て他の金属系も用いられ得る。
本発明による方法によれば、如何なる場合で
も、珪化白金層３２上に硬化したフオトレジスト
層が付着されることがない。従つて、白金層上に
付着した強固なフオトレジスト層を剥離する場合
に生じる汚染物質の除去の問題が解決され得る。
更に、LSBダイオード接点領域１６上に付着さ
れた障壁酸化物層２４が浸漬食刻によつて除去さ
れ得るため、該層２４が除去されるときに珪化白
金層を有している他の開孔が他のマスクによつて
保護される必要がない。その結果、従来の金属化
技術の場合よりもマスク工程が減少される。
以上に於て、本発明による方法を特にその好実
施例について説明したが、本発明の要旨及び範囲
を逸脱することなく多くの変更が可能であること
を理解されたい。例えば、上記好実施例に於ては
或る特定の金属系が用いられたが、他の同様な金
属系も用いられ得る。前述の如く、本発明による
方法は又、３つ以上の金属系を必要とする方法に
も適用され得る。例えば、或る種の複雑な回路は
３組の別個の金属層を必要とし得る。
【図面の簡単な説明】
第１図乃至第６図は本発明による方法の種々の
工程に於ける半導体構造体を示している部分的断
面図である。 ２……基板、４……サブコレクタ領域、７，
９，１０……分離領域、８……エピタキシヤル
層、１２……ベース領域、１４……サブコレクタ
導通領域、１５……抵抗領域、１６……低い障壁
の高さを有するシヨツトキ障壁（LSB）ダイオー
ド接点領域、１７……高い障壁の高さを有するシ
ヨツトキ障壁（HSB）ダイオード接点領域、２
０……二酸化シリコン層、２１……窒化シリコン
層、２４……障壁酸化物層（保護層）、２５……
高濃度のN+導電型領域、２６……エミツタ領
域、２７，３０……遮蔽フオトレジスト・マス
ク、３２……白金層（珪化白金層）、４０……タ
ンタル層、４１……クロム層、４２……アルミニ
ウム層。

Claims (1)

  1. 【特許請求の範囲】 １ オーミツク接点又は高障壁のシヨツトキー障
    壁接点を形成すべき第１組の不純物領域を露出す
    る第１組の開孔及び低障壁のシヨツトキー障壁接
    点を形成すべき第２組の不純物領域を露出する第
    ２組の開孔を半導体基板を覆う絶縁層に同時に形
    成し、熱酸化により上記第１組及び第２組の開孔
    内に保護層を形成し、上記第１組の開孔に於ける
    第１組の不純物領域が露出される様に第２組の開
    孔を保護して上記第１組の開孔から上記保護層を
    除去し、露出された上記第１組の不純物領域に第
    １の金属珪化物接点材料を付着し、レジスト層を
    用いることなく、上記第２組の開孔に於ける第２
    組の不純物領域が露出される様に上記第２組の開
    孔から上記保護層を除去し、上記第１の金属珪化
    物接点材料の上及び第２組の不純物領域に低障壁
    のシヨツトキー障壁を形成しうる第２の接点材料
    を付着することを含む、導体接点の形成方法。 ２ 上記第２組の開孔から上記保護層を除去する
    工程は、浸漬食刻で行なう特許請求の範囲第１項
    の方法。
JP4209179A 1978-05-01 1979-04-09 Method of forming semiconductor junction Granted JPS54144176A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/901,902 US4233337A (en) 1978-05-01 1978-05-01 Method for forming semiconductor contacts

Publications (2)

Publication Number Publication Date
JPS54144176A JPS54144176A (en) 1979-11-10
JPS6232611B2 true JPS6232611B2 (ja) 1987-07-15

Family

ID=25415026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4209179A Granted JPS54144176A (en) 1978-05-01 1979-04-09 Method of forming semiconductor junction

Country Status (6)

Country Link
US (1) US4233337A (ja)
EP (1) EP0005185B1 (ja)
JP (1) JPS54144176A (ja)
CA (1) CA1121070A (ja)
DE (1) DE2960971D1 (ja)
IT (1) IT1166765B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02504453A (ja) * 1987-05-21 1990-12-13 ビー・エス・エイチ、エレクトロニクス、リミテッド 車輌用アンテナ
KR20210095266A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425379A (en) 1981-02-11 1984-01-10 Fairchild Camera & Instrument Corporation Polycrystalline silicon Schottky diode array
SE8101994L (sv) * 1981-03-27 1982-09-28 Tove Per Arne Elektronisk krets med schottky-felttransistor med kontaktelement med olika schottky-barrierhojd
JPS57162460A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Manufacture of semiconductor device
JPS5975659A (ja) * 1982-10-22 1984-04-28 Fujitsu Ltd 半導体装置の製造方法
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
US4501061A (en) * 1983-05-31 1985-02-26 Advanced Micro Devices, Inc. Fluorine plasma oxidation of residual sulfur species
US4713355A (en) * 1984-04-16 1987-12-15 Trw Inc. Bipolar transistor construction
US4648909A (en) * 1984-11-28 1987-03-10 Fairchild Semiconductor Corporation Fabrication process employing special masks for the manufacture of high speed bipolar analog integrated circuits
IT1213261B (it) * 1984-12-20 1989-12-14 Sgs Thomson Microelectronics Dispositivo a semiconduttore con metallizzazione a piu' spessori eprocedimento per la sua fabbricazione.
DE3446789A1 (de) * 1984-12-21 1986-07-03 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zum herstellen von halbleiterbauelementen
US4717678A (en) * 1986-03-07 1988-01-05 International Business Machines Corporation Method of forming self-aligned P contact
US4894701A (en) * 1988-05-09 1990-01-16 General Electric Company Semiconductor device detector and method of forming same
US5268316A (en) * 1991-12-06 1993-12-07 National Semiconductor Corporation Fabrication process for Schottky diode with localized diode well
US6096629A (en) * 1998-11-05 2000-08-01 Taiwan Semiconductor Manufacturing Company Uniform sidewall profile etch method for forming low contact leakage schottky diode contact
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US7628309B1 (en) 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US20070013014A1 (en) * 2005-05-03 2007-01-18 Shuwen Guo High temperature resistant solid state pressure sensor
US7400042B2 (en) * 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
US7737049B2 (en) 2007-07-31 2010-06-15 Qimonda Ag Method for forming a structure on a substrate and device
US11349010B2 (en) * 2019-12-30 2022-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Schottky barrier diode with reduced leakage current and method of forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1808342A1 (de) * 1967-11-15 1970-04-09 Western Electric Co Verfahren zum Herstellen eines Halbleiterbauelementes
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices
ZA739261B (en) * 1973-01-15 1975-01-29 Aerojet General Co Process for recovery of minerals from acidic streams
US3995301A (en) * 1973-03-23 1976-11-30 Ibm Corporation Novel integratable Schottky Barrier structure and a method for the fabrication thereof
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
US3956527A (en) * 1973-04-16 1976-05-11 Ibm Corporation Dielectrically isolated Schottky Barrier structure and method of forming the same
US3900944A (en) * 1973-12-19 1975-08-26 Texas Instruments Inc Method of contacting and connecting semiconductor devices in integrated circuits
US3904454A (en) * 1973-12-26 1975-09-09 Ibm Method for fabricating minute openings in insulating layers during the formation of integrated circuits
US4018627A (en) * 1975-09-22 1977-04-19 Signetics Corporation Method for fabricating semiconductor devices utilizing oxide protective layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02504453A (ja) * 1987-05-21 1990-12-13 ビー・エス・エイチ、エレクトロニクス、リミテッド 車輌用アンテナ
KR20210095266A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
DE2960971D1 (en) 1981-12-24
CA1121070A (en) 1982-03-30
IT1166765B (it) 1987-05-06
EP0005185A1 (de) 1979-11-14
JPS54144176A (en) 1979-11-10
US4233337A (en) 1980-11-11
IT7922105A0 (it) 1979-04-24
EP0005185B1 (de) 1981-10-14

Similar Documents

Publication Publication Date Title
JPS6232611B2 (ja)
US4215156A (en) Method for fabricating tantalum semiconductor contacts
US4609568A (en) Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
EP0110211B1 (en) Bipolar transistor integrated circuit and method for manufacturing
EP0188291B1 (en) Bipolar semiconductor device and method of manufacturing the same
EP0068154B1 (en) Integrated circuit containing a semiconductive substrate having field isolation regions and electrically conductive regions
EP0166983A2 (en) Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
US4988632A (en) Bipolar process using selective silicon deposition
JPS62588B2 (ja)
EP0076105A2 (en) Method of producing a bipolar transistor
US4214256A (en) Tantalum semiconductor contacts and method for fabricating same
US4933297A (en) Method for etching windows having different depths
US4982244A (en) Buried Schottky clamped transistor
JPS6153867B2 (ja)
EP0051534B1 (en) A method of fabricating a self-aligned integrated circuit structure using differential oxide growth
US4525922A (en) Method of producing a semiconductor device
US4883772A (en) Process for making a self-aligned silicide shunt
US4408388A (en) Method for manufacturing a bipolar integrated circuit device with a self-alignment base contact
US4631568A (en) Bipolar transistor construction
US5670417A (en) Method for fabricating self-aligned semiconductor component
US4464825A (en) Process for fabrication of high-speed radiation hard bipolar semiconductor devices
CA1201218A (en) Integrated semiconductor circuit with bipolar transistor structure, and a fabrication method thereof
JP3161718B2 (ja) 集積回路に保護金属シリサイド層を形成する方法
US5736447A (en) Method for manufacturing a bipolar junction transistor having a polysilicon emitter
EP0264309B1 (en) Self-aligned base shunt for transistor