JPS623295A - Display image compensation - Google Patents
Display image compensationInfo
- Publication number
- JPS623295A JPS623295A JP60142276A JP14227685A JPS623295A JP S623295 A JPS623295 A JP S623295A JP 60142276 A JP60142276 A JP 60142276A JP 14227685 A JP14227685 A JP 14227685A JP S623295 A JPS623295 A JP S623295A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- sum
- pixels
- display
- brightness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 29
- 239000013598 vector Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、水平及び垂直方向に規則的に配列された複数
の画素(ピクセル)を有する表示器に、 ・画像を
滑らかに表示する表示画像補償方法に関する。Detailed Description of the Invention [Industrial Application Field] The present invention provides a display device having a plurality of pixels arranged regularly in the horizontal and vertical directions: - A display image that smoothly displays an image. Regarding compensation methods.
表示装置に用いられるラスタ走査型陰極線管表示器、並
びに液晶及びプラズマ等の平面表示器は、複数の画素が
水平及び垂直方向に規則的に配列している。また、表示
画像を記憶する記憶回路(表示メモリ)の各記憶場所は
表示器の各画素と1対1に対応しているので、この記憶
回路の記憶内容(輝度値)に応じて表示器の対応画素を
輝度変調して表示を行なっている。ところで、これら表
示装置では、表示器の解像度や記憶回路の記憶容量の制
限により、画素の総数が例えば1280x 1024個
というように限定されている。よって、ベクトル発生器
等による輝点の計算上の理想的な表示位置と実際の表示
位置とがずれ、斜めの画像がギザギザに表示される。こ
れを一般にジャギーという。BACKGROUND ART In raster scanning cathode ray tube displays, liquid crystal displays, plasma displays, and other flat displays used in display devices, a plurality of pixels are regularly arranged in the horizontal and vertical directions. In addition, each memory location of the memory circuit (display memory) that stores display images has a one-to-one correspondence with each pixel of the display device, so the display device Display is performed by modulating the brightness of the corresponding pixels. By the way, in these display devices, the total number of pixels is limited to, for example, 1280x1024 due to limitations on the resolution of the display and the storage capacity of the storage circuit. Therefore, the ideal display position calculated by a vector generator or the like and the actual display position deviate from each other, and the oblique image is displayed in a jagged manner. This is generally called jaggies.
このジャギーを改善するため、従来からいくつかの提案
が行なわれている。その内、第1の従来技術は、特開昭
55−95986号及び特開昭56−156873号公
報に開示されている如く、計算上の表示位置とこの表示
位置を挾む2つの画素との距離に応じて、これら2つの
画素を輝度変調している。第2の従来技術は、特開昭5
8−37685号公報に開示されている如く、陰極線管
に主偏向回路の外に副偏向回路を設け、陰極線管上の輝
点を計算上の表示位置に近づけている。特開昭59−9
9486号公報に開示された第3の従来技術は、ラスク
走査に同期して画像記憶回路から記憶内容を読出して輝
度制御信号を発生する際、記憶回路からの読出し信号を
2分の1画素分だけ遅延したものと、遅延しないものと
を合成して輝度制御信号としている。また、特開昭60
−2987号公報に開示された第4の従来技術は、表示
器がインク−レス表示を行ない、画像記憶回路が色デー
タ領域及びこの領域に対応した発光制御データ領域に分
かれている。そして、これら領域の記憶内容を同時に読
出し、発光制御データに応じて、フィールド1及び2で
色データを選択的に表示器に供給 □すると共に
、選択的に色データを遅延して水平方 向に画素を
シフトしている。In order to improve this jaggies, several proposals have been made in the past. Among these, the first prior art is based on the calculation of a calculated display position and two pixels that sandwich this display position, as disclosed in Japanese Patent Application Laid-open No. 55-95986 and Japanese Patent Application Laid-Open No. 56-156873. The brightness of these two pixels is modulated depending on the distance. The second conventional technology is
As disclosed in Japanese Patent No. 8-37685, a sub-deflection circuit is provided in the cathode-ray tube in addition to the main deflection circuit to bring the bright spot on the cathode-ray tube close to the calculated display position. Japanese Patent Publication No. 59-9
A third conventional technique disclosed in Japanese Patent No. 9486 is that when reading out the storage contents from an image storage circuit in synchronization with rask scanning and generating a brightness control signal, the readout signal from the storage circuit is divided into 1/2 pixels. The luminance control signal is obtained by combining the delayed signal and the non-delayed signal. Also, JP-A-60
In the fourth prior art disclosed in Japanese Patent No. 2987, the display performs inkless display, and the image storage circuit is divided into a color data area and a light emission control data area corresponding to this area. Then, the memory contents of these areas are simultaneously read out, and color data is selectively supplied to the display in fields 1 and 2 according to the light emission control data. At the same time, the color data is selectively delayed in the horizontal direction. Shifting pixels.
上述の第1の従来技術では輝度の比例配分を行なうため
、演算処理が複雑であり、回路構成が複雑になり、また
曲線への適用も困難であった。また、第2の従来技術で
は高精度の偏向回路が要求 ::;。In the above-mentioned first conventional technique, since the brightness is proportionally distributed, the arithmetic processing is complicated, the circuit configuration is complicated, and it is also difficult to apply to curves. Furthermore, the second prior art requires a highly accurate deflection circuit.
され、回路構成が複雑かつ高価であった。更に第
′3の従来技術では、記憶回路からの読出し信号の
□遅延は、表示器の画素を水平方向にしかシフトで
きないため、水平に対し直線の傾きが45度以上
□の場合に、ジャギーを改善できなかった。また第4の
従来技術では、画像記憶回路の記憶容量が余 分に
必要となった。The circuit configuration was complicated and expensive. Further
In the prior art '3, the readout signal from the storage circuit is
□Delay can only shift the pixels of the display in the horizontal direction, so if the slope of the straight line is 45 degrees or more with respect to the horizontal
In the case of □, the jaggies could not be improved. Further, in the fourth conventional technique, an extra storage capacity of the image storage circuit is required.
したがって本発明の目的は、簡単な・・−ドウエア構成
で、直線及び曲線等の線画及び面画の画像のジャギーを
改善する表示画像補償方法の提供にある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a display image compensation method for improving jaggies in images of line drawings such as straight lines and curved lines and area drawings with a simple hardware configuration.
本発明の画像補償方法では、水平及び垂直方向に規則的
に配列された複数の画素に対応する記憶場所を有する記
憶回路に書込まれた画像の輝度値を読出して表示器に表
示する際に、垂直方向に隣接する画素同士の輝度値の和
を順次求め、この和に応じた新たな輝度値を上側の画素
の記憶場所に書込む第1過程と、垂直方向に隣接する画
素同士の輝度値の和を順次求め、この和に応じた新たな
輝度値を下側の画素の記憶場所に書込む第2過程と、水
平方向に隣接する画素同士の輝度値の和を順次求め、こ
の和に応じた新だな輝度値を左側の画素の記憶場所に書
込む第3過程と、水平方向に隣接する画素同士の輝度値
の和を順次求め、この和に応じた新たな輝度値を右側の
画素の記憶場所に書込む第4過程とを所定順序で行ない
、記憶回路から新たな輝度値を読出して画像を表示器に
滑らかに表示している。In the image compensation method of the present invention, when reading the luminance value of an image written in a memory circuit having memory locations corresponding to a plurality of pixels regularly arranged in the horizontal and vertical directions and displaying it on a display device, , the first process of sequentially calculating the sum of the luminance values of vertically adjacent pixels and writing a new luminance value corresponding to this sum into the memory location of the upper pixel, and the luminance of vertically adjacent pixels. A second process of sequentially calculating the sum of the values and writing a new brightness value corresponding to this sum into the memory location of the lower pixel, and a second process of sequentially calculating the sum of the brightness values of horizontally adjacent pixels and writing this sum. A third step is to write a new brightness value corresponding to the left pixel into the storage location of the pixel on the left, and the sum of the brightness values of horizontally adjacent pixels is sequentially calculated, and a new brightness value corresponding to this sum is written to the memory location of the pixel on the right side. The fourth step of writing data into the storage location of the pixel is performed in a predetermined order, and the new brightness value is read out from the storage circuit to smoothly display the image on the display.
本発明では、上述のように画像を補償するので、
“単一の画素についてみた場合、その画素自体の輝度を
最も高くし、その画素の上下左右の4つの画素の輝度を
低くし、更に斜め方向の4つの画素の ゛輝度を更
に低くでき、全体として自然で滑らかな □画像
を表示できる。In the present invention, since the image is compensated as described above,
“When looking at a single pixel, the brightness of that pixel itself can be made the highest, the brightness of the four pixels on the top, bottom, left and right of that pixel can be lowered, and the brightness of the four pixels in the diagonal direction can be further lowered, and the overall brightness can be lowered. □Can display images as natural and smooth as possible.
以下、添付図を参照して本発明の実施例を詳細に説明す
る。まず、本発明の詳細な説明する。第2図は、9個の
画素(ピクセル)の各輝度値を示している。この場合、
中心の画素の輝度値を4とし、その上下左右の4個の画
素の輝度値を2とし、中心画素の斜め方向の4個の画素
の輝度値を1と ゛する。すると、1個の点が9
個の画素の輝度値の 7総和で表わされ、全体とし
て滑らかな画像になる。 次に、第2図に示す画像
を作成する方法を第1 ′図の流れ図に従って説
明する。まず、第3図の画 ゛1素4にのみ輝度値
1を与え、他のすべての画素の輝度値はOとする。(第
2図及び第3図の円は各画素を表わすが、その中の数は
第2図が輝度値を表わし、第3図が画素番号を表わして
いる点に注意されたい。)また、9個の周囲には輝度値
0の画素が配置されているとする。まず第1過程(ステ
ップ1)において、垂直方向に隣接する画素の輝度値の
和を求め、この和を上側の画素の新たな輝度値とする。Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, the present invention will be explained in detail. FIG. 2 shows the brightness values of nine pixels. in this case,
The brightness value of the center pixel is set to 4, the brightness values of the four pixels above, below, left and right of the center pixel are set to 2, and the brightness values of the four pixels in diagonal directions from the center pixel are set to 1. Then, one point becomes 9
It is expressed as the sum of 7 brightness values of each pixel, resulting in a smooth image as a whole. Next, a method for creating the image shown in FIG. 2 will be explained according to the flowchart shown in FIG. 1'. First, a brightness value of 1 is given only to pixel 1, element 4 in FIG. 3, and brightness values of all other pixels are set to O. (The circles in Figures 2 and 3 represent each pixel, but please note that the numbers inside the circles represent the brightness value in Figure 2 and the pixel number in Figure 3.) It is assumed that pixels with a luminance value of 0 are arranged around the nine pixels. First, in a first process (step 1), the sum of the brightness values of vertically adjacent pixels is determined, and this sum is set as the new brightness value of the upper pixel.
例えば、画素1の輝度値0と画素4の輝度値1との和1
を画素1の新たな輝度値とする。この過程を各画素につ
いて行なうと次のようになる。For example, the sum of the brightness value 0 of pixel 1 and the brightness value 1 of pixel 4 is 1
Let be the new luminance value of pixel 1. If this process is performed for each pixel, the result will be as follows.
次に、第2過程(ステップ2)において、垂直方向に隣
接する画素の輝度値の和を求め、この和を下側の画素の
新たな輝度値とする。例えば、画素1の輝度値1と画素
4の輝4度値1との和2を画素4の新たな輝度値とする
。この過程を各画素について行なうと次のようになる。Next, in a second process (step 2), the sum of the luminance values of vertically adjacent pixels is determined, and this sum is set as the new luminance value of the lower pixel. For example, the sum 2 of the brightness value 1 of pixel 1 and the brightness value 1 of pixel 4 is set as the new brightness value of pixel 4. If this process is performed for each pixel, the result will be as follows.
更に、第3過程(ステップ3)において、水平 □方
向に隣接する画素の輝度値の和を求め、この和 ・。Furthermore, in the third process (step 3), the sum of the luminance values of pixels adjacent in the horizontal □ direction is calculated, and this sum is .
を左側の画素の新たな輝度値とする。例えば、画素3の
輝度値Oと画素4の輝度値2との和2を画 □素3の
新たな輝度値とする。この過程を各画素について行なう
と次のようになる。Let be the new brightness value of the left pixel. For example, the sum 2 of the brightness value O of pixel 3 and the brightness value 2 of pixel 4 is set as the new brightness value of pixel 3. If this process is performed for each pixel, the result will be as follows.
また、第4過程(ステップ4)において、水平方向に隣
接する画素の輝度値の和を求め、この和を右側の画素の
新たな輝度値とする。例えば、画素3の輝度値2と画素
4の輝度値2との和4を画素4の新たな輝度とする。こ
の過程を各画素について行なうと次のようになる。Furthermore, in the fourth process (step 4), the sum of the luminance values of horizontally adjacent pixels is determined, and this sum is set as the new luminance value of the pixel on the right side. For example, the sum of the brightness value 2 of pixel 3 and the brightness value 2 of pixel 4, 4, is set as the new brightness of pixel 4. If this process is performed for each pixel, the result will be as follows.
この結果は第2図に示した各画素の輝度値と同じである
。また、第1〜第4過穆は任意の順序で実行しても、結
果は同じである。This result is the same as the luminance value of each pixel shown in FIG. Moreover, even if the first to fourth superimpressions are performed in any order, the result will be the same.
一般的には、表示器の各画素の輝度値は、各画素に対応
する記憶装置の記憶場所に記憶されている。上述の例で
は、最高輝度値が4なので、各記憶場所は2ビツトであ
る。ところで、第1過程においては、演算(和)の結果
が上側の画素の記憶場所に書込まれることになるので、
演算の順序を上側の画素から下側の画素方向に行なえば
、別の記憶回路が不要となる。同様に、第2過程では下
側から上側の方向に、第3過程では左側から右側の方向
に、第4過程では右側から左側の方向に演算を行なえば
、別の記憶回路が不要である。Generally, the brightness value of each pixel of the display is stored in a storage location of the storage device that corresponds to each pixel. In the example above, the highest brightness value is 4, so each storage location is 2 bits. By the way, in the first process, the result of the operation (sum) is written to the memory location of the upper pixel, so
If the calculation order is performed from the upper pixel to the lower pixel, no separate storage circuit is required. Similarly, if the calculation is performed from the bottom to the top in the second process, from the left to the right in the third process, and from the right to the left in the fourth process, no separate storage circuit is required.
第4図は、本発明を利用する表示装置の一例のブロック
図である。タブレット又はキーボード等の入力装置10
やホスト・コンピュータ(図示セず)からの画像情報は
、中央処理装置(CPU)12を介してベクトル発生器
14に供給される。CPU12は、例えばマイクロプロ
セッサでアリ、ベクトル発生器14には、例えばデジタ
ル微分解析器(DDA)が利用できる。ベクトル発生器
14は、発生したベクトルを表示メモリ(ビット・マノ
゛プ・メモリ)16に書込む。この表示メモリ16に記
・憶された各輝度の位置は理想的な表示位置でない
ので、ジャギーを含んでいる。そこで、ROM 18に
記憶され、第1図の流れ図に対応するグログラムに従っ
て、CPU12は表示メモリ16の各画素 “の輝度
値を補償する。表示制御回路20は、表示 ′メモ
リ16の記憶内容を順次読出し、表示器22に表示する
。これらの構成は周知なので、これ以上の詳細説明は省
略する。 ′第5図は10x
lOの画素を示す。これは表示メモリ16及び表示器2
2に対応、する。ベクトル発生器14が書込んだ輝度値
を、画素P。。ではi。。。FIG. 4 is a block diagram of an example of a display device that utilizes the present invention. Input device 10 such as a tablet or keyboard
Image information from a host computer (not shown) is supplied to a vector generator 14 via a central processing unit (CPU) 12. The CPU 12 can be, for example, a microprocessor, and the vector generator 14 can be, for example, a digital differential analyzer (DDA). Vector generator 14 writes the generated vectors into display memory (bit manop memory) 16. The positions of each brightness stored in the display memory 16 are not ideal display positions and therefore include jaggies. Therefore, the CPU 12 compensates the brightness value of each pixel in the display memory 16 according to the program stored in the ROM 18 and corresponding to the flowchart in FIG. It is read out and displayed on the display 22.Since these configurations are well known, further detailed explanation will be omitted.'Figure 5 shows the 10x
IO pixels are shown. This is display memory 16 and display 2
Corresponds to 2. The luminance value written by the vector generator 14 is written to the pixel P. . So i. . .
:き
画素P。、ではi。1・・・・・・画素P[+9では1
0゜とすると、 ・・本発明による画像補償を行な
った場合、例えば画素pHの最終的な輝度値I11は次
のようになるOL+ = joo +2 ioI+fo
z+2 i+o +4 i+++2 i、 + t2o
+2 i2. + i2゜他の内側の画素も画素pH
と同様な結果になる。:Pixel P. , then i. 1...Pixel P [1 at +9
When it is assumed to be 0°,... When the image compensation according to the present invention is performed, for example, the final brightness value I11 of the pixel pH is as follows OL+ = joo +2 ioI+fo
z+2 i+o +4 i+++2 i, + t2o
+2 i2. + i2゜Other inner pixels also have pixel pH
results in the same result.
また周囲の画素については、外部の画素の輝度値を0と
すればよく、例えば画素P0゜及びP。1の最終輝度値
工。。及び工。Iは次のようになる。Regarding surrounding pixels, the luminance value of the external pixels may be set to 0, for example, pixels P0° and P. Final brightness value of 1. . and engineering. I becomes as follows.
Ioo = joo + lot + i+o + i
、IIn+ =ioo +21ol + 1o2+lt
o +zt、、 +112なお、円の中の数字は輝度値
を示す。上述と同様な過程を実行することにより、第1
過程実行後は第7図のようになシ、第2過程実行後は第
8図のようになり、第3過程実行後は第9図のようにな
り、第4過程実行後は第10図のようになる。この例で
は、最終輝度値の最高値が8なので、表示メモリ16の
各記憶場所には3ピツト、即ち、3枚のメモリ・プレー
ンが必要となる。これら最終輝度値により、画像を表示
器22に表示すると、第11図のようになり、ジャギー
のない滑らかな斜線であることが判る。Ioo = joo + lot + i+o + i
, IIn+ = ioo +21ol + 1o2+lt
o +zt,, +112 Note that the numbers inside the circles indicate the brightness values. By performing the same process as above, the first
After executing the process, it will look like Figure 7, after executing the second process, it will look like Figure 8, after executing the third process, it will look like Figure 9, and after executing the fourth process, it will look like Figure 10. become that way. In this example, the highest final brightness value is 8, so each storage location in display memory 16 requires three pits, or three memory planes. When the image is displayed on the display 22 using these final brightness values, it will look like the one shown in FIG. 11, and it can be seen that it is a smooth diagonal line without jaggies.
上述は本発明の好適な実施例についての説明であるが、
本発明の要旨を逸脱することなく種々の変形及び変更が
可能である。例えば、ベクトル発生器が書込む輝度値は
1以外の任意の値でよく、また各記憶場所のビット数に
制限がある場合は、求めた和の下位ビットを切り捨てた
りしてもよい。Although the above is a description of the preferred embodiment of the invention,
Various modifications and changes can be made without departing from the spirit of the invention. For example, the brightness value written by the vector generator may be any value other than 1, and if the number of bits in each storage location is limited, the lower bits of the calculated sum may be discarded.
上述の如く本発明によれば、特別な記憶回路等を必要と
せず、ハードウェアが簡単になる。また演算は単なる和
のみなので、演算が容易である。As described above, according to the present invention, no special storage circuit or the like is required, and the hardware becomes simple. Further, since the calculation is only a simple sum, the calculation is easy.
更に、本発明は、単に記憶回路内の各記憶場所について
機械的に演算を行なうのみで、新だに各ベクトルを求め
る必要がなく、直線、曲線を問わずあらゆる画像を滑ら
かに表示できる。Furthermore, the present invention merely mechanically performs calculations on each memory location in the memory circuit, and there is no need to newly obtain each vector, and any image, regardless of whether it is a straight line or a curve, can be displayed smoothly.
第1図は本発明を説明する流れ図、第2及び第3図は本
発明の詳細な説明するための画素を示す図、第4図は本
発明を利用する表示装置のブロック図、第5図は画素を
示す図、第6〜第10図は本発明を説明するための各画
素の輝度値を示す図、第11図は本発明による表示を示
す図である。
特許出願人 ソニー・テクトロニクス株式会社■■■
箋2図
■■■
第3回
第4図
に
1A5図 ゛゛
■■■■■■■■■■■
■■■■■■■■■■■
■■■■■■■■■■■
第70
■■■■■■■■■■■ □
■■■■■■■■■■■
O・・・・・・・O・■
811圏FIG. 1 is a flowchart for explaining the present invention, FIGS. 2 and 3 are diagrams showing pixels for explaining the present invention in detail, FIG. 4 is a block diagram of a display device using the present invention, and FIG. 5 6 to 10 are diagrams showing luminance values of each pixel for explaining the present invention, and FIG. 11 is a diagram showing a display according to the present invention. Patent applicant Sony Tektronix Corporation ■■■ Notebook 2 diagrams ■■■ 3rd issue Figure 4 and 1A5 diagram ゛゛■■■■■■■■■■■ ■■■■■■■■■■■ ■ ■■■■■■■■■■ 70th ■■■■■■■■■■■ □ ■■■■■■■■■■■ O・・・・・・・O・■ 811 area
Claims (1)
応する記憶場所を有する記憶回路に書込まれた画像の輝
度値を読出して表示器に表示する方法において、垂直方
向に隣接する上記画素同士の輝度値の和を順次求め、こ
の和に応じた新たな輝度値を上側の上記画素の上記記憶
場所に書込む第1過程と、垂直方向に隣接する上記画素
同士の輝度値の和を順次求め、この和に応じた新たな輝
度値を下側の上記画素の上記記憶場所に書込む第2過程
と、水平方向に隣接する上記画素同士の輝度値の和を順
次求め、この和に応じた新たな輝度値を左側の上記画素
の上記記憶場所に書込む第3過程と、水平方向に隣接す
る上記画素同士の輝度値の和を順次求め、この和に応じ
た新たな輝度値を右側の上記画素の上記記憶場所に書込
む第4過程とを所定順序で行ない、上記記憶回路から上
記新たな輝度値を読出して上記画像を上記表示器に滑ら
かに表示することを特徴とする表示画像補償方法。In a method for reading the luminance value of an image written in a memory circuit having memory locations corresponding to a plurality of pixels regularly arranged in the horizontal and vertical directions and displaying the same on a display device, the pixels adjacent to each other in the vertical direction A first process of sequentially calculating the sum of the brightness values of the two pixels and writing a new brightness value corresponding to the sum into the storage location of the upper pixel, and calculating the sum of the brightness values of the vertically adjacent pixels. A second process of sequentially calculating the sum of the brightness values of the pixels adjacent to each other in the horizontal direction and writing a new brightness value corresponding to this sum into the storage location of the pixel on the lower side; A third process of writing a new brightness value corresponding to the above into the storage location of the pixel on the left, and sequentially calculating the sum of the brightness values of the horizontally adjacent pixels, and writing a new brightness value according to this sum. A fourth step of writing into the memory location of the pixel on the right side is performed in a predetermined order, the new luminance value is read from the memory circuit, and the image is smoothly displayed on the display. Image compensation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60142276A JPS623295A (en) | 1985-06-28 | 1985-06-28 | Display image compensation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60142276A JPS623295A (en) | 1985-06-28 | 1985-06-28 | Display image compensation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS623295A true JPS623295A (en) | 1987-01-09 |
Family
ID=15311591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60142276A Pending JPS623295A (en) | 1985-06-28 | 1985-06-28 | Display image compensation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS623295A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03228187A (en) * | 1990-02-01 | 1991-10-09 | Seiko Instr Inc | Image display device |
| US6657747B1 (en) | 1995-10-20 | 2003-12-02 | Fujitsu Limited | Image half-tone processor and method thereof |
-
1985
- 1985-06-28 JP JP60142276A patent/JPS623295A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03228187A (en) * | 1990-02-01 | 1991-10-09 | Seiko Instr Inc | Image display device |
| US6657747B1 (en) | 1995-10-20 | 2003-12-02 | Fujitsu Limited | Image half-tone processor and method thereof |
| US6897981B2 (en) | 1995-10-20 | 2005-05-24 | Fujitsu Limited | Image half-tone processor and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481594A (en) | Method and apparatus for filling polygons displayed by a raster graphic system | |
| US6366292B1 (en) | Scaling method and apparatus for a flat panel display | |
| JPH09245179A (en) | Computer graphics equipment | |
| JPS623295A (en) | Display image compensation | |
| JPS6016634B2 (en) | Graphic generation method in display devices | |
| JP2737898B2 (en) | Vector drawing equipment | |
| JPS5843747B2 (en) | Ensui Kiyokusen Hatsei Souchi | |
| JP2001228818A (en) | Display device | |
| JPS61235895A (en) | Linear display unit | |
| JP3327961B2 (en) | Image processing device | |
| JPS6242280A (en) | Graphic display device | |
| JP2903514B2 (en) | High-speed drawing method | |
| JPS6242279A (en) | graphic display device | |
| JPS6172293A (en) | Color graphic display unit | |
| JPS58203493A (en) | Display unit | |
| JPH028315Y2 (en) | ||
| JPS59214085A (en) | Signal converter | |
| JPS6023892A (en) | Slanting line display | |
| JPS63240682A (en) | Clipping processing system for graphic display | |
| JPS60166981A (en) | Graphic display unit | |
| JPS63192089A (en) | Lithography for bit map display system | |
| JPS61285489A (en) | Graphic display unit | |
| JPH0160154B2 (en) | ||
| JPS59144972A (en) | Graphic information processor | |
| JPS6113283A (en) | Liquid crystal display unit |