JPS6233343Y2 - - Google Patents
Info
- Publication number
- JPS6233343Y2 JPS6233343Y2 JP9322082U JP9322082U JPS6233343Y2 JP S6233343 Y2 JPS6233343 Y2 JP S6233343Y2 JP 9322082 U JP9322082 U JP 9322082U JP 9322082 U JP9322082 U JP 9322082U JP S6233343 Y2 JPS6233343 Y2 JP S6233343Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die stage
- die
- double
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
(1) 考案の技術分野
本考案はリードフレーム、特に2連リードフレ
ームのそれぞれのダイステージを2連リードフレ
ームが連結された中央部に近付けて形成した構造
に関する。[Detailed Description of the Invention] (1) Technical Field of the Invention The present invention relates to a lead frame, and particularly to a structure in which each die stage of a double lead frame is formed close to a central portion where the double lead frames are connected.
(2) 技術の背景
樹脂封止型半導体集積回路(プラスチックIC
とも称される)は、第1図に示されるリードフレ
ームを用いて製造される。同図において、1はリ
ードフレーム、2はクレードル、3はパイロット
穴、4はダイステージ、5はリード、6はピンチ
を示す。ダイステージ4の上には図示されない半
導体チップ(以下チップという)が付着され(ダ
イ付け)、それの電極パツドとリード5のダイス
テージに近い端部とにワイヤが接着されて接続が
形成され(ワイヤ付け)、しかる後にモールド樹
脂が同図に点線で囲む領域に封止され、タイバー
およびピンチを切断し、リードを折り曲げてプラ
スチツクICが形成される。かかる技術は公知で
広く実施されている。第1図には1個のダイステ
ージとリード配置のダイステージの上方部分のも
のしか示されないが、リードフレームには多数の
ダイステージが並んで配置され、またダイステー
ジの下方には図示のものと対称のリードが配置さ
れている。(2) Technology background Resin-encapsulated semiconductor integrated circuit (plastic IC)
(also referred to as a lead frame) is manufactured using the lead frame shown in FIG. In the figure, 1 is a lead frame, 2 is a cradle, 3 is a pilot hole, 4 is a die stage, 5 is a lead, and 6 is a pinch. A semiconductor chip (hereinafter referred to as a chip) (not shown) is attached to the top of the die stage 4 (die attachment), and a wire is bonded to the electrode pad of the chip and the end of the lead 5 near the die stage to form a connection ( After that, mold resin is sealed in the area surrounded by dotted lines in the figure, the tie bars and pinches are cut, and the leads are bent to form a plastic IC. Such techniques are known and widely practiced. Although FIG. 1 only shows one die stage and the upper part of the die stage in lead arrangement, a number of die stages are arranged side by side on the lead frame, and the lower part of the die stage is shown in the figure. and symmetrical leads are arranged.
最近、コスト低減と作業性の向上を図るべく、
リードフレームを多連とすることが行われ、2連
リードフレームが一般に用いられる。かかる2連
リードフレームの構造は第2図に平面図で示され
る。なお第2図以下において既に図示した部分と
同じ部分は同一符号を付して表示する。第2図に
符号7を付した部分が前述した2連リードフレー
ムの中央部である。 Recently, in order to reduce costs and improve workability,
Multiple lead frames are used, and two lead frames are generally used. The structure of such a double lead frame is shown in plan view in FIG. Note that in FIG. 2 and subsequent figures, the same parts as those already illustrated are designated by the same reference numerals. The portion designated by the reference numeral 7 in FIG. 2 is the central portion of the double lead frame described above.
(3) 従来技術と問題点
前記したチツプの電極パツドとリードとの間の
配線すなわちワイヤ付けは、極細電線を自動接着
機(ボンデイングマシン)により接着することに
よりきわめて短時間内に完成される。2連リード
フレームの場合、図に見て上方のダイステージ上
のチップについてワイヤ付けが終ると、接着機は
下のリードフレームのダイステージ上の位置に移
り、上述したと同様のワイヤ付けをなし、次に隣
のダイステージ上の位置に移り、順次同様の工程
を繰り返す。(3) Prior Art and Problems The wiring between the electrode pads and leads of the chip described above, that is, wire attachment, can be completed within a very short time by bonding ultrafine electric wires using an automatic bonding machine. In the case of a double lead frame, once the wire has been attached to the chip on the upper die stage in the diagram, the bonding machine moves to the position on the die stage of the lower lead frame and attaches the wire in the same way as described above. , then move to the next position on the die stage and repeat the same process in sequence.
チツプとリードとの間のワイヤ付けについて
は、その時間を短縮するための技術が極限に近い
ところまで開発され、現在以上の時間の短縮は期
待しえない。他方自動接着機が2連リードフレー
ムの一方のリードフレーム上の位置から他方のリ
ードフレーム上の位置に移る位置変更に要する時
間(移動時間)の短縮についても、機械的には可
能な限りの改良がなされ、ワイヤ付けと移動との
いずれについても接着機の改良の余地はほとんど
ない状況にある。 Technology for shortening the time required to attach wires between chips and leads has been developed to the point where it is almost impossible to expect that the time will be reduced any further than at present. On the other hand, mechanically, we are making as much improvement as possible to shorten the time required for the automatic bonding machine to move from a position on one lead frame to a position on the other lead frame (transfer time). The situation is such that there is almost no room for improvement in bonding machines for both wire attachment and wire movement.
しかし、前記したコスト低減および作業性の向
上からは、いずれか特に接着機の移動時間を短縮
することが要望されている。その短縮される時間
がきわめて短い時間であつても、ワイヤ付けのな
されるリードフレームの数が多いから、累積する
とかなりの時間が短縮される結果となるからであ
る。 However, in order to reduce costs and improve workability as described above, there is a demand for shortening the moving time of the bonding machine. This is because, even if the time saved is extremely short, since the number of lead frames to which wires are attached is large, the accumulated time will result in a considerable reduction in time.
(4) 考案の目的
本考案は上記従来の問題点に鑑み、ワイヤ付け
に要する時間を短縮しうる多連リードフレームを
提供することを目的とする。(4) Purpose of the invention In view of the above-mentioned conventional problems, the object of the present invention is to provide a multi-lead frame that can shorten the time required for wire attachment.
(5) 考案の構成
そしてこの目的は本考案によると、2連リード
フレームにおいて、各リードフレームのダイステ
ージをリードフレームが連結された中央部に近付
けた構造を提供することによって達成される。(5) Structure of the invention According to the invention, this object is achieved by providing a structure in which the die stage of each lead frame is brought closer to the central part where the lead frames are connected in a double lead frame.
(6) 考案の実施例
以下、本考案の実施例を図面によつて詳述す
る。(6) Examples of the invention Hereinafter, examples of the invention will be described in detail with reference to the drawings.
第3図に従来の2連フレームを、また第4図に
本考案の実施例をいずれも平面図で示す。これら
2連リードフレームは小数ピン(8〜16ピン)の
ためのものである。 FIG. 3 shows a conventional double frame, and FIG. 4 shows a plan view of an embodiment of the present invention. These double lead frames are for decimal pins (8 to 16 pins).
クレードル2の内側とダイステージ4の中心と
の間の距離と、ダイステージ4の中心と中央部7
との間の距離とは、第3図の実施例においては等
しい。この距離をaとすると、ボンデイングマシ
ンは、図に見て上のダイステージ上の位置から下
のダイステージ上の位置に移るには2aの距離を
移動しなければならない。 The distance between the inside of the cradle 2 and the center of the die stage 4, and the center of the die stage 4 and the central part 7
are equal in the embodiment of FIG. If this distance is a, the bonding machine must move a distance of 2a to move from a position on the upper die stage to a position on the lower die stage as seen in the figure.
本考案にかかる2連リードフレームにおいて、
ステージ4は中央部7に従来例よりもより近付け
て配置する。従って、ダイステージの中心から中
央部7までの距離a′は、第3図のaに比べて小で
ある(a>a′)。それ故に、第4図の例における
ボンデイングマシンの移動距離2a′は第3図の例
の場合よりも小である。 In the double lead frame according to the present invention,
The stage 4 is placed closer to the central portion 7 than in the conventional example. Therefore, the distance a' from the center of the die stage to the central portion 7 is smaller than a in FIG. 3 (a>a'). Therefore, the movement distance 2a' of the bonding machine in the example of FIG. 4 is smaller than in the example of FIG.
ダイステージを上記の如くずらせる結果、リー
ド5の配置は、従来例の上下および左右に対称的
な配置はとりえず、第5図に示される如く上下に
おいて非対称となる(左右の関係では対称である
ので、第5図には簡略のため左半分のリードのみ
を示す)。しかし、図示される如きリードの配置
は現在のリードフレーム製作技術においては容易
になしうるものであり、本考案の実施に特別の困
難が発生するものではない。また上記においては
2連リードフレームを例にとったが、本考案の適
用範囲はその場合に限定されるものでなく、4
連、6連…リードフレームの場合にも及ぶもので
ある。 As a result of shifting the die stage as described above, the arrangement of the leads 5 cannot be vertically and horizontally symmetrical as in the conventional example, but becomes vertically asymmetrical as shown in FIG. Therefore, only the left half of the leads is shown in FIG. 5 for the sake of simplicity). However, the arrangement of the leads as shown in the drawings can be easily accomplished using current lead frame manufacturing technology, and there are no particular difficulties in implementing the present invention. In addition, although a double lead frame is taken as an example in the above, the scope of application of the present invention is not limited to that case.
This applies to lead frames as well.
(7) 考案の効果
以上、詳細に説明したように、本考案によると
ボンデイグマシンの移動距離、従つて移動時間が
短縮され、その程度は小であるとしても、きわめ
て多数のリードフレームにワイヤ付けをなすので
あるから、短縮された時間の累積は大となり、プ
ラスチツクICの製造におけるコスト抵減の効果
は著しい。(7) Effects of the invention As explained in detail above, according to the invention, the moving distance of the bonding machine and therefore the moving time are shortened. Because of this, the accumulated time saved is significant, and the effect of cost reduction in the production of plastic ICs is significant.
第1図は従来のリードフレームの平面図、第2
図は2連リードフレームの平面図、第3図と第4
図は従来例と本考案の実施例のダイステージの位
置を示す平面図、第5図は本考案の2連リードフ
レームの一部の平面図である。
1……リードフレーム、2……クレードル、4
……ダイステージ、5……リード、7……2連リ
ードフレームの中央部。
Figure 1 is a plan view of a conventional lead frame, Figure 2 is a plan view of a conventional lead frame.
The figure is a plan view of a double lead frame, Figures 3 and 4.
The figure is a plan view showing the positions of the die stages of the conventional example and the embodiment of the present invention, and FIG. 5 is a plan view of a part of the double lead frame of the present invention. 1...Lead frame, 2...Cradle, 4
...Die stage, 5...Lead, 7...Central part of double lead frame.
Claims (1)
ードフレームにおいて、ダイステージを2つのリ
ードフレームが連結された中央部に近付けて配置
したことを特徴とするリードフレーム。 A multi-lead frame used for a resin-sealed semiconductor integrated circuit, characterized in that a die stage is arranged close to a central portion where two lead frames are connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322082U JPS58195453U (en) | 1982-06-22 | 1982-06-22 | lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322082U JPS58195453U (en) | 1982-06-22 | 1982-06-22 | lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58195453U JPS58195453U (en) | 1983-12-26 |
| JPS6233343Y2 true JPS6233343Y2 (en) | 1987-08-26 |
Family
ID=30223916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9322082U Granted JPS58195453U (en) | 1982-06-22 | 1982-06-22 | lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195453U (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732223B2 (en) * | 1985-01-11 | 1995-04-10 | 三菱電機株式会社 | Semiconductor device |
-
1982
- 1982-06-22 JP JP9322082U patent/JPS58195453U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58195453U (en) | 1983-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6830961B2 (en) | Methods for leads under chip in conventional IC package | |
| JPH0878723A (en) | Package and lead frame for optical coupler and method thereof | |
| KR950000205B1 (en) | Lead frame and semiconductor device using same | |
| US7274092B2 (en) | Semiconductor component and method of assembling the same | |
| JP2010186831A (en) | Semiconductor device | |
| CN206293435U (en) | Semiconductor devices and semiconductor package part | |
| JPS6233343Y2 (en) | ||
| JPH05235245A (en) | Semiconductor integrated circuit device | |
| JP3036339B2 (en) | Semiconductor device | |
| KR0124545Y1 (en) | Step type package | |
| JPS6242552A (en) | Semiconductor device | |
| KR0152950B1 (en) | Semiconductor package lead frame | |
| KR0135889Y1 (en) | Complex-type semiconductor package | |
| JP3052633B2 (en) | Semiconductor device | |
| KR940005490Y1 (en) | Leadframe for semiconductor device | |
| JPH06132475A (en) | Semiconductor package | |
| JPH03167836A (en) | Semiconductor device | |
| JPS59207647A (en) | Semiconductor device and lead frame | |
| JPS63181362A (en) | Lead frame | |
| US20020092892A1 (en) | Wire bonding method | |
| JPH06334100A (en) | Semiconductor device and lead frame thereof | |
| JPH04163956A (en) | Lead frame for semiconductor device | |
| JPS63222454A (en) | Semiconductor device and manufacture thereof | |
| JPS6193637A (en) | Resin sealed type semiconductor device | |
| JPH05144864A (en) | Method of manufacturing semiconductor device and lead frame |