JPS6233343Y2 - - Google Patents
Info
- Publication number
- JPS6233343Y2 JPS6233343Y2 JP9322082U JP9322082U JPS6233343Y2 JP S6233343 Y2 JPS6233343 Y2 JP S6233343Y2 JP 9322082 U JP9322082 U JP 9322082U JP 9322082 U JP9322082 U JP 9322082U JP S6233343 Y2 JPS6233343 Y2 JP S6233343Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die stage
- die
- double
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
(1) 考案の技術分野
本考案はリードフレーム、特に2連リードフレ
ームのそれぞれのダイステージを2連リードフレ
ームが連結された中央部に近付けて形成した構造
に関する。
ームのそれぞれのダイステージを2連リードフレ
ームが連結された中央部に近付けて形成した構造
に関する。
(2) 技術の背景
樹脂封止型半導体集積回路(プラスチックIC
とも称される)は、第1図に示されるリードフレ
ームを用いて製造される。同図において、1はリ
ードフレーム、2はクレードル、3はパイロット
穴、4はダイステージ、5はリード、6はピンチ
を示す。ダイステージ4の上には図示されない半
導体チップ(以下チップという)が付着され(ダ
イ付け)、それの電極パツドとリード5のダイス
テージに近い端部とにワイヤが接着されて接続が
形成され(ワイヤ付け)、しかる後にモールド樹
脂が同図に点線で囲む領域に封止され、タイバー
およびピンチを切断し、リードを折り曲げてプラ
スチツクICが形成される。かかる技術は公知で
広く実施されている。第1図には1個のダイステ
ージとリード配置のダイステージの上方部分のも
のしか示されないが、リードフレームには多数の
ダイステージが並んで配置され、またダイステー
ジの下方には図示のものと対称のリードが配置さ
れている。
とも称される)は、第1図に示されるリードフレ
ームを用いて製造される。同図において、1はリ
ードフレーム、2はクレードル、3はパイロット
穴、4はダイステージ、5はリード、6はピンチ
を示す。ダイステージ4の上には図示されない半
導体チップ(以下チップという)が付着され(ダ
イ付け)、それの電極パツドとリード5のダイス
テージに近い端部とにワイヤが接着されて接続が
形成され(ワイヤ付け)、しかる後にモールド樹
脂が同図に点線で囲む領域に封止され、タイバー
およびピンチを切断し、リードを折り曲げてプラ
スチツクICが形成される。かかる技術は公知で
広く実施されている。第1図には1個のダイステ
ージとリード配置のダイステージの上方部分のも
のしか示されないが、リードフレームには多数の
ダイステージが並んで配置され、またダイステー
ジの下方には図示のものと対称のリードが配置さ
れている。
最近、コスト低減と作業性の向上を図るべく、
リードフレームを多連とすることが行われ、2連
リードフレームが一般に用いられる。かかる2連
リードフレームの構造は第2図に平面図で示され
る。なお第2図以下において既に図示した部分と
同じ部分は同一符号を付して表示する。第2図に
符号7を付した部分が前述した2連リードフレー
ムの中央部である。
リードフレームを多連とすることが行われ、2連
リードフレームが一般に用いられる。かかる2連
リードフレームの構造は第2図に平面図で示され
る。なお第2図以下において既に図示した部分と
同じ部分は同一符号を付して表示する。第2図に
符号7を付した部分が前述した2連リードフレー
ムの中央部である。
(3) 従来技術と問題点
前記したチツプの電極パツドとリードとの間の
配線すなわちワイヤ付けは、極細電線を自動接着
機(ボンデイングマシン)により接着することに
よりきわめて短時間内に完成される。2連リード
フレームの場合、図に見て上方のダイステージ上
のチップについてワイヤ付けが終ると、接着機は
下のリードフレームのダイステージ上の位置に移
り、上述したと同様のワイヤ付けをなし、次に隣
のダイステージ上の位置に移り、順次同様の工程
を繰り返す。
配線すなわちワイヤ付けは、極細電線を自動接着
機(ボンデイングマシン)により接着することに
よりきわめて短時間内に完成される。2連リード
フレームの場合、図に見て上方のダイステージ上
のチップについてワイヤ付けが終ると、接着機は
下のリードフレームのダイステージ上の位置に移
り、上述したと同様のワイヤ付けをなし、次に隣
のダイステージ上の位置に移り、順次同様の工程
を繰り返す。
チツプとリードとの間のワイヤ付けについて
は、その時間を短縮するための技術が極限に近い
ところまで開発され、現在以上の時間の短縮は期
待しえない。他方自動接着機が2連リードフレー
ムの一方のリードフレーム上の位置から他方のリ
ードフレーム上の位置に移る位置変更に要する時
間(移動時間)の短縮についても、機械的には可
能な限りの改良がなされ、ワイヤ付けと移動との
いずれについても接着機の改良の余地はほとんど
ない状況にある。
は、その時間を短縮するための技術が極限に近い
ところまで開発され、現在以上の時間の短縮は期
待しえない。他方自動接着機が2連リードフレー
ムの一方のリードフレーム上の位置から他方のリ
ードフレーム上の位置に移る位置変更に要する時
間(移動時間)の短縮についても、機械的には可
能な限りの改良がなされ、ワイヤ付けと移動との
いずれについても接着機の改良の余地はほとんど
ない状況にある。
しかし、前記したコスト低減および作業性の向
上からは、いずれか特に接着機の移動時間を短縮
することが要望されている。その短縮される時間
がきわめて短い時間であつても、ワイヤ付けのな
されるリードフレームの数が多いから、累積する
とかなりの時間が短縮される結果となるからであ
る。
上からは、いずれか特に接着機の移動時間を短縮
することが要望されている。その短縮される時間
がきわめて短い時間であつても、ワイヤ付けのな
されるリードフレームの数が多いから、累積する
とかなりの時間が短縮される結果となるからであ
る。
(4) 考案の目的
本考案は上記従来の問題点に鑑み、ワイヤ付け
に要する時間を短縮しうる多連リードフレームを
提供することを目的とする。
に要する時間を短縮しうる多連リードフレームを
提供することを目的とする。
(5) 考案の構成
そしてこの目的は本考案によると、2連リード
フレームにおいて、各リードフレームのダイステ
ージをリードフレームが連結された中央部に近付
けた構造を提供することによって達成される。
フレームにおいて、各リードフレームのダイステ
ージをリードフレームが連結された中央部に近付
けた構造を提供することによって達成される。
(6) 考案の実施例
以下、本考案の実施例を図面によつて詳述す
る。
る。
第3図に従来の2連フレームを、また第4図に
本考案の実施例をいずれも平面図で示す。これら
2連リードフレームは小数ピン(8〜16ピン)の
ためのものである。
本考案の実施例をいずれも平面図で示す。これら
2連リードフレームは小数ピン(8〜16ピン)の
ためのものである。
クレードル2の内側とダイステージ4の中心と
の間の距離と、ダイステージ4の中心と中央部7
との間の距離とは、第3図の実施例においては等
しい。この距離をaとすると、ボンデイングマシ
ンは、図に見て上のダイステージ上の位置から下
のダイステージ上の位置に移るには2aの距離を
移動しなければならない。
の間の距離と、ダイステージ4の中心と中央部7
との間の距離とは、第3図の実施例においては等
しい。この距離をaとすると、ボンデイングマシ
ンは、図に見て上のダイステージ上の位置から下
のダイステージ上の位置に移るには2aの距離を
移動しなければならない。
本考案にかかる2連リードフレームにおいて、
ステージ4は中央部7に従来例よりもより近付け
て配置する。従って、ダイステージの中心から中
央部7までの距離a′は、第3図のaに比べて小で
ある(a>a′)。それ故に、第4図の例における
ボンデイングマシンの移動距離2a′は第3図の例
の場合よりも小である。
ステージ4は中央部7に従来例よりもより近付け
て配置する。従って、ダイステージの中心から中
央部7までの距離a′は、第3図のaに比べて小で
ある(a>a′)。それ故に、第4図の例における
ボンデイングマシンの移動距離2a′は第3図の例
の場合よりも小である。
ダイステージを上記の如くずらせる結果、リー
ド5の配置は、従来例の上下および左右に対称的
な配置はとりえず、第5図に示される如く上下に
おいて非対称となる(左右の関係では対称である
ので、第5図には簡略のため左半分のリードのみ
を示す)。しかし、図示される如きリードの配置
は現在のリードフレーム製作技術においては容易
になしうるものであり、本考案の実施に特別の困
難が発生するものではない。また上記においては
2連リードフレームを例にとったが、本考案の適
用範囲はその場合に限定されるものでなく、4
連、6連…リードフレームの場合にも及ぶもので
ある。
ド5の配置は、従来例の上下および左右に対称的
な配置はとりえず、第5図に示される如く上下に
おいて非対称となる(左右の関係では対称である
ので、第5図には簡略のため左半分のリードのみ
を示す)。しかし、図示される如きリードの配置
は現在のリードフレーム製作技術においては容易
になしうるものであり、本考案の実施に特別の困
難が発生するものではない。また上記においては
2連リードフレームを例にとったが、本考案の適
用範囲はその場合に限定されるものでなく、4
連、6連…リードフレームの場合にも及ぶもので
ある。
(7) 考案の効果
以上、詳細に説明したように、本考案によると
ボンデイグマシンの移動距離、従つて移動時間が
短縮され、その程度は小であるとしても、きわめ
て多数のリードフレームにワイヤ付けをなすので
あるから、短縮された時間の累積は大となり、プ
ラスチツクICの製造におけるコスト抵減の効果
は著しい。
ボンデイグマシンの移動距離、従つて移動時間が
短縮され、その程度は小であるとしても、きわめ
て多数のリードフレームにワイヤ付けをなすので
あるから、短縮された時間の累積は大となり、プ
ラスチツクICの製造におけるコスト抵減の効果
は著しい。
第1図は従来のリードフレームの平面図、第2
図は2連リードフレームの平面図、第3図と第4
図は従来例と本考案の実施例のダイステージの位
置を示す平面図、第5図は本考案の2連リードフ
レームの一部の平面図である。 1……リードフレーム、2……クレードル、4
……ダイステージ、5……リード、7……2連リ
ードフレームの中央部。
図は2連リードフレームの平面図、第3図と第4
図は従来例と本考案の実施例のダイステージの位
置を示す平面図、第5図は本考案の2連リードフ
レームの一部の平面図である。 1……リードフレーム、2……クレードル、4
……ダイステージ、5……リード、7……2連リ
ードフレームの中央部。
Claims (1)
- 樹脂封止型半導体集積回路に用いられる多連リ
ードフレームにおいて、ダイステージを2つのリ
ードフレームが連結された中央部に近付けて配置
したことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322082U JPS58195453U (ja) | 1982-06-22 | 1982-06-22 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9322082U JPS58195453U (ja) | 1982-06-22 | 1982-06-22 | リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58195453U JPS58195453U (ja) | 1983-12-26 |
| JPS6233343Y2 true JPS6233343Y2 (ja) | 1987-08-26 |
Family
ID=30223916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9322082U Granted JPS58195453U (ja) | 1982-06-22 | 1982-06-22 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195453U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732223B2 (ja) * | 1985-01-11 | 1995-04-10 | 三菱電機株式会社 | 半導体装置 |
-
1982
- 1982-06-22 JP JP9322082U patent/JPS58195453U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58195453U (ja) | 1983-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6830961B2 (en) | Methods for leads under chip in conventional IC package | |
| JPH0878723A (ja) | 光結合器用パッケージ・リードフレームおよびその方法 | |
| KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
| US7274092B2 (en) | Semiconductor component and method of assembling the same | |
| JP2010186831A (ja) | 半導体装置 | |
| CN206293435U (zh) | 半导体器件与半导体封装件 | |
| JPS6233343Y2 (ja) | ||
| JPH05235245A (ja) | 半導体集積回路装置 | |
| JP3036339B2 (ja) | 半導体装置 | |
| JPS6242552A (ja) | 半導体装置 | |
| KR0152950B1 (ko) | 반도체 패키지용 리드 프레임 | |
| KR0135889Y1 (ko) | 복합형 반도체 패키지 | |
| JP3052633B2 (ja) | 半導体装置 | |
| KR940005490Y1 (ko) | 반도체장치용 리이드프레임 | |
| KR970007842B1 (ko) | 플라스틱 반도체 패키지 | |
| JPH06132475A (ja) | 半導体パッケージ | |
| JPH03167836A (ja) | 半導体装置 | |
| JPS59207647A (ja) | 半導体装置およびリ−ドフレ−ム | |
| JPS63181362A (ja) | リ−ドフレ−ム | |
| US20020092892A1 (en) | Wire bonding method | |
| JPH06334100A (ja) | 半導体装置及びそのリードフレーム | |
| JPH04163956A (ja) | 半導体装置用リードフレーム | |
| JPS63222454A (ja) | 半導体装置およびその製造方法 | |
| JPS62119933A (ja) | 集積回路装置 | |
| JPS6193637A (ja) | 樹脂封止型半導体装置 |