JPS6233456A - シヨツトキ−バリア・ダイオ−ド - Google Patents
シヨツトキ−バリア・ダイオ−ドInfo
- Publication number
- JPS6233456A JPS6233456A JP17275685A JP17275685A JPS6233456A JP S6233456 A JPS6233456 A JP S6233456A JP 17275685 A JP17275685 A JP 17275685A JP 17275685 A JP17275685 A JP 17275685A JP S6233456 A JPS6233456 A JP S6233456A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- epitaxial layer
- type
- schottky barrier
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 13
- 229910052787 antimony Inorganic materials 0.000 abstract description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はショットキーバリア・ダイオードの順方向電圧
（Ｖ？ ）の特性改善に関するものである。
（Ｖ？ ）の特性改善に関するものである。
（ロ）従来の技術
従来のショットキーバリア・ダイオード１２１）は特開
昭５５−４３８９３号公報（第４図）に示す如く、Ｎ”
ｆｆｉのシリコン半導体基板いと、該Ｎ”Ｗのシリコン
半導体基板＠上に積層されるＮ型のエピタキシャル層■
と、該Ｎ型のエピタキシャル層０４）上に熱酸化法等を
用いて積層されるシリコン酸化膜（ハ）と、該シリコン
酸化膜（ハ）を写真蝕刻法で開孔されたコンタクト孔と
、ここでコンタクト孔はシリコン半導体基板＠の略中夫
に形成される、前記コンタクト孔を介して積層されるバ
リアメタル電極（３）と、ここでバリアメタル電極（資
）はＭｏ％ＮｉおよびＡＩを積層して形成される、前記
バリアメタル電極（３）の略中夫にワイヤボンド法を用
いて形成されるＡ（１ワイヤ等とにより構成されている
。
昭５５−４３８９３号公報（第４図）に示す如く、Ｎ”
ｆｆｉのシリコン半導体基板いと、該Ｎ”Ｗのシリコン
半導体基板＠上に積層されるＮ型のエピタキシャル層■
と、該Ｎ型のエピタキシャル層０４）上に熱酸化法等を
用いて積層されるシリコン酸化膜（ハ）と、該シリコン
酸化膜（ハ）を写真蝕刻法で開孔されたコンタクト孔と
、ここでコンタクト孔はシリコン半導体基板＠の略中夫
に形成される、前記コンタクト孔を介して積層されるバ
リアメタル電極（３）と、ここでバリアメタル電極（資
）はＭｏ％ＮｉおよびＡＩを積層して形成される、前記
バリアメタル電極（３）の略中夫にワイヤボンド法を用
いて形成されるＡ（１ワイヤ等とにより構成されている
。
（ハ）発明が解決しようとする問題点
一般にショットキーバリア・ダイオードはスイッチング
時間が短く、高速スイッチング動作に適することが知ら
れており、またショットキーバリア・ダイオードの順方
向の障壁の高さはスイッチング速度に反比例するため、
より低い順方向の障壁の高さを有するショットキーバリ
ア・ダイオードが望ましい。従って順方向電圧Ｖ、の小
さいショットキーバリア・ダイオードが望ましく、本発
明が問題とするところはこのショットキーバリア・ダイ
オードの順方向電圧Ｖ、を小さくすることにある。
時間が短く、高速スイッチング動作に適することが知ら
れており、またショットキーバリア・ダイオードの順方
向の障壁の高さはスイッチング速度に反比例するため、
より低い順方向の障壁の高さを有するショットキーバリ
ア・ダイオードが望ましい。従って順方向電圧Ｖ、の小
さいショットキーバリア・ダイオードが望ましく、本発
明が問題とするところはこのショットキーバリア・ダイ
オードの順方向電圧Ｖ、を小さくすることにある。
に）問題点を解決するための手段
本発明は高不純物濃度の一導電をの半導体基板（２）と
該半導体基板（２）上に形成された一導電型のエピタキ
シャル層（４）と該エピタキシャル層（４）に接触する
バリアメタル電極（力と該バリアメタル電極（７〕が前
記エピタキシャル層（４）と接触しない領域に形成した
絶縁膜（５）とを具備するショットキーバリア・ダイオ
ード（１）に於いて、前記エピタキシャル層（４）の周
縁に前記エピタキシャル層（４）表面より前記半導体基
板（２）表面まで達する高不純物濃度の一導電型の分離
領域（６）と、前記半導体基板（２）上の分離領域（６
）内の少なくとも一部に形成される一導電型の埋め込み
領域（３）とにより構成することで解決するものである
。
該半導体基板（２）上に形成された一導電型のエピタキ
シャル層（４）と該エピタキシャル層（４）に接触する
バリアメタル電極（力と該バリアメタル電極（７〕が前
記エピタキシャル層（４）と接触しない領域に形成した
絶縁膜（５）とを具備するショットキーバリア・ダイオ
ード（１）に於いて、前記エピタキシャル層（４）の周
縁に前記エピタキシャル層（４）表面より前記半導体基
板（２）表面まで達する高不純物濃度の一導電型の分離
領域（６）と、前記半導体基板（２）上の分離領域（６
）内の少なくとも一部に形成される一導電型の埋め込み
領域（３）とにより構成することで解決するものである
。
（ホ）作用
一般にシッットキーバリア譬ダイオードの順方向電圧■
、を決める要因としてショットキーバリア・ダイオード
の直列抵抗Ｒ１がある。
、を決める要因としてショットキーバリア・ダイオード
の直列抵抗Ｒ１がある。
従来の構成に於いては一導電型のエピタキシャル層（財
）の濃度と厚さによって略決まっていたが、前記エピタ
キシャル層（４）の周縁に前記エピタキシャル層（４）
表面より前記半導体基板（２）表面まで達する一導電型
の分離領域（６）を形成することで、前記高不純物濃度
の一導電型の分離領域（６）に一部電流が流れ込むため
、ショットキーバリア・ダイオードの順方向電圧Ｖ、を
小さくすることができる。
）の濃度と厚さによって略決まっていたが、前記エピタ
キシャル層（４）の周縁に前記エピタキシャル層（４）
表面より前記半導体基板（２）表面まで達する一導電型
の分離領域（６）を形成することで、前記高不純物濃度
の一導電型の分離領域（６）に一部電流が流れ込むため
、ショットキーバリア・ダイオードの順方向電圧Ｖ、を
小さくすることができる。
一方前記埋め込み領域（３）を設けることで前記半導体
基板（２）へ流れ込む電流経路を短かくすることができ
るため前述と同様に頭方向電圧Ｖ、を小さくすることが
できる。
基板（２）へ流れ込む電流経路を短かくすることができ
るため前述と同様に頭方向電圧Ｖ、を小さくすることが
できる。
（へ）実施例
以下に本発明による一実施例を第１図を参照しながら説
明する。
明する。
第１図に示す如く、Ｎ＋型のシリコン半導体基板（２）
と、該半導体基板（２）上に選択的に更にアンチモンを
拡散して形成されるＮ＋型の埋め込み層（３）と、ここ
で前記Ｎ＋型の埋め込み層（３）は前記半導体基板（２
）上の分離領域（乙）内の少なくとも一部に形成される
、前記Ｎ＋型のシリコン半導体基板（２）上に積層され
るＮ型のエピタキシャル層（４）と、該Ｎ型のエピタキ
シャル層（４）上に熱酸化法等を用いて積層されるシリ
コン酸化膜（５）と、該シリコン酸化膜（５）の周縁を
写真蝕刻法等で開孔した拡散孔に拡散法を用いて前記エ
ピタキシャル層ｆ４Ｊ表面より前記半導体基板（２）表
面まで達するように形成されるＮ＋型の分離領域（６）
と、前記エピタキシャル層（４）に接触するパリアメク
ル電極（力と、ここで該バリアメタル１電極（７）はシ
リコン酸化膜（５）を選択的に除去してコンタクト孔を
設けＭｏ、 Ｎｉ、 ＡＩの順にスパッタリング法等に
より形成される、前記バリアメタル電極（７）が前記エ
ピタキシャル層（４）または分離領域（６）と接触しな
い領域に形成した絶縁膜（５）とにより構成される。
と、該半導体基板（２）上に選択的に更にアンチモンを
拡散して形成されるＮ＋型の埋め込み層（３）と、ここ
で前記Ｎ＋型の埋め込み層（３）は前記半導体基板（２
）上の分離領域（乙）内の少なくとも一部に形成される
、前記Ｎ＋型のシリコン半導体基板（２）上に積層され
るＮ型のエピタキシャル層（４）と、該Ｎ型のエピタキ
シャル層（４）上に熱酸化法等を用いて積層されるシリ
コン酸化膜（５）と、該シリコン酸化膜（５）の周縁を
写真蝕刻法等で開孔した拡散孔に拡散法を用いて前記エ
ピタキシャル層ｆ４Ｊ表面より前記半導体基板（２）表
面まで達するように形成されるＮ＋型の分離領域（６）
と、前記エピタキシャル層（４）に接触するパリアメク
ル電極（力と、ここで該バリアメタル１電極（７）はシ
リコン酸化膜（５）を選択的に除去してコンタクト孔を
設けＭｏ、 Ｎｉ、 ＡＩの順にスパッタリング法等に
より形成される、前記バリアメタル電極（７）が前記エ
ピタキシャル層（４）または分離領域（６）と接触しな
い領域に形成した絶縁膜（５）とにより構成される。
本発明の特徴とするところは、前記埋め込み領域（３）
と前記分離領域（６）にある。前記Ｎ＋型の埋め込み領
域（３）は前記半導体基板（２）上に選択的にアンチモ
ンを拡散し、分離領域（６）内の少なくとも一部に形成
される。ここで分離領域（６）はメツシュ状等に形成し
ても良い。従って前記バリアメタル電極（７）から半導
体基板（２）へ流れ込む電流の経路を短かくすることが
できるため、この部分の抵抗を減少できる。
と前記分離領域（６）にある。前記Ｎ＋型の埋め込み領
域（３）は前記半導体基板（２）上に選択的にアンチモ
ンを拡散し、分離領域（６）内の少なくとも一部に形成
される。ここで分離領域（６）はメツシュ状等に形成し
ても良い。従って前記バリアメタル電極（７）から半導
体基板（２）へ流れ込む電流の経路を短かくすることが
できるため、この部分の抵抗を減少できる。
一方前記Ｎ 型の分離領域（６）はＮ型のエピタキシャ
ル層（４）周縁に前記エピタキシャル層（４）表面より
前記Ｎ＋型の半導体基板（２）表面まで達するように形
成される。ここでは形成法としてイオンインプラ等を用
いた拡散等が考えられる。従って前記Ｎをのエピタキシ
ャル層（４）より高濃度のＮ＋型の分離領域（６）が形
成されることで、一部の電流が前記Ｎ”Ｗの分離領域（
６）に流れ込むため、ショットキーバリア・ダイオード
（１）の前記エピタキシャル層（４）と半導体基板（２
）の境界面積を増加したことになり、抵抗を減少したこ
とになる。
ル層（４）周縁に前記エピタキシャル層（４）表面より
前記Ｎ＋型の半導体基板（２）表面まで達するように形
成される。ここでは形成法としてイオンインプラ等を用
いた拡散等が考えられる。従って前記Ｎをのエピタキシ
ャル層（４）より高濃度のＮ＋型の分離領域（６）が形
成されることで、一部の電流が前記Ｎ”Ｗの分離領域（
６）に流れ込むため、ショットキーバリア・ダイオード
（１）の前記エピタキシャル層（４）と半導体基板（２
）の境界面積を増加したことになり、抵抗を減少したこ
とになる。
また第２図・第３図は本発明の実施例であり夫れ夫れＮ
”型・Ｐ＋型のガードリングを用いた場合のショットキ
ーバリア・ダイオードの断面図である。
”型・Ｐ＋型のガードリングを用いた場合のショットキ
ーバリア・ダイオードの断面図である。
（ト） 発明の効果
本発明は斯上の説明からも明らかな如（、前記半導体基
板（２）上に選択的にアンチモンを拡散し、分離領域（
６）内の少なくとも一部に形成したＮ＋型の埋め込み領
域（３）と、前記Ｎ型のエピタキシャル層（４）周縁に
前記エピタキシャル層（４）表面より前記Ｎ＋型の半導
体基板（２１表面まで形成されるＮ＋型の分離領域（６
）とにより、ショットキーバリア・ダイオードの抵抗を
減少させ順方向電圧■、を小さくすることができる。
板（２）上に選択的にアンチモンを拡散し、分離領域（
６）内の少なくとも一部に形成したＮ＋型の埋め込み領
域（３）と、前記Ｎ型のエピタキシャル層（４）周縁に
前記エピタキシャル層（４）表面より前記Ｎ＋型の半導
体基板（２１表面まで形成されるＮ＋型の分離領域（６
）とにより、ショットキーバリア・ダイオードの抵抗を
減少させ順方向電圧■、を小さくすることができる。
第１図乃至第３図は本発明の実施例であるショットキー
バリア・ダイオードの断面図、第４図は従来のショット
キーバリア・ダイオードの断面図である。 主な図番の説明は （１）はショットキーバリア・ダイオード、（２）は半
導体基板、（３）は埋め込み層、（４）はエピタキシャ
ル層、（５）はシリコン酸化膜、（６）は分離領域、（
７）はバリアメタル電極である。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 失 策１図 第２図 第３図 第４図
バリア・ダイオードの断面図、第４図は従来のショット
キーバリア・ダイオードの断面図である。 主な図番の説明は （１）はショットキーバリア・ダイオード、（２）は半
導体基板、（３）は埋め込み層、（４）はエピタキシャ
ル層、（５）はシリコン酸化膜、（６）は分離領域、（
７）はバリアメタル電極である。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 失 策１図 第２図 第３図 第４図
Claims (1)
- （１）高不純物濃度の一導電型の半導体基板と該半導体
基板上に形成された一導電型のエピタキシャル層と該エ
ピタキシャル層に接触するバリアメタル電極と該バリア
メタル電極が前記エピタキシャル層と接触しない領域に
形成した絶縁膜とを具備するショットキーバリア・ダイ
オードに於いて、前記エピタキシャル層の周縁に前記エ
ピタキシャル層表面より前記半導体基板表面まで達する
高不純物濃度の分離領域と、前記半導体基板上の分離領
域内の少なくとも一部に形成される一導電型の埋め込み
領域とにより構成されることを特徴としたショットキー
バリア・ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17275685A JPS6233456A (ja) | 1985-08-06 | 1985-08-06 | シヨツトキ−バリア・ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17275685A JPS6233456A (ja) | 1985-08-06 | 1985-08-06 | シヨツトキ−バリア・ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6233456A true JPS6233456A (ja) | 1987-02-13 |
Family
ID=15947741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17275685A Pending JPS6233456A (ja) | 1985-08-06 | 1985-08-06 | シヨツトキ−バリア・ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6233456A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04261065A (ja) * | 1991-01-29 | 1992-09-17 | Mitsubishi Electric Corp | 半導体装置 |
| US6583485B2 (en) * | 2000-03-30 | 2003-06-24 | Koninklijke Philips Electronics N.V. | Schottky diode |
-
1985
- 1985-08-06 JP JP17275685A patent/JPS6233456A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04261065A (ja) * | 1991-01-29 | 1992-09-17 | Mitsubishi Electric Corp | 半導体装置 |
| US6583485B2 (en) * | 2000-03-30 | 2003-06-24 | Koninklijke Philips Electronics N.V. | Schottky diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11177360B2 (en) | Semiconductor device | |
| US6822313B2 (en) | Diode | |
| US5309002A (en) | Semiconductor device with protruding portion | |
| EP0701271A2 (en) | Wafer bonding for power devices | |
| US20080237807A1 (en) | Semiconductor device | |
| US11245031B2 (en) | Semiconductor device | |
| JP2022163499A (ja) | 半導体装置 | |
| JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH04127474A (ja) | ターンオフ形半導体素子 | |
| JPS6233456A (ja) | シヨツトキ−バリア・ダイオ−ド | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| JPH1022322A (ja) | 半導体装置 | |
| JPH0580157B2 (ja) | ||
| JP3947921B2 (ja) | ショットキバリアを有する半導体装置 | |
| JP3551154B2 (ja) | 半導体素子 | |
| JP4383250B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH03185870A (ja) | 半導体装置 | |
| JPH02291171A (ja) | ゲートターンオフサイリスタおよびその製造方法 | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JPH0786567A (ja) | 半導体装置 | |
| JP7636435B2 (ja) | 電気接点領域用のバリア層 | |
| JPH0666043U (ja) | 半導体発光素子 | |
| JP2829067B2 (ja) | 半導体装置 | |
| JPH0618280B2 (ja) | ショットキバリア半導体装置 | |
| JPS6152586B2 (ja) |