JPH0618280B2 - ショットキバリア半導体装置 - Google Patents
ショットキバリア半導体装置Info
- Publication number
- JPH0618280B2 JPH0618280B2 JP63094616A JP9461688A JPH0618280B2 JP H0618280 B2 JPH0618280 B2 JP H0618280B2 JP 63094616 A JP63094616 A JP 63094616A JP 9461688 A JP9461688 A JP 9461688A JP H0618280 B2 JPH0618280 B2 JP H0618280B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- schottky barrier
- guard ring
- layer
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はショットキバリア半導体装置に関する。
従来の技術及び発明が解決しようとする課題 ショットキバリアダイオードは良好な高速応答性(高速
スイッチング特性)及び低電力損失等の利点を生かし
て、高周波整流回路等に広範囲にわたって使用されてい
る。しかし、ショットキバリアダイオードではバルク耐
圧(ショットキバリアの中央部分での耐圧)に比べて周
辺耐圧(ショットキバリアの周辺部分での耐圧)が低下
する現象が認められ、このため、高耐圧のものを得るの
が難しい。
スイッチング特性)及び低電力損失等の利点を生かし
て、高周波整流回路等に広範囲にわたって使用されてい
る。しかし、ショットキバリアダイオードではバルク耐
圧(ショットキバリアの中央部分での耐圧)に比べて周
辺耐圧(ショットキバリアの周辺部分での耐圧)が低下
する現象が認められ、このため、高耐圧のものを得るの
が難しい。
上記問題を解決する方法としてガードリング領域を設け
たショットキバリアダイオードが知られている。ガード
リング領域を含む高耐圧化構造によればガードリング領
域によって形成されるpn接合が、バリア電極に基づく
ショットキバリアの周辺耐圧を担い、ショットキバリア
の周辺耐圧を向上できる。従って、フィールドプレート
構造と組合せてショットキバリアダイオードの高耐圧化
が可能である。しかし、順方向に大きな電流が流れたと
きには、ガードリング領域から半導体領域への少数キャ
リアの注入が増加する。このため、順方向動作から逆方
向動作に切換えたとき、この少数キャリアが削減するま
では完全にスイッチオフしない。つまり、スイッチング
動作に応答遅れが生じて、ショットキバリアダイオード
の利点である高速応答性が減殺される。
たショットキバリアダイオードが知られている。ガード
リング領域を含む高耐圧化構造によればガードリング領
域によって形成されるpn接合が、バリア電極に基づく
ショットキバリアの周辺耐圧を担い、ショットキバリア
の周辺耐圧を向上できる。従って、フィールドプレート
構造と組合せてショットキバリアダイオードの高耐圧化
が可能である。しかし、順方向に大きな電流が流れたと
きには、ガードリング領域から半導体領域への少数キャ
リアの注入が増加する。このため、順方向動作から逆方
向動作に切換えたとき、この少数キャリアが削減するま
では完全にスイッチオフしない。つまり、スイッチング
動作に応答遅れが生じて、ショットキバリアダイオード
の利点である高速応答性が減殺される。
高速応答性の低下を解決するガードリング領域を含む高
耐圧換構造として、第7図に示すショットキバリアダイ
オードが考えられる。図示のショットキバリアダイオー
ドではn+形領域(21a)とn形領域(21b)から
成る半導体基板(21)の上面にバリア電極(24)が
形成される。バリア電極(24)の外周部及びバリア電
極(24)で被覆されないn形領域(21b)の上面に
絶縁層(11)が形成される。また、バリア電極(2
4)及び絶縁層(11)の上面には外部接続用の電極
(12)が形成される。n形領域(21b)のバリア電
極(24)と絶縁層(11)の境界部分下部にあたる箇
所にはp+形領域から成るガードリング領域(22)が
形成されている。また、ガードリング領域(22)の内
側にはバリア電極(24)と絶縁層(11)の下面に隣
接してn+形領域(23)が設けられている。n+形領
域(21a)の下面にはオーミック電極(25)が形成
されている。
耐圧換構造として、第7図に示すショットキバリアダイ
オードが考えられる。図示のショットキバリアダイオー
ドではn+形領域(21a)とn形領域(21b)から
成る半導体基板(21)の上面にバリア電極(24)が
形成される。バリア電極(24)の外周部及びバリア電
極(24)で被覆されないn形領域(21b)の上面に
絶縁層(11)が形成される。また、バリア電極(2
4)及び絶縁層(11)の上面には外部接続用の電極
(12)が形成される。n形領域(21b)のバリア電
極(24)と絶縁層(11)の境界部分下部にあたる箇
所にはp+形領域から成るガードリング領域(22)が
形成されている。また、ガードリング領域(22)の内
側にはバリア電極(24)と絶縁層(11)の下面に隣
接してn+形領域(23)が設けられている。n+形領
域(21a)の下面にはオーミック電極(25)が形成
されている。
この構造によれば、ガードリング領域(22)を流れる
順方向電流の通路断面積が狭められるため、少数キャリ
アの注入量を減少できる。したがって、高速応答性が大
きく低下することはない。しかし、n+形領域(23)
を形成したことにより、第7図のショットキバリアダイ
オードにはn+形領域(23)をエミッタ、ガードリン
グ領域(22)をベース、n形領域(21b)とn+形
領域(21a)をコレクタとするnpnトランジスタ構
造が形成される。つまり、第7図のショットキバリアダ
イオードは、バリア電極(24)と半導体基板(21)
とに基づくショットキバリアダイオードと、ガードリン
グ領域(22)と半導体基板(21)に基づくpn接合
ダイオードと、npnトランジスタとを含んでいる。従
って、図示のショットキバリアダイオードは等価的にこ
れらのダイオード及びトランジスタが電気的に並列に接
続されたショットキバリア複合体とみなせる。
順方向電流の通路断面積が狭められるため、少数キャリ
アの注入量を減少できる。したがって、高速応答性が大
きく低下することはない。しかし、n+形領域(23)
を形成したことにより、第7図のショットキバリアダイ
オードにはn+形領域(23)をエミッタ、ガードリン
グ領域(22)をベース、n形領域(21b)とn+形
領域(21a)をコレクタとするnpnトランジスタ構
造が形成される。つまり、第7図のショットキバリアダ
イオードは、バリア電極(24)と半導体基板(21)
とに基づくショットキバリアダイオードと、ガードリン
グ領域(22)と半導体基板(21)に基づくpn接合
ダイオードと、npnトランジスタとを含んでいる。従
って、図示のショットキバリアダイオードは等価的にこ
れらのダイオード及びトランジスタが電気的に並列に接
続されたショットキバリア複合体とみなせる。
このため、電極(24)(25)間に逆方向電圧を印加
すると、前記のnpnトランジスタが動作し、ショット
キバリア複合体に比較的大きな漏れ電流が発生して、耐
圧低下の原因となることがある。更に、ショットキバリ
アダイオードがブレークダウンを起こす前に、npnト
ランジスタ構造がパンチスルーブレークダウンを起こし
て高耐圧が得られないことも多い。パンチスルーブレー
クダウンは、n形領域(21b)からガードリング領域
(22)に伸びる空乏層がn+形領域(23)に到達し
て起きるブレークダウンである。パンチスルーブレーク
ダウンを防止するためには、ガードリング領域(22)
を深く形成してnpnトランジスタ構造のベース幅を大
きく形成する必要がある。しかし、この場合は、ショッ
トキバリアダイオードがブレークダウンを起こす前に、
リーチスルーブレークダウンが起こり易くなる欠点が生
ずる。リーチスルーブレークダウンは、ガードリング領
域(22)からn形領域(21b)に伸びる空乏層がn
+形領域(21a)に到達して起きるブレークダウンで
ある。リーチスルーブレークダウンを防止するには、n
形領域(21b)の厚さを大きくすればよいが、この場
合、順電圧が大きくなって電力損失が増大する。
すると、前記のnpnトランジスタが動作し、ショット
キバリア複合体に比較的大きな漏れ電流が発生して、耐
圧低下の原因となることがある。更に、ショットキバリ
アダイオードがブレークダウンを起こす前に、npnト
ランジスタ構造がパンチスルーブレークダウンを起こし
て高耐圧が得られないことも多い。パンチスルーブレー
クダウンは、n形領域(21b)からガードリング領域
(22)に伸びる空乏層がn+形領域(23)に到達し
て起きるブレークダウンである。パンチスルーブレーク
ダウンを防止するためには、ガードリング領域(22)
を深く形成してnpnトランジスタ構造のベース幅を大
きく形成する必要がある。しかし、この場合は、ショッ
トキバリアダイオードがブレークダウンを起こす前に、
リーチスルーブレークダウンが起こり易くなる欠点が生
ずる。リーチスルーブレークダウンは、ガードリング領
域(22)からn形領域(21b)に伸びる空乏層がn
+形領域(21a)に到達して起きるブレークダウンで
ある。リーチスルーブレークダウンを防止するには、n
形領域(21b)の厚さを大きくすればよいが、この場
合、順電圧が大きくなって電力損失が増大する。
そこで、本発明の目的は、上記問題を解決して、高速応
答性を低下することなく高耐圧化を確実に達成すること
のできるショットキバリア半導体装置を提供することに
ある。
答性を低下することなく高耐圧化を確実に達成すること
のできるショットキバリア半導体装置を提供することに
ある。
課題を解決するための手段 本発明によるショットキバリア半導体装置は、一導電形
の半導体領域上に形成されかつ半導体領域との間にショ
ットキバリアを生成するバリア電極と、バリア電極及び
半導体領域に隣接してかつショットキバリアを包囲する
ように形成された半導体領域とは逆の導電形の半導体領
域から成るガードリング領域とを有する。ガードリング
領域はガードリング領域に部分的にイオン注入すること
により形成された半絶縁性半導体領域を含む。半絶縁性
半導体領域によりガードリング領域内での順方向電流通
路断面積が減少している。
の半導体領域上に形成されかつ半導体領域との間にショ
ットキバリアを生成するバリア電極と、バリア電極及び
半導体領域に隣接してかつショットキバリアを包囲する
ように形成された半導体領域とは逆の導電形の半導体領
域から成るガードリング領域とを有する。ガードリング
領域はガードリング領域に部分的にイオン注入すること
により形成された半絶縁性半導体領域を含む。半絶縁性
半導体領域によりガードリング領域内での順方向電流通
路断面積が減少している。
作 用 本願ではガードリング領域の内側領域を選択的に半絶縁
性半導体領域に変換することにより、高速応答性を低下
することなくショットキバリア半導体装置の高耐圧化を
達成できる。即ち、本願では、ガードリング領域と半導
体領域との間に形成されるPN接合がショットキバリア
の周辺耐圧を担い、ショットキバリアの周辺耐圧を向上
することができる。これと同時に、半絶縁性半導体領域
と半導体領域間でのキャリア注入が実質的に生じないの
で、キャリアの蓄積により高速動作に制限を受けない。
また、半絶縁性半導体領域によってガードリング領域の
順方向電流の通路断面積が減少し、高速応答性に優れ
る。更に、本願では寄生トランジスタが形成されないか
ら、高耐圧で漏れ電流が小さい利点がある。
性半導体領域に変換することにより、高速応答性を低下
することなくショットキバリア半導体装置の高耐圧化を
達成できる。即ち、本願では、ガードリング領域と半導
体領域との間に形成されるPN接合がショットキバリア
の周辺耐圧を担い、ショットキバリアの周辺耐圧を向上
することができる。これと同時に、半絶縁性半導体領域
と半導体領域間でのキャリア注入が実質的に生じないの
で、キャリアの蓄積により高速動作に制限を受けない。
また、半絶縁性半導体領域によってガードリング領域の
順方向電流の通路断面積が減少し、高速応答性に優れ
る。更に、本願では寄生トランジスタが形成されないか
ら、高耐圧で漏れ電流が小さい利点がある。
実施例 以下、本発明の実施例を第1図〜第6図について説明す
る。
る。
第1図は本発明に従う一実施例としてのショットキバリ
アダイオードを示す。また、第2図はこのショットキバ
リアダイオードの各製造工程でのダイオードチップの断
面図を示す。このショットキバリアダイオードを形成す
るには、まず第2図(a)に示す半導体基板(1)を用
意する。半導体基板(1)はGaAs(砒化ガリウム)から
成るn+形領域(1a)と、その上にエピタキシャル成
長によって形成されたGaAsから成るn形領域(1b)と
を有する。n+形領域(1a)は厚さ約300μm、不
純物濃度2×1018cm-3であり、n形領域(1b)は厚
さ約15μm、不純物濃度2×1015cm-3である。
アダイオードを示す。また、第2図はこのショットキバ
リアダイオードの各製造工程でのダイオードチップの断
面図を示す。このショットキバリアダイオードを形成す
るには、まず第2図(a)に示す半導体基板(1)を用
意する。半導体基板(1)はGaAs(砒化ガリウム)から
成るn+形領域(1a)と、その上にエピタキシャル成
長によって形成されたGaAsから成るn形領域(1b)と
を有する。n+形領域(1a)は厚さ約300μm、不
純物濃度2×1018cm-3であり、n形領域(1b)は厚
さ約15μm、不純物濃度2×1015cm-3である。
次に、第2図(b)に示すように、半導体基板(1)の
上面にマスクとしてのシリコン酸化膜(2)をプラズマ
CVD(Chemical Vapor Deposition)により形成す
る。シリコン酸化膜(2)の所定の箇所には開口(3)
をフォトエッチングにより設ける。続いて、開口(3)
を通じて、n形領域(1b)内にZn(亜鉛)を拡散し
てp+形領域を形成する。このp+形領域がガードリン
グ領域(4)として作用し、ショットキバリアダイオー
ドの周辺耐圧の向上に寄与する。ガードリング領域
(4)は深さが約3μmであり、表面濃度は約5×10
18cm-3となっている。なお、ガードリング領域(4)は
拡散によって形成されるため、開口(3)よりも横方向
に広がって形成される。
上面にマスクとしてのシリコン酸化膜(2)をプラズマ
CVD(Chemical Vapor Deposition)により形成す
る。シリコン酸化膜(2)の所定の箇所には開口(3)
をフォトエッチングにより設ける。続いて、開口(3)
を通じて、n形領域(1b)内にZn(亜鉛)を拡散し
てp+形領域を形成する。このp+形領域がガードリン
グ領域(4)として作用し、ショットキバリアダイオー
ドの周辺耐圧の向上に寄与する。ガードリング領域
(4)は深さが約3μmであり、表面濃度は約5×10
18cm-3となっている。なお、ガードリング領域(4)は
拡散によって形成されるため、開口(3)よりも横方向
に広がって形成される。
続いて、第2図(c)に示すように、イオン化したHe
を加速して半導体基板(1)の上面に導き、シリコン酸
化膜(2)の開口(3)を通じてガードリング領域
(4)に注入する。このように、ガードリング領域
(4)にHe(ヘリウム)イオンを注入することにより
ガードリング領域(4)の一部を半絶縁性半導体領域
(5)に変換することができる。つまり、Heイオンの
注入された部分のガードリング領域(4)はGaAsの結晶
が乱されて抵抗率が107〜109Ω・cm程度の絶縁物
に近い半導体領域、即ち、半絶縁性半導体領域(5)と
なる。なお、「半絶縁性半導体領域」の表記は、用語
「半絶縁性」と「半導体」との概念が矛盾するが、本明
細書では汎用語として使用されているように「半導体材
料から成りかつ半絶縁性を有する高抵抗な領域」を意味
する。
を加速して半導体基板(1)の上面に導き、シリコン酸
化膜(2)の開口(3)を通じてガードリング領域
(4)に注入する。このように、ガードリング領域
(4)にHe(ヘリウム)イオンを注入することにより
ガードリング領域(4)の一部を半絶縁性半導体領域
(5)に変換することができる。つまり、Heイオンの
注入された部分のガードリング領域(4)はGaAsの結晶
が乱されて抵抗率が107〜109Ω・cm程度の絶縁物
に近い半導体領域、即ち、半絶縁性半導体領域(5)と
なる。なお、「半絶縁性半導体領域」の表記は、用語
「半絶縁性」と「半導体」との概念が矛盾するが、本明
細書では汎用語として使用されているように「半導体材
料から成りかつ半絶縁性を有する高抵抗な領域」を意味
する。
本実施例では、イオン注入のマスクとして、シリコン酸
化膜(2)を使用した。シリコン酸化膜(2)で被覆さ
れた部分の半導体基板(1)にはHeイオンが注入され
ない。ガードリング領域(4)を形成するためのマスク
と半絶縁性半導体領域(5)を形成するためのマスクは
異なるマスクとしてもよいが、高い位置精度が得られる
点では本実施例のように、同一のマスクとするのが望ま
しい。Heイオンは半導体基板(1)の表面に対してほ
ぼ直角な方向で注入されるので、半絶縁性半導体領域
(5)は平面的に見て開口(3)と略同一の領域に形成
される。したがって、半絶縁性半導体領域(5)は平面
的に見てガードリング領域(4)の内側にガードリング
領域(4)と略同心形状に形成される。また、第2図
(c)から明らかなように、半絶縁性半導体領域(5)
は上面が半導体基板(1)の上面に露出し、上面以外は
ガードリング領域(4)に包囲されるように半導体基板
(1)に埋設されている。なお、半絶縁性半導体領域
(5)の深さは約2μmである。
化膜(2)を使用した。シリコン酸化膜(2)で被覆さ
れた部分の半導体基板(1)にはHeイオンが注入され
ない。ガードリング領域(4)を形成するためのマスク
と半絶縁性半導体領域(5)を形成するためのマスクは
異なるマスクとしてもよいが、高い位置精度が得られる
点では本実施例のように、同一のマスクとするのが望ま
しい。Heイオンは半導体基板(1)の表面に対してほ
ぼ直角な方向で注入されるので、半絶縁性半導体領域
(5)は平面的に見て開口(3)と略同一の領域に形成
される。したがって、半絶縁性半導体領域(5)は平面
的に見てガードリング領域(4)の内側にガードリング
領域(4)と略同心形状に形成される。また、第2図
(c)から明らかなように、半絶縁性半導体領域(5)
は上面が半導体基板(1)の上面に露出し、上面以外は
ガードリング領域(4)に包囲されるように半導体基板
(1)に埋設されている。なお、半絶縁性半導体領域
(5)の深さは約2μmである。
次に、第2図(d)に示すように、シリコン酸化膜
(2)をエッチングにより除去し、半導体基板(1)の
上面にTi(チタン)層(6)とAl(アルミニウム)
層(7)を順次真空蒸着により形成する。Ti層(6)
の層厚は50Å(0.005μm)と極薄である。Al
層(7)の層厚は約2μmとなっている。半導体基板
(1)の下面にはAu(金)−Ge(ゲルマニウム)合
金とAuとを連続的に真空蒸着してオーミック電極
(8)を形成する。
(2)をエッチングにより除去し、半導体基板(1)の
上面にTi(チタン)層(6)とAl(アルミニウム)
層(7)を順次真空蒸着により形成する。Ti層(6)
の層厚は50Å(0.005μm)と極薄である。Al
層(7)の層厚は約2μmとなっている。半導体基板
(1)の下面にはAu(金)−Ge(ゲルマニウム)合
金とAuとを連続的に真空蒸着してオーミック電極
(8)を形成する。
続いて、第2図(e)に示すようにAl層(7)の一部
をフォトエッチングにより除去して、主なる順電流通路
となるショットキバリアを形成すべき領域に対応させて
Al層(7a)を残存させる。Ti層(6)も外周部分
をフォトエッチングにより除去して、Al層(7a)の
下部に位置するTi層(6a)と、Ti層(6a)に隣
接してこれを包囲するTi層(6b)とを残存させる。
Al層(7a)とTi層(6a)はともにGaAs半導体と
の間にショットキバリアを生成する金属層であるから、
Al層(7a)とその下部のTi層(6a)を合わせて
バリア電極(9)が形成される。
をフォトエッチングにより除去して、主なる順電流通路
となるショットキバリアを形成すべき領域に対応させて
Al層(7a)を残存させる。Ti層(6)も外周部分
をフォトエッチングにより除去して、Al層(7a)の
下部に位置するTi層(6a)と、Ti層(6a)に隣
接してこれを包囲するTi層(6b)とを残存させる。
Al層(7a)とTi層(6a)はともにGaAs半導体と
の間にショットキバリアを生成する金属層であるから、
Al層(7a)とその下部のTi層(6a)を合わせて
バリア電極(9)が形成される。
次に、空気中で275℃、15分間の熱処理を施す。こ
れにより、第2図(f)のようにAl層(7a)で被覆
されていないTi層(6b)は酸化されてチタン酸化物
層(10)となる。Al層(7a)に被覆されたTi層
(6a)は酸化されない。チタン酸化物層(10)はT
i薄層(6b)よりやや層厚が増大しており、シート抵
抗が約100MΩ/□の半絶縁性の高抵抗層である。
れにより、第2図(f)のようにAl層(7a)で被覆
されていないTi層(6b)は酸化されてチタン酸化物
層(10)となる。Al層(7a)に被覆されたTi層
(6a)は酸化されない。チタン酸化物層(10)はT
i薄層(6b)よりやや層厚が増大しており、シート抵
抗が約100MΩ/□の半絶縁性の高抵抗層である。
なお、チタン酸化物層(10)もバリア電極(9)と同
様に半導体基板(1)との間にショットキバリアを形成
する。しかし、バリア電極(9)のシート抵抗は1Ω/
□以下であり、チタン酸化物層(10)はバリア電極
(9)よりもシート抵抗が比較にならない程大きい。こ
のため、順方向電流は主としてTi層(6a)とAl層
(7a)に流れ、チタン酸化物層(10)にはほとんど
流れない。したがって、本明細書ではチタン酸化物層
(10)を除外して、Ti層(6a)とAl層(7a)
から成る電極をバリア電極(9)としている。
様に半導体基板(1)との間にショットキバリアを形成
する。しかし、バリア電極(9)のシート抵抗は1Ω/
□以下であり、チタン酸化物層(10)はバリア電極
(9)よりもシート抵抗が比較にならない程大きい。こ
のため、順方向電流は主としてTi層(6a)とAl層
(7a)に流れ、チタン酸化物層(10)にはほとんど
流れない。したがって、本明細書ではチタン酸化物層
(10)を除外して、Ti層(6a)とAl層(7a)
から成る電極をバリア電極(9)としている。
ガードリング領域(4)は、第2図(f)に示すように
バリア電極(9)とチタン酸化物層(10)の両方の下
面に隣接してバリア電極(9)の下部とチタン酸化物層
(10)の下部に跨って形成されている。また、ガード
リング領域(4)は第3図に示すようにバリア電極
(9)の周縁部に沿って環状に形成されている。これに
より、ガードリング領域(4)とn型半導体領域(1
b)に基づくpn接合とバリア電極(9)に基づくショ
ットキバリアとが連続する。
バリア電極(9)とチタン酸化物層(10)の両方の下
面に隣接してバリア電極(9)の下部とチタン酸化物層
(10)の下部に跨って形成されている。また、ガード
リング領域(4)は第3図に示すようにバリア電極
(9)の周縁部に沿って環状に形成されている。これに
より、ガードリング領域(4)とn型半導体領域(1
b)に基づくpn接合とバリア電極(9)に基づくショ
ットキバリアとが連続する。
半絶縁性半導体領域(5)は、第2図(f)に示すよう
に、バリア電極(9)とチタン酸化物層(10)の両方
の下面に隣接するようにガードリング領域(4)のほぼ
中央に配置される。また、第3図に示すように、半絶縁
性半導体領域(5)はバリア電極(9)の周縁部に沿っ
て環状に形成される。
に、バリア電極(9)とチタン酸化物層(10)の両方
の下面に隣接するようにガードリング領域(4)のほぼ
中央に配置される。また、第3図に示すように、半絶縁
性半導体領域(5)はバリア電極(9)の周縁部に沿っ
て環状に形成される。
続いて、第1図に示すように、バリア電極(9)及びチ
タン酸化物層(10)の上面にプラズマCVD法によ
り、シリコン酸化膜から成る絶縁層(11)を形成す
る。その後、バリア電極(9)の上面にTiとAuを連
続して真空蒸着して外部端子接続用の電極(12)を形
成する。以上により電力用ショットキバリアダイオード
チップが完成する。
タン酸化物層(10)の上面にプラズマCVD法によ
り、シリコン酸化膜から成る絶縁層(11)を形成す
る。その後、バリア電極(9)の上面にTiとAuを連
続して真空蒸着して外部端子接続用の電極(12)を形
成する。以上により電力用ショットキバリアダイオード
チップが完成する。
本実施例のショットキバリアダイオードにバリア電極
(9)側を負の電位、オーミック電極(8)側を正の電
位とする逆方向電圧を印加した場合、バリア電極(9)
に基づくショットキバリアと、チタン酸化物薄層(1
0)に基づくショットキバリアのそれぞれから空乏層が
延びる。また、ガードリング領域(4)とn型領域(1
b)に基づくpn接合からも空乏層が延びる。上記3つ
の空乏層は連続して一体化し、電界集中を緩和する良好
な空乏層が得られる。このとき、ガードリング領域
(4)とn型領域(1b)の界面に形成されたpn接合
は、従来例と同様にバリア電極(9)に基づくショット
キバリアの周辺耐圧を担うため、ショットキバリアの周
辺耐圧を向上することができる。また、ガードリング領
域(4)に形成された半絶縁性半導体領域(5)はほぼ
絶縁物とみなせる領域であるから、半絶縁性半導体領域
(5)からのキャリアの注入及び半絶縁性半導体領域
(5)へのキャリアの注入は実質的に起らない。このた
め、半導体基板(1)とバリア電極(9)とから成るシ
ョットキバリアダイオードの周囲に、従来のようなトラ
ンジスタ構造が形成されない。したがって、本実施例の
ショットキバリアダイオードは、高耐圧でありかつ漏れ
電流が小さい。
(9)側を負の電位、オーミック電極(8)側を正の電
位とする逆方向電圧を印加した場合、バリア電極(9)
に基づくショットキバリアと、チタン酸化物薄層(1
0)に基づくショットキバリアのそれぞれから空乏層が
延びる。また、ガードリング領域(4)とn型領域(1
b)に基づくpn接合からも空乏層が延びる。上記3つ
の空乏層は連続して一体化し、電界集中を緩和する良好
な空乏層が得られる。このとき、ガードリング領域
(4)とn型領域(1b)の界面に形成されたpn接合
は、従来例と同様にバリア電極(9)に基づくショット
キバリアの周辺耐圧を担うため、ショットキバリアの周
辺耐圧を向上することができる。また、ガードリング領
域(4)に形成された半絶縁性半導体領域(5)はほぼ
絶縁物とみなせる領域であるから、半絶縁性半導体領域
(5)からのキャリアの注入及び半絶縁性半導体領域
(5)へのキャリアの注入は実質的に起らない。このた
め、半導体基板(1)とバリア電極(9)とから成るシ
ョットキバリアダイオードの周囲に、従来のようなトラ
ンジスタ構造が形成されない。したがって、本実施例の
ショットキバリアダイオードは、高耐圧でありかつ漏れ
電流が小さい。
次に、本実施例のショットキバリアダイオードに順方向
電圧を印加した場合を考える。本実施例のショットキバ
リアダイオードでは、ガードリング領域(4)に半絶縁
性半導体領域(5)が形成されているために、ガードリ
ング領域(4)の順方向電流の通路断面積が狭められて
いる。したがって、ガードリング領域(4)からn型領
域(1b)への少数キャリアの注入量を減少させること
ができ、高速応答性が高水準に達成される。
電圧を印加した場合を考える。本実施例のショットキバ
リアダイオードでは、ガードリング領域(4)に半絶縁
性半導体領域(5)が形成されているために、ガードリ
ング領域(4)の順方向電流の通路断面積が狭められて
いる。したがって、ガードリング領域(4)からn型領
域(1b)への少数キャリアの注入量を減少させること
ができ、高速応答性が高水準に達成される。
半絶縁性半導体領域(5)の代わりにシリコン酸化膜等
から成る絶縁物を形成しても、ガードリング領域(4)
の順方向電流の通路断面積を狭めることができ、少数キ
ャリアの注入を減少させる効果は得られる。しかし、ガ
ードリング領域(4)とは異なる材料から成る領域を形
成すると、その領域近傍のガードリング領域(4)に機
械的な歪が発生して好ましくない。また、半絶縁性半導
体領域(5)はガードリング領域(4)に電子線を照射
して形成することも可能である。しかし、高抵抗の半絶
縁性半導体領域(5)を良好にかつ容易に形成するに
は、イオン注入によるのが望ましい。
から成る絶縁物を形成しても、ガードリング領域(4)
の順方向電流の通路断面積を狭めることができ、少数キ
ャリアの注入を減少させる効果は得られる。しかし、ガ
ードリング領域(4)とは異なる材料から成る領域を形
成すると、その領域近傍のガードリング領域(4)に機
械的な歪が発生して好ましくない。また、半絶縁性半導
体領域(5)はガードリング領域(4)に電子線を照射
して形成することも可能である。しかし、高抵抗の半絶
縁性半導体領域(5)を良好にかつ容易に形成するに
は、イオン注入によるのが望ましい。
変形例 本発明は上記の実施例に限られることなくその趣旨の範
囲内で種々の変更が可能である。例えば、第4図に第二
実施例として示すように半絶縁性半導体領域(5)を半
導体基板(1)から露出させずにガードリング領域
(4)内に完全に埋設してもよい。なお、半絶縁性半導
体領域(5)を形成するに際し、加速電圧を変えて多重
にイオン注入を行うことが可能であり、このときのイオ
ン注入の電圧を調整すれば、半絶縁性半導体領域(5)
を第1図及び第4図に示すように所望の深さに適宜形成
することができる。
囲内で種々の変更が可能である。例えば、第4図に第二
実施例として示すように半絶縁性半導体領域(5)を半
導体基板(1)から露出させずにガードリング領域
(4)内に完全に埋設してもよい。なお、半絶縁性半導
体領域(5)を形成するに際し、加速電圧を変えて多重
にイオン注入を行うことが可能であり、このときのイオ
ン注入の電圧を調整すれば、半絶縁性半導体領域(5)
を第1図及び第4図に示すように所望の深さに適宜形成
することができる。
また、第5図に示す本発明の第三実施例のように、反応
性イオンエッチング(RIE)により、半絶縁性半導体
領域(5)及びガードリング領域(4)を含む断面にお
いて第1図のショットキバリアダイオードを切断してメ
サ形のショットキバリアダイオードとしてもよい。
性イオンエッチング(RIE)により、半絶縁性半導体
領域(5)及びガードリング領域(4)を含む断面にお
いて第1図のショットキバリアダイオードを切断してメ
サ形のショットキバリアダイオードとしてもよい。
更に、第2図(b)の工程の後に開口(3)より外周側
のシリコン酸化膜(2)を除去した後、第2図(c)の
工程を行うことにより、第6図に示す本発明の第四実施
例のようにガードリング領域(4)より外側にも半絶縁
性半導体領域(5)を形成してもよい。この場合も、平
面的に見て半絶縁性半導体領域(5)のショットキバリ
ア側の端部をバリア電極(9)の縁部近傍から内側の領
域に位置させ、かつ半絶縁性半導体領域(5)のショッ
トキバリア側の端部側にガードリング領域(4)を設け
る。実施例及び本実施例のように、ガードリング領域
(4)を形成するための選択拡散マスクであるシリコン
酸化膜(2)の開口(3)からショットキバリア側(素
子中央側)を残存させて、いわゆる、セルフアライン方
式でイオン注入を行うと、ガードリング領域(4)の残
存幅を極めて小さくかつ正確に形成できるので好まし
い。他の実施例においても、この方法により半絶縁性半
導体領域(5)のショットキバリア側に位置するガード
リング領域(4)の残存幅を正確に決定することができ
る。
のシリコン酸化膜(2)を除去した後、第2図(c)の
工程を行うことにより、第6図に示す本発明の第四実施
例のようにガードリング領域(4)より外側にも半絶縁
性半導体領域(5)を形成してもよい。この場合も、平
面的に見て半絶縁性半導体領域(5)のショットキバリ
ア側の端部をバリア電極(9)の縁部近傍から内側の領
域に位置させ、かつ半絶縁性半導体領域(5)のショッ
トキバリア側の端部側にガードリング領域(4)を設け
る。実施例及び本実施例のように、ガードリング領域
(4)を形成するための選択拡散マスクであるシリコン
酸化膜(2)の開口(3)からショットキバリア側(素
子中央側)を残存させて、いわゆる、セルフアライン方
式でイオン注入を行うと、ガードリング領域(4)の残
存幅を極めて小さくかつ正確に形成できるので好まし
い。他の実施例においても、この方法により半絶縁性半
導体領域(5)のショットキバリア側に位置するガード
リング領域(4)の残存幅を正確に決定することができ
る。
半導体領域との優れた密着性、表面安定化効果及びフィ
ールドプレート構造による半導体表面に与える影響の面
から、チタン酸化物層(10)が好適である。しかし、
n形領域(1b)との間にショットキバリアを形成する
物質であれば、それに限られない。例えばTi層(6)
及びチタン酸化物層(10)の代わりに、それぞれTa
(タンタル)薄層及びタンタル酸化物層を設けてもよ
い。また、チタン酸化物層(10)の厚さは、応力発生
を最小限にするために、10〜1000Å、望ましくは
20〜300Åに選定するのがよい。また、チタン酸化
物層(10)はショットキバリア形のフィールドプレー
トとして高耐圧化に極めて大きく寄与するものである
が、これを形成しなくても、ガードリングとしての高耐
圧化効果は発揮される。
ールドプレート構造による半導体表面に与える影響の面
から、チタン酸化物層(10)が好適である。しかし、
n形領域(1b)との間にショットキバリアを形成する
物質であれば、それに限られない。例えばTi層(6)
及びチタン酸化物層(10)の代わりに、それぞれTa
(タンタル)薄層及びタンタル酸化物層を設けてもよ
い。また、チタン酸化物層(10)の厚さは、応力発生
を最小限にするために、10〜1000Å、望ましくは
20〜300Åに選定するのがよい。また、チタン酸化
物層(10)はショットキバリア形のフィールドプレー
トとして高耐圧化に極めて大きく寄与するものである
が、これを形成しなくても、ガードリングとしての高耐
圧化効果は発揮される。
また、本発明は、GaAs、AlGaAs(砒化アルミニウム・
ガリウム)、GaP(燐化ガリウム)、InP(燐化インジ
ウム)等のIII〜V族化合物半導体を用いた半導体装置
に好適であるが、他の化合物半導体又はSi(シリコ
ン)等を用いた半導体装置にも有効である。
ガリウム)、GaP(燐化ガリウム)、InP(燐化インジ
ウム)等のIII〜V族化合物半導体を用いた半導体装置
に好適であるが、他の化合物半導体又はSi(シリコ
ン)等を用いた半導体装置にも有効である。
発明の効果 以上のように、本発明によれば、高速応答性に優れかつ
高耐圧のショットキバリア半導体装置を提供できる。
高耐圧のショットキバリア半導体装置を提供できる。
【図面の簡単な説明】 第1図は本発明の実施例を示すショットキバリアダイオ
ードの断面図、第2図はこのショットキバリアダイオー
ドの製造工程図、第3図は実施例のショットキバリアダ
イオードの平面図、第4図は本発明の第二実施例を示す
断面図、第5図は本発明の第三実施例を示す断面図、第
6図は本発明の第四実施例を示す断面図、第7図は従来
のショットキバリアダイオードの断面図を示す。 (1b)……n形領域(半導体領域)、(4)……ガー
ドリング領域、(5)……半絶縁性半導体領域、(9)
……バリア電極、
ードの断面図、第2図はこのショットキバリアダイオー
ドの製造工程図、第3図は実施例のショットキバリアダ
イオードの平面図、第4図は本発明の第二実施例を示す
断面図、第5図は本発明の第三実施例を示す断面図、第
6図は本発明の第四実施例を示す断面図、第7図は従来
のショットキバリアダイオードの断面図を示す。 (1b)……n形領域(半導体領域)、(4)……ガー
ドリング領域、(5)……半絶縁性半導体領域、(9)
……バリア電極、
Claims (1)
- 【請求項1】一導電形の半導体領域上に形成されかつ該
半導体領域との間にショットキバリアを生成するバリア
電極と、該バリア電極及び前記半導体領域に隣接してか
つ前記ショットキバリアを包囲するように形成された前
記半導体領域とは逆の導電形の半導体領域から成るガー
ドリング領域とを有するショットキバリア半導体装置に
おいて、 前記ガードリング領域は前記ガードリング領域に部分的
にイオン注入することにより形成された半絶縁性半導体
領域を含み、 前記半絶縁性半導体領域により前記ガードリング領域内
での順方向電流通路断面積が減少していることを特徴と
するショットキバリア半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094616A JPH0618280B2 (ja) | 1988-04-19 | 1988-04-19 | ショットキバリア半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094616A JPH0618280B2 (ja) | 1988-04-19 | 1988-04-19 | ショットキバリア半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01266760A JPH01266760A (ja) | 1989-10-24 |
| JPH0618280B2 true JPH0618280B2 (ja) | 1994-03-09 |
Family
ID=14115184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63094616A Expired - Fee Related JPH0618280B2 (ja) | 1988-04-19 | 1988-04-19 | ショットキバリア半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618280B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW286435B (ja) * | 1994-07-27 | 1996-09-21 | Siemens Ag | |
| JP4782923B2 (ja) * | 2000-12-28 | 2011-09-28 | 日本インター株式会社 | 半導体装置 |
| US7229866B2 (en) * | 2004-03-15 | 2007-06-12 | Velox Semiconductor Corporation | Non-activated guard ring for semiconductor devices |
| US7768092B2 (en) * | 2005-07-20 | 2010-08-03 | Cree Sweden Ab | Semiconductor device comprising a junction having a plurality of rings |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934028A (ja) * | 1972-07-31 | 1974-03-29 | ||
| JPS5319454Y2 (ja) * | 1974-07-29 | 1978-05-24 | ||
| JPS5949713A (ja) * | 1982-09-14 | 1984-03-22 | 松下電器産業株式会社 | ジユ−サ |
-
1988
- 1988-04-19 JP JP63094616A patent/JPH0618280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01266760A (ja) | 1989-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175143B1 (en) | Schottky barrier | |
| US7635892B2 (en) | Semiconductor device | |
| US5372954A (en) | Method of fabricating an insulated gate bipolar transistor | |
| US5962893A (en) | Schottky tunneling device | |
| US20230103191A1 (en) | Reverse-conducting igbt device and manufacturing method thereof, inverter stage | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| US6459133B1 (en) | Enhanced flux semiconductor device with mesa and method of manufacturing same | |
| US5589408A (en) | Method of forming an alloyed drain field effect transistor and device formed | |
| EP0197424B1 (en) | Process of fabricating a heterojunction bipolar transistor | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| JPH01266760A (ja) | ショットキバリア半導体装置 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JPH02253659A (ja) | 半導体装置 | |
| JPH04291966A (ja) | ショットキーバリア半導体装置 | |
| KR0162596B1 (ko) | 반도체장치와 그의 제조방법 | |
| JPH0416443Y2 (ja) | ||
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP3344542B2 (ja) | 半導体装置 | |
| JPH10117000A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH0618273B2 (ja) | ショットキバリア半導体装置 | |
| JPH05167064A (ja) | 半導体装置の製造方法 | |
| JPH04218969A (ja) | ショットキーバリア半導体装置 | |
| JPS5992575A (ja) | 半導体集積回路装置におけるシヨツトキバリアダイオ−ド | |
| JPH0573351B2 (ja) | ||
| JPH07221274A (ja) | 化合物半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |