JPS6233469A - Mis型電界効果トランジスタ - Google Patents
Mis型電界効果トランジスタInfo
- Publication number
- JPS6233469A JPS6233469A JP60173415A JP17341585A JPS6233469A JP S6233469 A JPS6233469 A JP S6233469A JP 60173415 A JP60173415 A JP 60173415A JP 17341585 A JP17341585 A JP 17341585A JP S6233469 A JPS6233469 A JP S6233469A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- silicon oxide
- silicon
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
果トランジスタの構造に関するものである。
従来、nチャンネルMO8電界効果トランジスタでは、
第3図に示すように、ゲート膜303に二酸化シリコン
、ゲート電極204にアルミニウム又は、口1型の不純
物を含んだ多結晶シリコンを用いている。な8.302
は拡散層領域、305は素子分離領域である。上記の如
きMIS型トランジスタを微細化すると、短チャンネル
化に伴って、耐圧や閾値電圧が低下する。上記の現象を
防止し、閾値電圧を制御するため、通常は、チャンネル
領域にイオン注入法により不純物をドーピングしている
(以後チャンネル・ドープと記す)。
第3図に示すように、ゲート膜303に二酸化シリコン
、ゲート電極204にアルミニウム又は、口1型の不純
物を含んだ多結晶シリコンを用いている。な8.302
は拡散層領域、305は素子分離領域である。上記の如
きMIS型トランジスタを微細化すると、短チャンネル
化に伴って、耐圧や閾値電圧が低下する。上記の現象を
防止し、閾値電圧を制御するため、通常は、チャンネル
領域にイオン注入法により不純物をドーピングしている
(以後チャンネル・ドープと記す)。
上述した従来のチャンネル・ドープによる閾値電圧制御
法では、チャンネル長が短かくなるほど、チャンネル・
ドープ量は多くなる。従って、ピンチオフ状態でのドI
/イン空乏層の伸びが小さくなり、ド1/イン端での電
界が強くなる。その結果、キャリア増倍現象が起り、ホ
ットキャリアが発生し、ゲート酸化膜中ヘキャリアの一
部が注入されるようになる。注入されたキャリアの一部
は、酸化膜中のトラップ準位に捕獲されるため、膜中ζ
こ電荷が生じ、閾値電圧を変動させる。この閾値電圧の
変動が、MOSトランジスタの微細化を妨げている。
法では、チャンネル長が短かくなるほど、チャンネル・
ドープ量は多くなる。従って、ピンチオフ状態でのドI
/イン空乏層の伸びが小さくなり、ド1/イン端での電
界が強くなる。その結果、キャリア増倍現象が起り、ホ
ットキャリアが発生し、ゲート酸化膜中ヘキャリアの一
部が注入されるようになる。注入されたキャリアの一部
は、酸化膜中のトラップ準位に捕獲されるため、膜中ζ
こ電荷が生じ、閾値電圧を変動させる。この閾値電圧の
変動が、MOSトランジスタの微細化を妨げている。
ドレイン端における電界を弱め、しかも、閾値電圧をf
ltll Nする手段の一つとして、ゲートをp+型に
する事が知られている。つまり、シリコン基板とp 型
多結晶シリコンとの仕事関数差〔0,4v<pm基板)
、0.9V(n型基板) 、l ヲflJ用して、閾値
電圧を上昇させ、チャンネル・ドープ1を減少させる訳
である。しかし、多結晶シリコンをp+型(こするため
に用いられるホウ素は設化1摸中でも拡散し易く、ゲー
ト電極中のホウ素が酸化膜中や、その下のチャンネル領
域へ拡散してしまい、フラットバンド電圧が変化し、閾
値電圧が変化してしまうなど大きな欠点があった。
ltll Nする手段の一つとして、ゲートをp+型に
する事が知られている。つまり、シリコン基板とp 型
多結晶シリコンとの仕事関数差〔0,4v<pm基板)
、0.9V(n型基板) 、l ヲflJ用して、閾値
電圧を上昇させ、チャンネル・ドープ1を減少させる訳
である。しかし、多結晶シリコンをp+型(こするため
に用いられるホウ素は設化1摸中でも拡散し易く、ゲー
ト電極中のホウ素が酸化膜中や、その下のチャンネル領
域へ拡散してしまい、フラットバンド電圧が変化し、閾
値電圧が変化してしまうなど大きな欠点があった。
また、ゲート電極にチタン、タングステン、クンタル、
ニオブ、モリブデン、パラジウム、ロジウム、ニッケル
、セトン、白金など仕事関数値の比較的高い金属や、そ
れらのシリサ・fドを用いて、閾値電圧を制御すること
も町i鋲であるが、これら金属やそのシリサイドは、S
lやSio2と反応性の高いものが多く、閾値電圧が不
安定になる場合が有った。
ニオブ、モリブデン、パラジウム、ロジウム、ニッケル
、セトン、白金など仕事関数値の比較的高い金属や、そ
れらのシリサ・fドを用いて、閾値電圧を制御すること
も町i鋲であるが、これら金属やそのシリサイドは、S
lやSio2と反応性の高いものが多く、閾値電圧が不
安定になる場合が有った。
本発明は、上記した従来の欠点を除去し、微細化に伴う
チャンネル・ドープの量を減少させ、それによってホッ
トエレクトロン耐性を向上し、安定なトランジスタ特性
が得られるMIS型電界効トランジスタを提供すること
を目的とする。
チャンネル・ドープの量を減少させ、それによってホッ
トエレクトロン耐性を向上し、安定なトランジスタ特性
が得られるMIS型電界効トランジスタを提供すること
を目的とする。
本発明のMIS型電界トランジスタは、MIS型′成界
効果トランジスタに3いて、ゲート膜の少なくとも一部
に、酸化ケイ素以外の不純物拡散を防止する絶縁膜を用
い、かつゲート電池に基板との仕事〃数差が正又は零に
近い負の値を持つ電極を用いることにより、溝成される
。
効果トランジスタに3いて、ゲート膜の少なくとも一部
に、酸化ケイ素以外の不純物拡散を防止する絶縁膜を用
い、かつゲート電池に基板との仕事〃数差が正又は零に
近い負の値を持つ電極を用いることにより、溝成される
。
な2ゲート膜として−は、酸化ケイ素膜の表面部つ素を
添〃口した多結晶シリコンを用いることにより効果的に
実権することが出来る。
添〃口した多結晶シリコンを用いることにより効果的に
実権することが出来る。
また、ゲート膜として、酸化ケイ素の表面部電極に高融
点金属またはそのシリサイドを用いることにより同様に
実施できる。
点金属またはそのシリサイドを用いることにより同様に
実施できる。
次に、本発明(こついて図面を参照して説明する。
第1図は本発り〕の−実施例の縦断面図である。
第1図において、101はp型シリコン基板、102は
ソースドレインを形成するn 型拡散領域、103は酸
化ケイ素膜の表面部20〜50λの膜厚領域を直接窒化
し、窒化酸化ケイ素としたゲート膜、104はホウ素を
濃度lXl0”程度に拡散したp+型多結晶シリコンゲ
ート電極である。
ソースドレインを形成するn 型拡散領域、103は酸
化ケイ素膜の表面部20〜50λの膜厚領域を直接窒化
し、窒化酸化ケイ素としたゲート膜、104はホウ素を
濃度lXl0”程度に拡散したp+型多結晶シリコンゲ
ート電極である。
閾値電圧は、基板の不純物濃度とゲート膜の膜厚と多結
晶シリコンゲート電極中のホウ素濃度とによって制御さ
れる。ゲート電極直下の基板のホウ素濃度がlXl0”
c1rL−”の時、p+型ゲート電唖と、基板の仕事関
数差は、約0.35eVになる。
晶シリコンゲート電極中のホウ素濃度とによって制御さ
れる。ゲート電極直下の基板のホウ素濃度がlXl0”
c1rL−”の時、p+型ゲート電唖と、基板の仕事関
数差は、約0.35eVになる。
酸化ケイ素膜の表面を直接窒化することによって形成さ
れた窒化酸化ケイ素膜は、20X程度の膜厚で、ゲート
電極中のホウ素がゲート膜中に拡散するのを防ぐ。また
、このゲート膜は誘電率が熱酸化膜とほとんど変わらな
いため、閾値電圧を低下させるようなことはない。また
、ゲート膜の殆んどの領域を窒化酸化ケイ素に変換した
場合、ゲート膜中のトラップ準位が増加するが、上記の
膜では比較的少ない。以上のように、ホウ素を添加した
多結晶シリコンゲートと、酸化ケイ素膜の表面部20〜
50人の膜厚領域を窒化酸化ケイ素で変換した膜を組合
わせることにより少ないチャンネル・ドープ景で閾値電
圧を正の値にすることができる。これ番こよフて微細化
されたMIS型トランジスタに2けるホットエレクトロ
ンの発生を抑え、安定な閾値電圧を持ったトランジスタ
を作ることができる。
れた窒化酸化ケイ素膜は、20X程度の膜厚で、ゲート
電極中のホウ素がゲート膜中に拡散するのを防ぐ。また
、このゲート膜は誘電率が熱酸化膜とほとんど変わらな
いため、閾値電圧を低下させるようなことはない。また
、ゲート膜の殆んどの領域を窒化酸化ケイ素に変換した
場合、ゲート膜中のトラップ準位が増加するが、上記の
膜では比較的少ない。以上のように、ホウ素を添加した
多結晶シリコンゲートと、酸化ケイ素膜の表面部20〜
50人の膜厚領域を窒化酸化ケイ素で変換した膜を組合
わせることにより少ないチャンネル・ドープ景で閾値電
圧を正の値にすることができる。これ番こよフて微細化
されたMIS型トランジスタに2けるホットエレクトロ
ンの発生を抑え、安定な閾値電圧を持ったトランジスタ
を作ることができる。
以上の説明は、103のゲート膜を、シリコン基板を直
接窒化した窒化ケイ素膜に換えてもゲート膜の誘電率が
変わるだけで、まったく同様である。また、基板を口型
に換えても同様の議論ができる。
接窒化した窒化ケイ素膜に換えてもゲート膜の誘電率が
変わるだけで、まったく同様である。また、基板を口型
に換えても同様の議論ができる。
第2図は、本発明の他の実施例の縦断面図である。第2
図において、201はp型シリコン基板、202はソー
ス・ドレインを形成するロ 型拡散領域、203は酸化
ケイ素膜の表面部20〜50人の膜厚領域を窒化酸化ケ
イ素に変換したゲート膜、204は、白金のゲート電極
である。白金の仕事関数は約5.6eVで、シリコン基
板との仕事関数差は約0.6e’Mこなる。上記のゲー
ト膜は白金と反応を起し1こくく、白金のゲート膜中へ
の拡散も少ない。よって、第1図の場合と同様に、閾値
電圧を安定に制御できる。
図において、201はp型シリコン基板、202はソー
ス・ドレインを形成するロ 型拡散領域、203は酸化
ケイ素膜の表面部20〜50人の膜厚領域を窒化酸化ケ
イ素に変換したゲート膜、204は、白金のゲート電極
である。白金の仕事関数は約5.6eVで、シリコン基
板との仕事関数差は約0.6e’Mこなる。上記のゲー
ト膜は白金と反応を起し1こくく、白金のゲート膜中へ
の拡散も少ない。よって、第1図の場合と同様に、閾値
電圧を安定に制御できる。
以上の説明の中で、料のゲート電極に、チタン、タング
ステン、タンタル、ニオブ、モリブデン、パラジウム、
ロジウム、ニッケル、セレンナトの金属や、それらのシ
リサイドを用いても全く同様である。また、ゲート膜と
して、シリコンを直接窒化した窒化ケイ素膜を用いても
同様である。
ステン、タンタル、ニオブ、モリブデン、パラジウム、
ロジウム、ニッケル、セレンナトの金属や、それらのシ
リサイドを用いても全く同様である。また、ゲート膜と
して、シリコンを直接窒化した窒化ケイ素膜を用いても
同様である。
以上説明したように、本発明は、酸化ケイ素膜の表面部
20〜50尺膜厚領域を窒化ケイ素や、窒化酸化ケイ素
に変換した膜のような、不純物拡散を防止するゲート膜
と、基板との仕事関数差が正及び零に近い負の値を持つ
ように不純物添加した多結晶シリコン或いは、仕事関数
値の比較的多きな金4やそのシリサイドを用いたゲート
電圧を組合わせて閾値電圧のiii!Inを行なうこと
により、微細化に伴うチャンネルドープの量を減少させ
、それによって、ホットエレクトロン耐性を向上し、安
定なトランジスタ特性を得ることができるという効果が
ある。
20〜50尺膜厚領域を窒化ケイ素や、窒化酸化ケイ素
に変換した膜のような、不純物拡散を防止するゲート膜
と、基板との仕事関数差が正及び零に近い負の値を持つ
ように不純物添加した多結晶シリコン或いは、仕事関数
値の比較的多きな金4やそのシリサイドを用いたゲート
電圧を組合わせて閾値電圧のiii!Inを行なうこと
により、微細化に伴うチャンネルドープの量を減少させ
、それによって、ホットエレクトロン耐性を向上し、安
定なトランジスタ特性を得ることができるという効果が
ある。
第1図は本発明の一部1例の縦断工酊図、42閃は本発
明の他の実・洩例の1縦断面図、第3国は従来のMO3
型′1:を界効渠トランジスタの横断面図である。 101.201.301・・・・・・p型シリコン基板
、102.202.3oL・・・・・・拡散層領域、1
03゜203・・・・・・少なくとも一部に酸化ケイ素
膜以外の不純物拡散防止絶謙膜を用いたゲート膜、30
3・・・・・・ゲート膜(二酸化シリコン膜)、104
・・・・・。 ホウ素を添加した多結晶シリコンゲート電!′厘、20
4・・・・・・白金ゲート・1極、304・・・・・・
ゲー ト′1厘(アルミニウム又はn 型多7清晶シリ
コン)。 105.205,305・・・・・・素子分離領域。 π′ 代理人 弁1士 内 原 、ヨ、 \1牟 1
目 篇42 図
明の他の実・洩例の1縦断面図、第3国は従来のMO3
型′1:を界効渠トランジスタの横断面図である。 101.201.301・・・・・・p型シリコン基板
、102.202.3oL・・・・・・拡散層領域、1
03゜203・・・・・・少なくとも一部に酸化ケイ素
膜以外の不純物拡散防止絶謙膜を用いたゲート膜、30
3・・・・・・ゲート膜(二酸化シリコン膜)、104
・・・・・。 ホウ素を添加した多結晶シリコンゲート電!′厘、20
4・・・・・・白金ゲート・1極、304・・・・・・
ゲー ト′1厘(アルミニウム又はn 型多7清晶シリ
コン)。 105.205,305・・・・・・素子分離領域。 π′ 代理人 弁1士 内 原 、ヨ、 \1牟 1
目 篇42 図
Claims (1)
- 【特許請求の範囲】 1、MIS型電界効果トランジスタにおいて、ゲート膜
の少なくとも一部に、酸化ケイ素以外の不純物拡散を防
止する絶縁膜を用い、かつゲート電極に基板との仕事関
数差が正又は零に近い負の値を持つ電極を用いる事を特
徴とするMIS型電界効果トランジスタ。 2、ゲート膜として、酸化ケイ素膜の表面部20〜50
Åの膜厚領域を窒化ケイ素或いは、窒化酸化ケイ素に変
換した膜を用い、かつゲート電極にホウ素を添加した多
結晶シリコンを用いる特許請求の範囲第(1)項記載の
MIS型電界効果トランジスタ。 3、ゲート膜として、酸化ケイ素膜の表面部20〜50
Åの膜厚領域を窒化ケイ素或いは、窒化酸化ケイ素に変
換した膜を用い、かつゲート電極に高融点金属またはそ
のシリサイドを用いる特許請求の範囲第(1)項記載の
MIS型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173415A JPS6233469A (ja) | 1985-08-06 | 1985-08-06 | Mis型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173415A JPS6233469A (ja) | 1985-08-06 | 1985-08-06 | Mis型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6233469A true JPS6233469A (ja) | 1987-02-13 |
Family
ID=15960013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60173415A Pending JPS6233469A (ja) | 1985-08-06 | 1985-08-06 | Mis型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6233469A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159069A (ja) * | 1988-12-12 | 1990-06-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US5874766A (en) * | 1988-12-20 | 1999-02-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an oxynitride film |
| JP2014067909A (ja) * | 2012-09-26 | 2014-04-17 | Toshiba Corp | 半導体装置 |
| JP2022127817A (ja) * | 2021-02-22 | 2022-09-01 | 富士通株式会社 | 半導体素子、半導体素子の製造方法、増幅器および電源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565467A (en) * | 1978-11-09 | 1980-05-16 | Sanyo Electric Co Ltd | Manufacture of mos transistor |
-
1985
- 1985-08-06 JP JP60173415A patent/JPS6233469A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565467A (en) * | 1978-11-09 | 1980-05-16 | Sanyo Electric Co Ltd | Manufacture of mos transistor |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159069A (ja) * | 1988-12-12 | 1990-06-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US5874766A (en) * | 1988-12-20 | 1999-02-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an oxynitride film |
| US6107174A (en) * | 1988-12-20 | 2000-08-22 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and a method for the production of the same |
| JP2014067909A (ja) * | 2012-09-26 | 2014-04-17 | Toshiba Corp | 半導体装置 |
| US9178052B2 (en) | 2012-09-26 | 2015-11-03 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US9741798B2 (en) | 2012-09-26 | 2017-08-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2022127817A (ja) * | 2021-02-22 | 2022-09-01 | 富士通株式会社 | 半導体素子、半導体素子の製造方法、増幅器および電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4021835A (en) | Semiconductor device and a method for fabricating the same | |
| KR910006249B1 (ko) | 반도체 장치 | |
| JP2009529806A (ja) | Hvmosデバイスの性能向上方法 | |
| US7939904B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6211555B1 (en) | Semiconductor device with a pair of transistors having dual work function gate electrodes | |
| CN1692449B (zh) | 具有可编程阈值电压的dmos器件 | |
| CN1996617A (zh) | 半导体装置及其制造方法 | |
| JPS6124833B2 (ja) | ||
| US4330850A (en) | MNOS Memory cell | |
| JPS6233469A (ja) | Mis型電界効果トランジスタ | |
| US4409607A (en) | Normally-on enhancement mode MOSFET with negative threshold gating | |
| JPS63261880A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0571190B2 (ja) | ||
| JPH0234936A (ja) | 半導体装置およびその製造方法 | |
| US20220216206A1 (en) | Semicondoctor structure with gate electrode doping | |
| JPH11233758A (ja) | 半導体装置およびその製造方法 | |
| JP3472283B2 (ja) | 電界効果トランジスタ | |
| JP2904081B2 (ja) | 半導体装置の製造方法 | |
| US20020149038A1 (en) | Semiconductor device | |
| US7279734B2 (en) | MOS transistor | |
| JPS59205759A (ja) | Mis型電界効果トランジスタ | |
| JPH043983A (ja) | 不揮発性半導体メモリ | |
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| JP3261697B2 (ja) | 半導体装置の製造方法 | |
| JPH06283713A (ja) | 半導体装置及びその製造方法 |