JPS6233555B2 - - Google Patents
Info
- Publication number
- JPS6233555B2 JPS6233555B2 JP4861680A JP4861680A JPS6233555B2 JP S6233555 B2 JPS6233555 B2 JP S6233555B2 JP 4861680 A JP4861680 A JP 4861680A JP 4861680 A JP4861680 A JP 4861680A JP S6233555 B2 JPS6233555 B2 JP S6233555B2
- Authority
- JP
- Japan
- Prior art keywords
- sound
- alarm
- alarm sound
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G13/00—Producing acoustic time signals
- G04G13/02—Producing acoustic time signals at preselected times, e.g. alarm clocks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
この発明は複数種類のアラーム音を放音可能な
小型電子機器に関する。
小型電子機器に関する。
近年、計時機能付小型電子式計算機などでは複
数種類のアラーム時刻をセツト可能とし、また各
アラーム時刻になると夫々に対応する種類のアラ
ーム音を放音するようにしたものが提案されてい
る。たとえば一週間の各曜日毎にアラーム時刻を
セツトし、そしてアラーム時刻に達するとその曜
日に対応するメロデイ等のアラーム音を発生させ
るようにしている。然しながらこの種の計算機で
は、セツトしたアラーム時刻に対応するアラーム
音の確認をするには各曜日のアラーム時刻に達す
るまで待つ必要がある。
数種類のアラーム時刻をセツト可能とし、また各
アラーム時刻になると夫々に対応する種類のアラ
ーム音を放音するようにしたものが提案されてい
る。たとえば一週間の各曜日毎にアラーム時刻を
セツトし、そしてアラーム時刻に達するとその曜
日に対応するメロデイ等のアラーム音を発生させ
るようにしている。然しながらこの種の計算機で
は、セツトしたアラーム時刻に対応するアラーム
音の確認をするには各曜日のアラーム時刻に達す
るまで待つ必要がある。
この発明は上述した点を改良するためになされ
たもので、その目的とするところは、任意時刻に
おいて択一的にアラーム音を呼出し放音させ、そ
のアラーム音の種類の確認を随時行えるようにし
たアラーム機能を有する小型電子機器を提供する
ことである。
たもので、その目的とするところは、任意時刻に
おいて択一的にアラーム音を呼出し放音させ、そ
のアラーム音の種類の確認を随時行えるようにし
たアラーム機能を有する小型電子機器を提供する
ことである。
以下、図面を参照してこの発明を計時機能を具
備し、またセツトされた複数のアラーム時刻に対
し夫々異なるメロデイによるアラーム音が放音さ
れるようにした小型電子式計算機に適用した一実
施例を説明する。第１図はこの発明の構成を示す
図である。キー入力部１にはテンキー、フアンク
シヨンキー等、通常計算機に備えられているキ
ー、また計算モード、時刻モード等のモード切替
スイツチ（以上、図示略）、メロデイ呼出しキー
〓〓等が設けられている。そして各キーのキー操
作信号ＫはROM（リードオンリメモリ）アドレ
ス部２に入力され、またテンキーによる置数デー
タはRAM（ラワンダムアクセスメモリ）４のＸ
レジスタに入力される。ROMアドレス部２は
ROM３に耐して次に実行すべき動作に対応する
マイクロ命令Ｕ，Ｌ，CODE，ING，NAを格納
するエリアを指定するためのアドレスデータを出
力する回路である。このためROMアドレス部２
には次アドレスを指定するマイクロ命令NA、演
算回路５からの判断演算結果データＪ、分周回路
６からの周期１秒の信号１Ｐ／Ｓ、後述する
ROM７からのメロデイ終了信号、報音部８から
の音符終了信号が更に入力されており、これら各
入力信号に応じて所定のアドレスデータが出力さ
れる。上記ROM３はこの計算機の各種演算、メ
ロデイ音発生等を種々制御するマイクロプログラ
ムを記憶し、上記ROMアドレス部２から出力さ
れるアドレスデータによりアドレス指定されてマ
イクロ命令Ｕ等を並列的に出力する。而してマイ
クロ命令ＵはRAM４の行アドレス指定データで
あり、またマイクロ命令ＬはRAM４の列アドレ
ス指定データであり、第１アドレスカウンタ９を
介してRAM４に与えられる。
備し、またセツトされた複数のアラーム時刻に対
し夫々異なるメロデイによるアラーム音が放音さ
れるようにした小型電子式計算機に適用した一実
施例を説明する。第１図はこの発明の構成を示す
図である。キー入力部１にはテンキー、フアンク
シヨンキー等、通常計算機に備えられているキ
ー、また計算モード、時刻モード等のモード切替
スイツチ（以上、図示略）、メロデイ呼出しキー
〓〓等が設けられている。そして各キーのキー操
作信号ＫはROM（リードオンリメモリ）アドレ
ス部２に入力され、またテンキーによる置数デー
タはRAM（ラワンダムアクセスメモリ）４のＸ
レジスタに入力される。ROMアドレス部２は
ROM３に耐して次に実行すべき動作に対応する
マイクロ命令Ｕ，Ｌ，CODE，ING，NAを格納
するエリアを指定するためのアドレスデータを出
力する回路である。このためROMアドレス部２
には次アドレスを指定するマイクロ命令NA、演
算回路５からの判断演算結果データＪ、分周回路
６からの周期１秒の信号１Ｐ／Ｓ、後述する
ROM７からのメロデイ終了信号、報音部８から
の音符終了信号が更に入力されており、これら各
入力信号に応じて所定のアドレスデータが出力さ
れる。上記ROM３はこの計算機の各種演算、メ
ロデイ音発生等を種々制御するマイクロプログラ
ムを記憶し、上記ROMアドレス部２から出力さ
れるアドレスデータによりアドレス指定されてマ
イクロ命令Ｕ等を並列的に出力する。而してマイ
クロ命令ＵはRAM４の行アドレス指定データで
あり、またマイクロ命令ＬはRAM４の列アドレ
ス指定データであり、第１アドレスカウンタ９を
介してRAM４に与えられる。
マイクロ命令CODEは数値コードデータであ
り、演算部５に対して与えられる。マイクロ命令
INSは各種命令データであり、インストラクシヨ
ンデコーダ１０に与えられてデコードされ、
RAM４に対するリード／ライト信号Ｒ／Ｗ等、
各種命令信号が作成される。マイクロ命令NAは
次アドレスを指定するためのアドレスデータであ
る。
り、演算部５に対して与えられる。マイクロ命令
INSは各種命令データであり、インストラクシヨ
ンデコーダ１０に与えられてデコードされ、
RAM４に対するリード／ライト信号Ｒ／Ｗ等、
各種命令信号が作成される。マイクロ命令NAは
次アドレスを指定するためのアドレスデータであ
る。
RAM４はＸレジスタ、Ａレジスタ、Ｂレジス
タ等、各種レジスタにより構成されている。而し
て第２図に詳細に示すように、各レジスタは例え
ば10桁構成であり、またＸレジスタは演算用及び
表示用として利用される他、X0にはメロデイ音
確認の際に曜日に関連するデータも記憶される。
また、Ａレジスタには、後述するROM７に記憶
されている日曜日から土曜日までの各曜日に対応
して７種のメロデイが設定されている各メロデイ
の先頭アドレスを与えるためのアドレスが図示す
る如く、所望の順序で１〜７桁目までに記憶され
ている。そして、後述するメロデイ呼出し時に、
上記ＸレジスタのX0の内容に従つて、上記Ａレ
ジスタの１〜７桁目までのアドレスデータのうち
１つが読出され、演算回路５でそれに対応するメ
ロデイの先頭アドレスに変換される。またＢレジ
スタは後述するメロデイ呼出し時においてフラグ
データ記憶用として利用されるものである。
タ等、各種レジスタにより構成されている。而し
て第２図に詳細に示すように、各レジスタは例え
ば10桁構成であり、またＸレジスタは演算用及び
表示用として利用される他、X0にはメロデイ音
確認の際に曜日に関連するデータも記憶される。
また、Ａレジスタには、後述するROM７に記憶
されている日曜日から土曜日までの各曜日に対応
して７種のメロデイが設定されている各メロデイ
の先頭アドレスを与えるためのアドレスが図示す
る如く、所望の順序で１〜７桁目までに記憶され
ている。そして、後述するメロデイ呼出し時に、
上記ＸレジスタのX0の内容に従つて、上記Ａレ
ジスタの１〜７桁目までのアドレスデータのうち
１つが読出され、演算回路５でそれに対応するメ
ロデイの先頭アドレスに変換される。またＢレジ
スタは後述するメロデイ呼出し時においてフラグ
データ記憶用として利用されるものである。
また図示しないがRAM４には計時データ（現
在時刻）記憶用のレジスタ、日付、曜日を記憶す
るレジスタ、アラーム時刻を記憶するレジスタ等
が設けられている。而してアラーム時刻、あるい
は現在時刻の修正はキー入力部１の図示しない定
キーのキー操作により実行される。
在時刻）記憶用のレジスタ、日付、曜日を記憶す
るレジスタ、アラーム時刻を記憶するレジスタ等
が設けられている。而してアラーム時刻、あるい
は現在時刻の修正はキー入力部１の図示しない定
キーのキー操作により実行される。
そして、上記第１アドレスカウンタ９及び
ROM７に対する第２アドレスカウンタ１１は
夫々、インストラクシヨンデコーダ１０からの制
御信号（インクリメント信号）により駆動され
る。
ROM７に対する第２アドレスカウンタ１１は
夫々、インストラクシヨンデコーダ１０からの制
御信号（インクリメント信号）により駆動され
る。
演算回路５は四則演算、アラーム時刻の検出を
含む判断演算、計時演算を実行し、四則演算や計
時演算の演算結果データはRAM４の所定レジス
タに送られる。一方、判断演算結果データＪは
ROMアドレス部２に送られる。計時演算はROM
アドレス部２に信号１Ｐ／Ｓが入力されるたびに
実行され、前回の計時データに対して＋１秒演算
が実行されてあらたな計時データが得られ、
RAM４内のレジスタに転送される。そしてこの
計時データは予め入力されているアラーム時刻と
比較され、一致していればROM７からその日の
曜日に対応するメロデイを読出して報音部８から
放音させる。
含む判断演算、計時演算を実行し、四則演算や計
時演算の演算結果データはRAM４の所定レジス
タに送られる。一方、判断演算結果データＪは
ROMアドレス部２に送られる。計時演算はROM
アドレス部２に信号１Ｐ／Ｓが入力されるたびに
実行され、前回の計時データに対して＋１秒演算
が実行されてあらたな計時データが得られ、
RAM４内のレジスタに転送される。そしてこの
計時データは予め入力されているアラーム時刻と
比較され、一致していればROM７からその日の
曜日に対応するメロデイを読出して報音部８から
放音させる。
発振器１２は基本周波数信号を常時発生し上記
分周回路６、報音部８等へ夫々与える。而して分
周回路６は上記基本周波数信号を分周して１秒信
号１Ｐ／Ｓを作成し、また報音部８はROM７に
記憶されている楽音情報に基づき基本周波数信号
により楽音発生動作を行う。
分周回路６、報音部８等へ夫々与える。而して分
周回路６は上記基本周波数信号を分周して１秒信
号１Ｐ／Ｓを作成し、また報音部８はROM７に
記憶されている楽音情報に基づき基本周波数信号
により楽音発生動作を行う。
ROM７は第３図に図示するように日曜から土
曜までの夫々異なる７種のメロデイＡ〜Ｇ曲に対
する各楽音情報（音符情報、音階情報）を記憶す
るもので、Ａ〜Ｇ曲の各先頭アドレスは夫々A0
〜G0である。これら先頭アドレスA0〜G0は上述
したRAM４内のＡレジスタ内の上記先頭アドレ
スA0〜G0に夫々対応するアドレスa0〜g0が演算
回路５へ読出されて変換することにより得られる
もので、この先頭アドレスA0〜G0が第２アドレ
スカウンタ１１に設定されて順次インクリメント
されることにより、ROM７のＡ〜Ｇの曲がアド
レス指定され、各曲に対応する楽音情報が出力さ
れる。而して各曜日のメロデイが終了するとその
都度、メロデイ終了信号がROMアドレス部２へ
出力され、次の曜日のメロデイが読出し開始され
る。
曜までの夫々異なる７種のメロデイＡ〜Ｇ曲に対
する各楽音情報（音符情報、音階情報）を記憶す
るもので、Ａ〜Ｇ曲の各先頭アドレスは夫々A0
〜G0である。これら先頭アドレスA0〜G0は上述
したRAM４内のＡレジスタ内の上記先頭アドレ
スA0〜G0に夫々対応するアドレスa0〜g0が演算
回路５へ読出されて変換することにより得られる
もので、この先頭アドレスA0〜G0が第２アドレ
スカウンタ１１に設定されて順次インクリメント
されることにより、ROM７のＡ〜Ｇの曲がアド
レス指定され、各曲に対応する楽音情報が出力さ
れる。而して各曜日のメロデイが終了するとその
都度、メロデイ終了信号がROMアドレス部２へ
出力され、次の曜日のメロデイが読出し開始され
る。
報音部８は例えば楽音発生回路、圧電ブザー等
により構成され、また各メロデイの１音符分の楽
音が放音されるたびに音符終了信号がROMアド
レス部２へ出力され、インストラクシヨンデコー
ダ１０から出力されるインクリメント信号により
第２アドレスカウンタ１１が歩進することによつ
て次の音符データがROM７から読出しされる。
により構成され、また各メロデイの１音符分の楽
音が放音されるたびに音符終了信号がROMアド
レス部２へ出力され、インストラクシヨンデコー
ダ１０から出力されるインクリメント信号により
第２アドレスカウンタ１１が歩進することによつ
て次の音符データがROM７から読出しされる。
次に第４図および第５図を参照してこの発明の
動作を説明する。各曜日に対するメロデイを確認
しようとする際には先ず、メロデイ呼出しキー〓
〓を操作するとそのキー操作信号ＫによりROM
アドレス部２は所定のアドレスデータを出力して
ROM３に与え、第４図のフローチヤートの動作
が開始される。先ずステツプS1によりB1（Ｂレ
ジスタの２桁目）内のデータが「０」か否か、即
ちメロデイ呼出し動作中か否かが判断される。い
まB1内のデータは「０」であるから、ステツプ
S2に進行し、B1にデータ「１」が書込まれてフ
ラグが立てられ、メロデイ呼出し中であることが
示される。次にステツプS3によりX0（Ｘレジス
タの１桁目）にデータ「６」が書込まれる。これ
は日曜日に対応する曲を出力させるためのもので
ある。なお、X0のデータ「５」〜「０」は夫々
月曜〜土曜日に対応する曲を出力させるためのア
ドレスデータを記憶している。次にステツプS4に
よりX0内のデータが「15」（２進数表示では
「1111」）か否かが判定され、いま「15」ではない
ので、ステツプS5に進行し、X0内のデータ
「６」が第１アドレスカウンタ９に転送セツトさ
れる。次にステツプS6によつてX0の内容に対応
するＡレジスタの桁が指定される。即ち、X0の
内容が「６」であるからA6つまり日曜日に対応
する桁が指定されることになる。このA6には日
曜日のＥ曲の先頭アドレスE0に対応するアドレ
スデータe0が記憶されており、このアドレスデー
タe0は演算回路５へ読み出されてＥ曲の先頭アド
レスE0に変換され、一旦RAM４に記憶された
後、第２アドレスカウンタ１１へ送られる。次に
ステツプS7によつて第２アドレスカウンタ１１に
は上記先頭アドレスE0が設定される。そして
ROM７はE0以降のアドレスが指定されることに
よりＥ曲の楽音情報を１音符ずつ出力する。この
場合、１音符分の楽音が放音終了するごとに報音
部８から音符終了信号が出力されてROMアドレ
ス部２に与えられ、これによりインストラクシヨ
ンデコーダ１０からインクリメント信号が第２ア
ドレスカウンタ１１に与えられて第２アドレスカ
ウンタ１１は１音符終了ごとにインクリメントさ
れる。このようにして日曜日のメロデイ（Ｅ曲）
の演奏が終了すると、ROM７からメロデイ終了
信号が出力されてROMアドレス部２に与えら
れ、ステツプS8へ進む。そして、S8ではX0内の
データ「６」が−１されて「５」となり、ステツ
プS4に進行する。ステツプS4ではX0が「５」で
あるから「NO」となり、ステツプS5へ進む。ス
テツプS5では、X0の内容「５」が第１アドレス
カウンタ９に送られる。次に、ステツプS6へ進
み、上述同様にX0の内容「５」に対応するＡレ
ジスタの桁A5が指定される。そして、A5に記憶
されているアドレスデータC0が演算回路５が読
出されて先頭アドレスデータC0に変換され、第
２アドレスカウンタ１１で送られる。次のステツ
プS7では、第２アドレスカウンタ１１により、
ROM７がアドレスC0から順次指定され、月曜日
に対応するＣ曲の楽音情報が出力される。Ｃ曲の
演奏が終ればステツプS8によつてX0内のデータ
は「４」となり、以下ステツプS4乃至ステツプS7
が上述同様に実行されて火曜日のＧ曲が演奏開始
される。
動作を説明する。各曜日に対するメロデイを確認
しようとする際には先ず、メロデイ呼出しキー〓
〓を操作するとそのキー操作信号ＫによりROM
アドレス部２は所定のアドレスデータを出力して
ROM３に与え、第４図のフローチヤートの動作
が開始される。先ずステツプS1によりB1（Ｂレ
ジスタの２桁目）内のデータが「０」か否か、即
ちメロデイ呼出し動作中か否かが判断される。い
まB1内のデータは「０」であるから、ステツプ
S2に進行し、B1にデータ「１」が書込まれてフ
ラグが立てられ、メロデイ呼出し中であることが
示される。次にステツプS3によりX0（Ｘレジス
タの１桁目）にデータ「６」が書込まれる。これ
は日曜日に対応する曲を出力させるためのもので
ある。なお、X0のデータ「５」〜「０」は夫々
月曜〜土曜日に対応する曲を出力させるためのア
ドレスデータを記憶している。次にステツプS4に
よりX0内のデータが「15」（２進数表示では
「1111」）か否かが判定され、いま「15」ではない
ので、ステツプS5に進行し、X0内のデータ
「６」が第１アドレスカウンタ９に転送セツトさ
れる。次にステツプS6によつてX0の内容に対応
するＡレジスタの桁が指定される。即ち、X0の
内容が「６」であるからA6つまり日曜日に対応
する桁が指定されることになる。このA6には日
曜日のＥ曲の先頭アドレスE0に対応するアドレ
スデータe0が記憶されており、このアドレスデー
タe0は演算回路５へ読み出されてＥ曲の先頭アド
レスE0に変換され、一旦RAM４に記憶された
後、第２アドレスカウンタ１１へ送られる。次に
ステツプS7によつて第２アドレスカウンタ１１に
は上記先頭アドレスE0が設定される。そして
ROM７はE0以降のアドレスが指定されることに
よりＥ曲の楽音情報を１音符ずつ出力する。この
場合、１音符分の楽音が放音終了するごとに報音
部８から音符終了信号が出力されてROMアドレ
ス部２に与えられ、これによりインストラクシヨ
ンデコーダ１０からインクリメント信号が第２ア
ドレスカウンタ１１に与えられて第２アドレスカ
ウンタ１１は１音符終了ごとにインクリメントさ
れる。このようにして日曜日のメロデイ（Ｅ曲）
の演奏が終了すると、ROM７からメロデイ終了
信号が出力されてROMアドレス部２に与えら
れ、ステツプS8へ進む。そして、S8ではX0内の
データ「６」が−１されて「５」となり、ステツ
プS4に進行する。ステツプS4ではX0が「５」で
あるから「NO」となり、ステツプS5へ進む。ス
テツプS5では、X0の内容「５」が第１アドレス
カウンタ９に送られる。次に、ステツプS6へ進
み、上述同様にX0の内容「５」に対応するＡレ
ジスタの桁A5が指定される。そして、A5に記憶
されているアドレスデータC0が演算回路５が読
出されて先頭アドレスデータC0に変換され、第
２アドレスカウンタ１１で送られる。次のステツ
プS7では、第２アドレスカウンタ１１により、
ROM７がアドレスC0から順次指定され、月曜日
に対応するＣ曲の楽音情報が出力される。Ｃ曲の
演奏が終ればステツプS8によつてX0内のデータ
は「４」となり、以下ステツプS4乃至ステツプS7
が上述同様に実行されて火曜日のＧ曲が演奏開始
される。
ところでこのＧ曲の演奏途中、第５図に示すよ
うに〓〓キーを操作すると今演奏中のＧ曲の途中
から次の水曜日に対応するＡ曲へスキツプするよ
うになる。即ち、上記キー〓〓の操作によつてス
テツプS7の途中からスキツプしてステツプS1、ス
テツプS8に進し、X0内のデータが「３」とな
り、ステツプS4乃至ステツプS7が実行され、水曜
日のＡ曲が演奏開始される。また第５図に示すよ
うに、この水曜日のＡ曲の演奏途中においても同
様に〓〓キー操作すると上述同様なステツプが実
行され、X0内のデータが「２」となり、木曜日
のＤ曲が演奏開始される。
うに〓〓キーを操作すると今演奏中のＧ曲の途中
から次の水曜日に対応するＡ曲へスキツプするよ
うになる。即ち、上記キー〓〓の操作によつてス
テツプS7の途中からスキツプしてステツプS1、ス
テツプS8に進し、X0内のデータが「３」とな
り、ステツプS4乃至ステツプS7が実行され、水曜
日のＡ曲が演奏開始される。また第５図に示すよ
うに、この水曜日のＡ曲の演奏途中においても同
様に〓〓キー操作すると上述同様なステツプが実
行され、X0内のデータが「２」となり、木曜日
のＤ曲が演奏開始される。
以下、同様であり、各曜日の曲の内容をすべて
聞いて確認したければ演奏途中にてキー〓〓を操
作せず、また曲の内容をすべて聞く必要がなけれ
ば演奏途中にて〓〓キーを操作すれば次の曜日の
曲へスキツプして演奏開始される。而して土曜日
の曲の演奏が終了するとステツプS8によつてX0
内のデータが「０−１」の演算によつて「15」と
なり、ステツプS4へ進む。ここでは、X0の内容
が「15」であるから「Yes」と判断され、一連の
処理が終了する。
聞いて確認したければ演奏途中にてキー〓〓を操
作せず、また曲の内容をすべて聞く必要がなけれ
ば演奏途中にて〓〓キーを操作すれば次の曜日の
曲へスキツプして演奏開始される。而して土曜日
の曲の演奏が終了するとステツプS8によつてX0
内のデータが「０−１」の演算によつて「15」と
なり、ステツプS4へ進む。ここでは、X0の内容
が「15」であるから「Yes」と判断され、一連の
処理が終了する。
なお、上記実施例ではROM７に記憶されたメ
ロデイを所定順序で順次読出し、アラーム音の種
類を確認するようにしたが、特定のアラーム音だ
けを指定可能としてそのアラーム音だけを確認可
能としてもよい。またアラーム音としてメロデイ
をROM７にプリセツトしたが、RAMなどに使用
者自身が自分の好みのメロデイ等をアラーム音と
してプリセツトできるようにしてもよい。またア
ラーム音としてはメロデイに限らず、ブザー音等
の単音や、単音の組合せによつてアラーム音とす
ることもできる。また計時機能をもつた小型電子
式計算機のみならず、アラーム音を複数種類放音
可能な小型電子機器であれば、すべてこの発明を
適用可能である。
ロデイを所定順序で順次読出し、アラーム音の種
類を確認するようにしたが、特定のアラーム音だ
けを指定可能としてそのアラーム音だけを確認可
能としてもよい。またアラーム音としてメロデイ
をROM７にプリセツトしたが、RAMなどに使用
者自身が自分の好みのメロデイ等をアラーム音と
してプリセツトできるようにしてもよい。またア
ラーム音としてはメロデイに限らず、ブザー音等
の単音や、単音の組合せによつてアラーム音とす
ることもできる。また計時機能をもつた小型電子
式計算機のみならず、アラーム音を複数種類放音
可能な小型電子機器であれば、すべてこの発明を
適用可能である。
以上説明したように、この発明によれば、任意
時刻に特定キーの操作によりアラーム音を択一的
に呼出すと共に２以上のアラーム音が連続して呼
出され放音される場合に各アラーム音の放音時間
を任意に制御可能としたことにより、設定された
アラーム音の種類を確認可能とすると共にアラー
ム音の放音中に上記特定キーを再び操作すれば、
次のアラーム音が放音されるのでアラーム音の一
部を聴くだけで短時間で確認できる利点がある。
時刻に特定キーの操作によりアラーム音を択一的
に呼出すと共に２以上のアラーム音が連続して呼
出され放音される場合に各アラーム音の放音時間
を任意に制御可能としたことにより、設定された
アラーム音の種類を確認可能とすると共にアラー
ム音の放音中に上記特定キーを再び操作すれば、
次のアラーム音が放音されるのでアラーム音の一
部を聴くだけで短時間で確認できる利点がある。
第１図はこの発明を計時機能付小型電子式計算
機に適用した一実施例の要部の回路構成図、第２
図はRAM４の構成図、第３図はROM７の構成
図、第４図は動作を説明するフローチヤート、第
５図はアラーム音（メロデイ）の確認時における
キー操作と演奏曲の関係を示す図である。 １……キー入力部、MS……メロデイ呼出しキ
ー、２……ROMアドレス部、３……ROM、４…
…RAM、５……演算回路、７……ROM、８……
報音部、１０……インストラクシヨンデコーダ、
１２……発振器。
機に適用した一実施例の要部の回路構成図、第２
図はRAM４の構成図、第３図はROM７の構成
図、第４図は動作を説明するフローチヤート、第
５図はアラーム音（メロデイ）の確認時における
キー操作と演奏曲の関係を示す図である。 １……キー入力部、MS……メロデイ呼出しキ
ー、２……ROMアドレス部、３……ROM、４…
…RAM、５……演算回路、７……ROM、８……
報音部、１０……インストラクシヨンデコーダ、
１２……発振器。
Claims (1)
- １ 複数種類のアラーム音を放音可能な小型電子
機器において、上記複数種類のアラーム音に各々
対応し上記アラーム音を指定するためのアラーム
音指定コード情報を所望の順序で複数記憶する記
憶手段と、該記憶手段に記憶されているアラーム
音指定コード情報に対応するアラーム音を放音す
る放音手段と、上記記憶手段に記憶されている指
定コード情報に従つてアラーム音を択一的に放音
させるための特定キーと、該特定キーの操作によ
り上記記憶手段から指定コード情報を順次読み出
し上記放音手段へ入力するための読出し手段と、
上記放音手段でアラーム音が放音中であるか否か
を検出する検出手段と、該検出手段で放音中であ
ることが検出されている際、上記特定キーの操作
により上記読出し手段に対し上記記憶手段内の当
該放音中のアラーム音に対応する指定コード情報
の次の指定コード情報を読み出すよう制御する制
御手段とを具備し、上記制御手段によつて２以上
のアラーム音が連続して呼出し放音される際に各
アラーム音の放音時間を任意に制御することを特
徴とするアラーム機能を有する小型電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4861680A JPS56145384A (en) | 1980-04-15 | 1980-04-15 | System for acknowledging alarm sound of small electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4861680A JPS56145384A (en) | 1980-04-15 | 1980-04-15 | System for acknowledging alarm sound of small electronic equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56145384A JPS56145384A (en) | 1981-11-12 |
| JPS6233555B2 true JPS6233555B2 (ja) | 1987-07-21 |
Family
ID=12808336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4861680A Granted JPS56145384A (en) | 1980-04-15 | 1980-04-15 | System for acknowledging alarm sound of small electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56145384A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6040040B2 (ja) * | 1981-02-10 | 1985-09-09 | シャープ株式会社 | デイジタル音声機器 |
-
1980
- 1980-04-15 JP JP4861680A patent/JPS56145384A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56145384A (en) | 1981-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4089246A (en) | Musical rhythm-tempo tutoring device | |
| US5222209A (en) | Schedule displaying device | |
| US4368989A (en) | Electronic timepiece having a system for audible generation of a melody | |
| US4472069A (en) | Minature electronic apparatus having alarm sound generating function | |
| US4774697A (en) | Electronic timepiece including a schedule memory device | |
| JPS6219994Y2 (ja) | ||
| JPH0341800B2 (ja) | ||
| US4454796A (en) | Programmable musical instrument | |
| US4519044A (en) | Small-sized electronic calculator capable of functioning as a musical instrument | |
| JPS6157640B2 (ja) | ||
| US4354246A (en) | Key input indicating tone generating apparatus for small-sized electronic devices | |
| JPH079586B2 (ja) | 電子楽器の自動伴奏装置 | |
| US5189238A (en) | Automatic performance apparatus for causing different kinds of sound sources to synchronously generate tones | |
| JPS648340B2 (ja) | ||
| JPH04146490A (ja) | 自動演奏装置 | |
| US4242936A (en) | Automatic rhythm generator | |
| JPS6233555B2 (ja) | ||
| US4294154A (en) | Music tone generating system | |
| JPH0359396B2 (ja) | ||
| US4523858A (en) | Combined electronic calculator and electronic alarm timepiece | |
| JP2984770B2 (ja) | 電子時計 | |
| JPS6058838B2 (ja) | 小型電子機器のアラ−ム音確認表示方式 | |
| JPH0628718Y2 (ja) | ストップウォッチ | |
| JPS645719B2 (ja) | ||
| JPS6247269B2 (ja) |