JPS6233601B2 - - Google Patents
Info
- Publication number
- JPS6233601B2 JPS6233601B2 JP15009780A JP15009780A JPS6233601B2 JP S6233601 B2 JPS6233601 B2 JP S6233601B2 JP 15009780 A JP15009780 A JP 15009780A JP 15009780 A JP15009780 A JP 15009780A JP S6233601 B2 JPS6233601 B2 JP S6233601B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- frequency
- sample
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 17
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000001960 triggered effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B21/00—Systems involving sampling of the variable controlled
- G05B21/02—Systems involving sampling of the variable controlled electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
本発明は、速度制御装置などにおいて速度変化
検出用として使用される周波数弁別回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a frequency discrimination circuit used for detecting speed changes in speed control devices and the like.
従来、ビデオテープレコーダ(VTR)の回転
ヘツド駆動用モータ,テープ駆動用キヤプスタン
モータなどの定速回転を要する機器においては、
回転ヘツド、キヤプスタンなどの回転体の回転速
度を検出し、検出した速度信号に応じて回転体の
駆動モータを制御して所定の一定速を得るように
した、いわゆるサーボ制御方式が一般に採用され
ている。 Conventionally, in equipment that requires constant speed rotation, such as video tape recorder (VTR) rotary head drive motors and tape drive capstan motors,
A so-called servo control method is generally adopted, which detects the rotational speed of a rotating body such as a rotating head or capstan, and controls the drive motor of the rotating body according to the detected speed signal to obtain a predetermined constant speed. There is.
このようなサーボ制御方式の一例を第1図に示
す。すなわち、駆動用モータ1によつて駆動され
る回転体(例えばVTRの回転ヘツドなど)2の
回転速度を、モータ1に内蔵された周波数発生器
3からの信号を検出器4によつて検出し、回転体
2の回転速度に比例した周波数の正弦波信号Aを
得、この正弦波信号Aを周波数弁別回路5に供給
して周波数の弁別を行ない、この正弦波信号Aの
周波数、すなわち回転体2の回転速度に応じた誤
差電圧Eを弁別出力として出力させ、この誤差電
圧Eをモータ駆動増幅器6に供給して駆動モータ
1の回転速度を制御させることにより回転体2の
回転速度が所定の一定値に保たれるように構成さ
れている。 An example of such a servo control system is shown in FIG. That is, the rotational speed of a rotating body 2 (such as a rotating head of a VTR) driven by a drive motor 1 is detected by a detector 4 using a signal from a frequency generator 3 built into the motor 1. , a sine wave signal A with a frequency proportional to the rotational speed of the rotating body 2 is obtained, and this sine wave signal A is supplied to a frequency discrimination circuit 5 for frequency discrimination. By outputting an error voltage E corresponding to the rotational speed of the rotating body 2 as a discrimination output and supplying this error voltage E to the motor drive amplifier 6 to control the rotational speed of the drive motor 1, the rotational speed of the rotating body 2 can be adjusted to a predetermined value. It is configured to be kept at a constant value.
ところで、このようなサーボ制御方式において
は、周波数弁別回路5の性能が全体の特性に大き
な影響を与えるが、特にモータ1での外乱に対し
てこのサーボ系の制御性を高める(すなわち、外
乱によるモータ1の回転速度変動を低減させる)
ためには、この周波数弁別回路5での周波数変動
を微細に弁別するためのサンプルレート、すなわ
ち周波数発生器3からの検出信号Aの周波数を十
分高くする必要がある。 By the way, in such a servo control system, the performance of the frequency discrimination circuit 5 has a great influence on the overall characteristics, and in particular, the controllability of this servo system against disturbances in the motor 1 is improved (i.e., the performance of the frequency discrimination circuit 5 is (reducing rotational speed fluctuations of motor 1)
In order to do this, it is necessary to make the sample rate for finely discriminating frequency fluctuations in the frequency discrimination circuit 5, that is, the frequency of the detection signal A from the frequency generator 3, to be sufficiently high.
そのため、従来は十分高いレートの周波数を発
生する周波数発生器3をモータ1に取付けなけれ
ばならず、従つて、装置が大形化したり、装置の
コストが増大するなどの欠点があつた。 Therefore, in the past, a frequency generator 3 that generates a frequency at a sufficiently high rate had to be attached to the motor 1, which resulted in drawbacks such as an increase in the size of the device and an increase in the cost of the device.
そこで、このレートを低減させるために、例え
ば第2図に示すような周波数弁別回路が従来提案
されていた。第2図において、101は第1図に
おける検出器4からの正弦波信号Aが供給される
入力端子、102は誤差電圧Eが出力される出力
端子、103はリミツタ増幅器、104はパルス
形成器、105,106はそれぞれτ1とτ2の
時定数を有するモノマルチ(単安定マルチバイブ
レータ)、107は三角波発生器、108はサン
プルホールド回路である。 Therefore, in order to reduce this rate, a frequency discrimination circuit as shown in FIG. 2, for example, has been conventionally proposed. 2, 101 is an input terminal to which the sine wave signal A from the detector 4 in FIG. 1 is supplied, 102 is an output terminal to which the error voltage E is output, 103 is a limiter amplifier, 104 is a pulse generator, 105 and 106 are monomultis (monostable multivibrators) having time constants of τ 1 and τ 2 , respectively, 107 is a triangular wave generator, and 108 is a sample and hold circuit.
次に、第3図の波形図によつて動作の説明をす
る。 Next, the operation will be explained using the waveform diagram shown in FIG.
端子101から供給された正弦波信号Aは、リ
ミツト増幅器103で十分増幅され、デユーテイ
比がほぼ50%の矩形波信号Pに整形されて出力さ
れる。この矩形波信号Pはパルス形成器104に
入力され、この矩形波信号Pの立上り部分及び立
下り部分で交互に比較的パルス幅の狭いパルスQ
が形成されて出力される。従つて、入力の正弦波
信号Aの周波数を0とすれば、このパルス形成
器104からのパルスQの周波数はその2倍の2
0となる。 A sine wave signal A supplied from a terminal 101 is sufficiently amplified by a limit amplifier 103, shaped into a rectangular wave signal P having a duty ratio of approximately 50%, and output. This rectangular wave signal P is input to the pulse generator 104, and pulses Q having a relatively narrow pulse width are alternately generated at the rising and falling portions of the rectangular wave signal P.
is formed and output. Therefore, if the frequency of the input sine wave signal A is 0 , the frequency of the pulse Q from this pulse generator 104 is twice that frequency, 2.
It becomes 0 .
このようにして2倍の周波数に逓倍されたパル
スQはモノマルチ105に供給されると共にサン
プリング信号としてサンプルホールド回路108
のサンプリング入力に供給される。 The pulse Q multiplied to twice the frequency in this way is supplied to the monomulti 105 and is also supplied to the sample hold circuit 108 as a sampling signal.
sampling input.
まず、モノマルチ105は、入力パルスQでト
リガされてパルス幅がτ1の矩形波信号Rを出力
し、ついでモノマルチ106は、この矩形波信号
Rの立下り部分でトリガされてパルス幅がτ2の
矩形波信号Sを出力する。 First, the monomulti 105 is triggered by an input pulse Q and outputs a rectangular wave signal R with a pulse width of τ 1 , and then the monomulti 106 is triggered by the falling part of this rectangular wave signal R and outputs a rectangular wave signal R with a pulse width of τ 1. A rectangular wave signal S of τ 2 is output.
そして三角波発生器107は、この信号Sでト
リガされて信号Sの立下り時刻より時間に比例し
て一定の傾斜で立上る三角波信号Tを発生する。
この信号Tはサンプルホールド回路108の被サ
ンプリング入力に供給される。 The triangular wave generator 107 is triggered by this signal S and generates a triangular wave signal T that rises at a constant slope in proportion to time from the falling time of the signal S.
This signal T is supplied to the sampled input of the sample and hold circuit 108.
従つて、サンプルホールド回路108の出力に
は、三角波信号TをパルスQでサンプルし、サン
プリング期間中ホールドした誤差電圧Eが得られ
ることになる。 Therefore, the output of the sample and hold circuit 108 is obtained by sampling the triangular wave signal T with the pulse Q and holding the error voltage E during the sampling period.
ここで、モノマルチ105,106の時定数τ
1,τ2とパルスQの周波数20の関係を
1/20>τ1+τ2
となるように定めれば、パルスQは三角波信号T
の傾斜部分をサンプルすることになり、従つて、
誤差電圧Eは、パルスQの周波数変化、すなわち
回転体2の回転速度の変化に応じた電圧となる。 Here, the time constant τ of monomulti 105, 106
If the relationship between 1 , τ 2 and the frequency 2 0 of the pulse Q is determined as 1/2 0 > τ 1 + τ 2 , then the pulse Q becomes the triangular wave signal T
Therefore, we will sample the sloped part of
The error voltage E is a voltage that corresponds to a change in the frequency of the pulse Q, that is, a change in the rotational speed of the rotating body 2.
この誤差電圧Eはモータ駆動増幅器6からモー
タ1に供給されるので、モータ1は負帰還制御さ
れて回転体2はその回転速度が所定の一定値にな
るように制御されることになる。 Since this error voltage E is supplied from the motor drive amplifier 6 to the motor 1, the motor 1 is subjected to negative feedback control, and the rotating body 2 is controlled so that its rotational speed becomes a predetermined constant value.
以上の動作から明らかなように、この従来例に
よれば入力信号Aの周波数が0であつても、そ
れの2倍の周波数20のサンプル・レートで周
波数弁別ができることになり、簡単な構成の周波
数発生器を用いても十分に微細な速度誤差を得る
ことができ、従つて、制御性能の高いサーボ制御
系を小形に、しかもローコストで得ることができ
るので、一部の制御装置にはこの方法が広く採用
されていた。 As is clear from the above operation, according to this conventional example, even if the frequency of the input signal A is 0 , frequency discrimination can be performed at a sample rate of 20 , which is twice that frequency, and the configuration is simple. It is possible to obtain a sufficiently fine speed error even by using a frequency generator of This method was widely adopted.
しかしながら、この従来方法では、リミツタ増
幅器103でのいわゆるリミツタ・アンバランス
や、周波数発生器3での発生信号のひずみなどに
よつて、リミツタ増幅器103から出力される矩
形波信号Pのデユーテイ比が第3図に破線で示す
ように50%でなくなり、このためパルス形成器1
04から出力されるパルスQに周波数0の入力
信号Aが漏洩してパルスQの間隔に周波数0の
変動を与えてしまうという問題点があつた。 However, in this conventional method, the duty ratio of the rectangular wave signal P output from the limiter amplifier 103 is increased due to so-called limiter imbalance in the limiter amplifier 103 and distortion of the generated signal in the frequency generator 3. As shown by the broken line in Figure 3, it is no longer 50%, so the pulse former 1
There was a problem in that the input signal A with a frequency of 0 leaked into the pulse Q output from the 04, causing a fluctuation of the frequency 0 in the interval between the pulses Q.
従つて、この従来例では、第3図に示すよう
に、漏洩した周波数0の成分が弁別されて出力
され、パルスQによるサンプルごとに交互に電圧
が変動した状態の誤差電圧E′を発生してしまう
ことになり、このため、サーボ制御系に適用した
際、この漏洩した成分によつてモータ1の制御状
態が擾乱され、かえつて回転むらが惹起されてし
まうという欠点があつた。 Therefore, in this conventional example, as shown in Fig. 3, the leaked frequency 0 component is discriminated and output, and an error voltage E' is generated in which the voltage alternately fluctuates for each sample by the pulse Q. For this reason, when applied to a servo control system, the leaked component disturbs the control state of the motor 1, causing rotational unevenness.
本発明の目的は、上記した従来技術の欠点を除
き、サンプルレートを入力信号の2倍にして周波
数変動を微細に弁別できるようにした方式の回路
において、入力信号の基体周波数成分が弁別出力
信号に漏洩するのを防止できるようにした周波数
弁別回路を提供するにある。 An object of the present invention is to eliminate the drawbacks of the prior art described above, and to provide a circuit in which the sample rate is twice that of the input signal so that frequency fluctuations can be finely discriminated. To provide a frequency discriminator circuit which can prevent leakage.
この目的を達成するため、本発明は、入力信号
からその2倍の周波数のパルス信号を得、このパ
ルス信号の時間間隔に比例した値を有する誤差信
号を入力信号の半周期ごとに交互に弁別して得た
第1と第2の信号を加算して弁別出力信号を得る
点を特徴とする。 To achieve this object, the present invention obtains a pulse signal with twice the frequency of the input signal, and alternately applies an error signal having a value proportional to the time interval of this pulse signal every half cycle of the input signal. It is characterized in that a discrimination output signal is obtained by adding the first and second signals obtained separately.
以下、本発明の実施例を図面に基づいて説明す
る。 Embodiments of the present invention will be described below based on the drawings.
第4図は、本発明による周波数弁別回路の一実
施例で、第5図は、その動作説明用の波形図であ
る。 FIG. 4 shows an embodiment of the frequency discrimination circuit according to the present invention, and FIG. 5 is a waveform diagram for explaining its operation.
なお、この第4図の実施例で、101,10
2,103,105,106,107はそれぞれ
入力端子,出力端子,リミツタ増幅器,モノマル
チ,モノマルチ,三角波発生器であつて、これら
はいずれも第2図の従来例と同じであり、その動
作も第2図の場合とまつたく同じである。 In addition, in the example of FIG. 4, 101, 10
2, 103, 105, 106, and 107 are respectively an input terminal, an output terminal, a limiter amplifier, a monomulti, a monomulti, and a triangular wave generator, and these are all the same as the conventional example shown in Fig. 2, and their operation is as follows. The case is also exactly the same as that shown in Fig. 2.
図において、110,111は共にパルス形成
器,112はORゲート,113,114は共に
サンプルホールド回路,115は加算回路であ
る。 In the figure, 110 and 111 are both pulse generators, 112 is an OR gate, 113 and 114 are both sample and hold circuits, and 115 is an adder circuit.
次に、動作について説明する。 Next, the operation will be explained.
まず、端子101から供給された正弦波の入力
信号Aは、リミツタ増幅器103で増幅され、デ
ユーテイ比がほぼ50%の矩形波信号Pに整形され
て出力される。 First, a sine wave input signal A supplied from a terminal 101 is amplified by a limiter amplifier 103, shaped into a rectangular wave signal P with a duty ratio of approximately 50%, and output.
この矩形波信号Pはパルス形成器110と11
1に供給される。 This rectangular wave signal P is generated by pulse formers 110 and 11.
1.
これにより、第5図に示すように、パルス形成
器110からは、矩形波信号Pの立上り部分で、
またパルス形成器111からは、矩形波信号Pの
立下り部分でそれぞれ比較的パルス幅の狭い第1
と第2のパルスQ1,Q2が形成されて出力され
る。 As a result, as shown in FIG. 5, the pulse generator 110 outputs
Further, from the pulse former 111, a first pulse having a relatively narrow pulse width is output at the falling portion of the rectangular wave signal P.
and second pulses Q 1 and Q 2 are formed and output.
これらパルス形成器110,111からのパル
スQ1,Q2はORゲート112に供給され、この
ORゲート112からは第5図に示すようにパル
スQ1とQ2が論理加算されたパルスQ0が出力され
る。このパルスQ0は、入力信号Aの周波数を
0とすれば、その周波数は2倍の20であるこ
とは言うまでもない。 Pulses Q 1 and Q 2 from these pulse generators 110 and 111 are supplied to an OR gate 112, which
The OR gate 112 outputs a pulse Q 0 which is the logical addition of pulses Q 1 and Q 2 as shown in FIG. This pulse Q 0 changes the frequency of input signal A to
Needless to say, if it is 0 , the frequency will be twice as high as 20 .
このパルスQ0はモノマルチ105に入力され
るが、このモノマルチ105,及びそれに続くモ
ノマルチ106,三角波発生器107の動作は第
2図で述べたとまつたく同じであつて、モノマル
チ105からはパルスQ0でトリガされてパルス
幅がτ1の矩形波信号Rが出力され、モノマルチ
106からは信号Rでトリガされてパルス幅がτ
2の矩形波信号Sが出力され、三角波発生器10
7からは信号Sでトリガされて時間に比例して一
定の傾斜で立上る三角波信号Tが出力される。 This pulse Q 0 is input to the monomulti 105, and the operations of the monomulti 105, the subsequent monomulti 106, and the triangular wave generator 107 are exactly the same as those described in FIG. is triggered by the pulse Q 0 and outputs a rectangular wave signal R with a pulse width of τ 1 , and the monomulti 106 is triggered by the signal R and outputs a rectangular wave signal R with a pulse width of τ
2 rectangular wave signal S is output, and the triangular wave generator 10
7 outputs a triangular wave signal T which is triggered by the signal S and rises at a constant slope in proportion to time.
そして、この三角波信号Tは、第1と第2のサ
ンプルホールド回路113,114の被サンプリ
ング入力に供給される。 This triangular wave signal T is then supplied to sampled inputs of the first and second sample and hold circuits 113 and 114.
一方、これらサンプルホールド回路113,1
14のサンプリング信号として、サンプルホール
ド回路113のサンプリング入力にはパルス形成
回路110からのパルスQ1が、またサンプルホ
ールド回路114のサンプリング入力にはパルス
形成回路111からのパルスQ2が供給される。 On the other hand, these sample and hold circuits 113, 1
As the sampling signal No. 14, the pulse Q 1 from the pulse forming circuit 110 is supplied to the sampling input of the sample hold circuit 113, and the pulse Q 2 from the pulse forming circuit 111 is supplied to the sampling input of the sample hold circuit 114.
従つて、これらサンプルホールド回路113,
114の出力には、三角波信号Tをそれぞれパル
スQ1,Q2でサンプルし、サンプリング期間中ホ
ールドした誤差電圧E1,E2が得られることにな
る。 Therefore, these sample and hold circuits 113,
The triangular wave signal T is sampled with pulses Q 1 and Q 2 respectively, and error voltages E 1 and E 2 held during the sampling period are obtained as outputs of 114.
このうち、誤差電圧E1は、第5図の波形図か
ら明らかなように、矩形波信号Pの低レベルの期
間、即ち入力信号Aの一方の半周期T2の時間誤
差に比例した値をもつて出力され、他方、、誤差
電圧E2は、矩形波信号Pの高レベルの期間、即
ち入力信号Aの他方の半周期T1の時間誤差に比
例した値をもつて出力される。従つて、入力信号
Aの一周期にわたる時間誤差は、その半周期単位
で半周期毎に交互に弁別されて、誤差電圧E1,
E2として出力されることになる。 Of these, the error voltage E 1 has a value proportional to the time error of the low level period of the rectangular wave signal P, that is, one half period T 2 of the input signal A, as is clear from the waveform diagram in FIG. On the other hand, the error voltage E 2 is output with a value proportional to the time error of the high level period of the rectangular wave signal P, that is, the other half period T 1 of the input signal A. Therefore, the time error over one cycle of the input signal A is discriminated alternately every half cycle, and the error voltages E 1 ,
It will be output as E 2 .
このあと、これら誤差電圧E1,E2は加算回路
115に供給されて加算され、出力端子102に
誤差電圧E0を発生する。 Thereafter, these error voltages E 1 and E 2 are supplied to an adder circuit 115 and added together to generate an error voltage E 0 at the output terminal 102.
この結果、リミツタ増幅器103のリミツタ・
アンバランスや、周波数発生器3(第1図)での
発生信号Aのひずみなどによつて、リミツタ増幅
器103からの矩形波信号Pのデユーテイ比が50
%でなくなり、そのためORゲート112から出
力されるパルスQ0に周波数0の不要成分が漏
洩しても、これらサンプルホールド回路113,
114からはその不要成分は一切弁別されず、従
つて、加算回路115からは回転体2(第1図)
の速度変動にのみもとづく入力信号Aの半周期毎
の時間誤差が正しく弁別された誤差電圧E0(第
5図E0)が出力される。 As a result, the limiter of the limiter amplifier 103
Due to unbalance or distortion of the signal A generated by the frequency generator 3 (Fig. 1), the duty ratio of the rectangular wave signal P from the limiter amplifier 103 may be 50.
%, and therefore, even if an unnecessary component of frequency 0 leaks into the pulse Q 0 output from the OR gate 112, these sample and hold circuits 113,
114, the unnecessary components are not discriminated at all, and therefore, the adding circuit 115 detects the rotating body 2 (FIG. 1).
An error voltage E 0 (E 0 in FIG. 5) is output, in which the time error for each half period of the input signal A, which is based only on the speed fluctuation of the input signal A, is correctly discriminated.
ところで、第2図の従来例で、矩形波信号Pの
デユーテイ比が50%でなくなつたときに、誤差電
圧E′として周波数0の成分が漏洩したものが
現れるようになつてしまうのは、第3図から明ら
かなように、ただ1個のサンプルホールド回路1
08で、周波数が20のパルスQにより直接、
サンプルレート20でサンプリングしているか
らである。しかして、この第4図の実施例では、
サンプルホールド回路を113と114の2個用
い、これらの一方のサンプルホールド回路113
は矩形波信号Pの立上り部だけのパルスQ1によ
りサンプリングを行い、他方のサンプルホールド
回路114は矩形波信号Pの立下り部分だけのパ
ルスQ2によりサンプリングを行うようになつて
あおり、この為、これらサンプルホールド回路1
13と114は、それらのサンプリングのタイミ
ングがほぼ180゜の位相差をもつものの、それら
双方共に、そのサンプルレートは0となつてい
る。そして、サンプルレートが0となつている
結果、これらの回路の出力は、周期T0=(1/
0)の間は変化し得ないものとなり、当然のこと
として周波数0の成分が現れることはない。 By the way, in the conventional example shown in Fig. 2, when the duty ratio of the square wave signal P is no longer 50%, the leakage of the frequency 0 component begins to appear as the error voltage E'. As is clear from Fig. 3, only one sample and hold circuit 1
08, directly by a pulse Q of frequency 20 ,
This is because sampling is performed at a sample rate of 20 . However, in the embodiment shown in FIG.
Two sample and hold circuits 113 and 114 are used, and one of these sample and hold circuits 113
performs sampling using the pulse Q 1 of only the rising edge of the square wave signal P, and the other sample hold circuit 114 samples using the pulse Q 2 of only the falling edge of the rectangular wave signal P. , these sample and hold circuits 1
13 and 114 have a phase difference of approximately 180° in their sampling timings, but the sampling rate of both of them is 0 . As a result of the sampling rate being 0 , the outputs of these circuits have a period T 0 = (1/
0 ), it cannot change, and as a matter of course, a component of frequency 0 does not appear.
こうして、この第4図の実施例によれば、各サ
ンプルホールド回路113,114の出力に周波
数0の成分が現われないようにした上で、これ
らの出力E1,E2を加算回路115で加算し、こ
れにより結果的にサンプルレートが20となつ
ていて、しかも周波数0の成分を全く含まない
誤差電圧E0が得られることになる。 In this manner, according to the embodiment shown in FIG. 4, the outputs E 1 and E 2 are added together in the adder circuit 115 after preventing the frequency 0 component from appearing in the outputs of the sample and hold circuits 113 and 114. However, as a result, an error voltage E 0 having a sample rate of 20 and containing no frequency 0 component is obtained.
この誤差電圧E0はモータ駆動増幅器6からモ
ータ1に供給されるので(第1図)、モータ1は
負帰還制御されて、回転体2はその回転速度が所
定の一定値になるように制御されることになる。 Since this error voltage E 0 is supplied from the motor drive amplifier 6 to the motor 1 (Fig. 1), the motor 1 is controlled by negative feedback, and the rotating body 2 is controlled so that its rotational speed becomes a predetermined constant value. will be done.
さて、第5図では、入力信号Aに周波数変動が
含まれていない(或いは含まれていても極く僅か
で図には現れない)場合のものであるが、次に第
1図のサーボ系でモータ1に回転数変動が現れ、
入力信号Aの周波数が上昇方向に変動したとす
る。 Now, Fig. 5 shows the case where the input signal A does not include frequency fluctuation (or even if it does, it is so small that it does not appear in the figure). , rotation speed fluctuation appears in motor 1,
Assume that the frequency of input signal A fluctuates in an upward direction.
そうすると、このときには第6図に示すように
なり、入力信号Aの周期T0が増加してゆき、こ
れに伴つて三角波信号Tのサンプリング値も増加
し、誤差電圧E1,E2はそれぞれステツプ状に上
昇する。そして、これらの誤差電圧E1,E2の合
成結果として、入力信号Aの変化にステツプ状に
追従してゆく誤差電圧E0が得られることにな
る。 Then, in this case, as shown in FIG. 6, the period T 0 of the input signal A increases, the sampling value of the triangular wave signal T also increases, and the error voltages E 1 and E 2 each increase in steps. rises like a figure. As a result of combining these error voltages E 1 and E 2 , an error voltage E 0 that follows the change in the input signal A in a stepwise manner is obtained.
以上の説明から明らかなように、この実施例に
よれば、入力信号Aの周波数0に対し、実質的
にその2倍の20のサンプル・レートで周波数
弁別でき、しかも従来から問題になつていた周波
数0の不要成分の発生を完全に抑えることがで
きるから、被制御体の速度変動にもとづく真の速
度誤差だけを高レートで微細に弁別することがで
き、従つて、サーボ系の制御性能を著しく高める
ことができる。 As is clear from the above explanation, according to this embodiment, frequency discrimination can be performed at a sample rate of 20 , which is substantially twice that of the frequency 0 of the input signal A. Since the generation of unnecessary components with frequency 0 can be completely suppressed, only the true speed error based on the speed fluctuation of the controlled object can be finely discriminated at a high rate, which improves the control performance of the servo system. can be significantly increased.
なお、第4図はいわゆるアナログ回路で構成し
た本発明の実施例であるが、モノマルチ105,
106,及び三角波発生器107の代りに、パル
スQ0の相隣り合うパルスの時間間隔に応じて所
定のクロツクを計数する従来から公知のカウンタ
回路を使用し、サンプルホールド回路113,1
14を、上記カウンタ回路で計数したデータをサ
ンプリング入力Q1,Q2に応じてラツチして保持
するラツチ回路で構成し、さらに加算回路115
をいわゆるフルアダー回路で構成して、上記ラツ
チ回路からの出力データをデイジタル的に加算
し、このフルアダー回路からの加算出力データを
デイジタル・アナログ(D/A)変換して、その
アナログ量に応じた電圧を端子102に出力する
ようにしたデイジタル回路構成としても良く、こ
の実施例によれば第4図に示した実施例と全く同
じ効果が得られる上、IC化が可能になるのでロ
ーコスト化、小形化が容易になるという優れた作
用効果が期待できる。 Although FIG. 4 shows an embodiment of the present invention constructed from so-called analog circuits, monomulti 105,
106 and the triangular wave generator 107, a conventionally known counter circuit that counts a predetermined clock according to the time interval between adjacent pulses of the pulse Q 0 is used, and the sample and hold circuits 113, 1
14 consists of a latch circuit that latches and holds the data counted by the counter circuit in accordance with the sampling inputs Q 1 and Q 2 , and an adder circuit 115.
is configured with a so-called full adder circuit, the output data from the latch circuit is digitally added, the added output data from this full adder circuit is digital-to-analog (D/A) converted, and the output data is calculated according to the analog amount. It is also possible to use a digital circuit configuration in which the voltage is output to the terminal 102. According to this embodiment, exactly the same effect as the embodiment shown in FIG. 4 can be obtained, and since it can be integrated into an IC, the cost can be reduced. An excellent effect can be expected in that miniaturization becomes easy.
以上説明したように、本発明によれば、入力信
号の2倍のサンプリングレートで周波数弁別が可
能になる上、弁別出力に入力信号の周波数成分が
漏洩するのを完全に防止することができるから、
従来技術の欠点を除きサーボ制御方式の速度制御
装置などに適用した場合に回転検出用の周波数発
生器の周波数を高くしなくても充分な制御応答性
を得ることができ、しかもモータの制御に擾乱を
生じることのない高性能の周波数弁別回路を提供
することができる。 As explained above, according to the present invention, it is possible to perform frequency discrimination at twice the sampling rate of the input signal, and it is also possible to completely prevent the frequency components of the input signal from leaking to the discrimination output. ,
Eliminating the drawbacks of the conventional technology, when applied to a servo control type speed control device, sufficient control responsiveness can be obtained without increasing the frequency of the frequency generator for rotation detection, and moreover, it is suitable for motor control. A high-performance frequency discrimination circuit that does not cause disturbance can be provided.
第1図はサーボ制御方式による回転速度制御装
置の一例を示すブロツク図、第2図は周波数弁別
回路の従来例を示すブロミク図、第3図はその動
作説明用の波形図、第4図は本発明による周波数
弁別回路の一実施例を示すブロツク図、第5図は
その動作説明用の波形図、第6図は同じく誤差を
生じたときの動作を示す波形図である。
103……リミツタ増幅器、105,106…
…モノマルチ、107……三角波発生器、11
0,111……パルス形成器、112……ORゲ
ート、113,114……サンプルホールド回
路、115……加算回路。
Fig. 1 is a block diagram showing an example of a rotation speed control device using a servo control method, Fig. 2 is a block diagram showing a conventional example of a frequency discrimination circuit, Fig. 3 is a waveform diagram for explaining its operation, and Fig. 4 is a block diagram showing an example of a rotation speed control device using a servo control method. A block diagram showing an embodiment of the frequency discrimination circuit according to the present invention, FIG. 5 is a waveform diagram for explaining its operation, and FIG. 6 is a waveform diagram showing the operation when an error occurs. 103... Limiter amplifier, 105, 106...
...Mono multi, 107...Triangle wave generator, 11
0, 111...pulse former, 112...OR gate, 113, 114...sample hold circuit, 115...addition circuit.
Claims (1)
で第1のパルス信号を発生する第1のパルス形成
器と、該被弁別信号の立下り部で第2のパルス信
号を発生する第2のパルス形成器と、上記第2の
パルス信号から第1のパルス信号までの時間間隔
に比例した値を有する誤差信号を上記第1のパル
ス信号によつてサンプリングする第1のサンプル
ホールド回路と、上記第1のパルス信号から第2
のパルス信号までの時間間隔に比例した値を有す
る誤差信号を上記第2のパルス信号によつてサン
プリングする第2のサンプルホールド回路とを設
け、これら第1と第2のサンプルホールド回路の
出力を加算して弁別出力信号を得るように構成し
たことを特徴とする周波数弁別回路。1. A first pulse generator that generates a first pulse signal at the rising edge of a signal to be discriminated shaped into a rectangular wave, and a second pulse generator that generates a second pulse signal at the falling edge of the signal to be discriminated. a pulse former; a first sample and hold circuit that samples an error signal having a value proportional to the time interval from the second pulse signal to the first pulse signal, using the first pulse signal; from the first pulse signal to the second pulse signal
and a second sample-and-hold circuit for sampling an error signal having a value proportional to the time interval up to the pulse signal using the second pulse signal, and outputs of the first and second sample-and-hold circuits are provided. A frequency discrimination circuit characterized in that it is configured to perform addition to obtain a discrimination output signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15009780A JPS5775305A (en) | 1980-10-28 | 1980-10-28 | Erequency discriminating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15009780A JPS5775305A (en) | 1980-10-28 | 1980-10-28 | Erequency discriminating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5775305A JPS5775305A (en) | 1982-05-11 |
| JPS6233601B2 true JPS6233601B2 (en) | 1987-07-22 |
Family
ID=15489440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15009780A Granted JPS5775305A (en) | 1980-10-28 | 1980-10-28 | Erequency discriminating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5775305A (en) |
-
1980
- 1980-10-28 JP JP15009780A patent/JPS5775305A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5775305A (en) | 1982-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5031051A (en) | Still/slow circuit for a VCR with two heads | |
| JPH0644368B2 (en) | VTR variable speed playback device | |
| US4459612A (en) | Vertical synchronizing signal detecting circuit | |
| US4516060A (en) | Digital motor speed control | |
| US4626936A (en) | Relative velocity control device for magnetic recording and reproducing apparatus | |
| GB1574051A (en) | Automatic tracking for a playback transducer | |
| US4366399A (en) | Frequency discrimination circuit | |
| EP0118783B1 (en) | Detector circuit | |
| EP0241561B1 (en) | Circuit for generating brake pulses | |
| JPS6233601B2 (en) | ||
| JPS61267957A (en) | Magnetic tape recording/reproducing device | |
| US4145642A (en) | System for controlling the rotation of a DC motor | |
| US4238720A (en) | Equipment for the electronic speed control of an induction type motor, especially for use with data store motors | |
| JPS6129673B2 (en) | ||
| JPH0553026B2 (en) | ||
| JPS62152384A (en) | Frequency/voltage converter | |
| JP2538232B2 (en) | Digital servo device | |
| JP2546198B2 (en) | Speed control device | |
| JPS6087691A (en) | motor drive device | |
| JPH04205752A (en) | control signal counting device | |
| JPS59198554A (en) | Control signal generating circuit of magnetic recording and reproducing device | |
| JPS6247851A (en) | High-speed reproducer for video tape recorder | |
| JPS63133381A (en) | Delay circuit for tape recorder | |
| JPS63216113A (en) | Digital servo device | |
| JPS6238567A (en) | Image playback device |