JPS6233601B2 - - Google Patents

Info

Publication number
JPS6233601B2
JPS6233601B2 JP15009780A JP15009780A JPS6233601B2 JP S6233601 B2 JPS6233601 B2 JP S6233601B2 JP 15009780 A JP15009780 A JP 15009780A JP 15009780 A JP15009780 A JP 15009780A JP S6233601 B2 JPS6233601 B2 JP S6233601B2
Authority
JP
Japan
Prior art keywords
pulse
signal
frequency
sample
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15009780A
Other languages
English (en)
Other versions
JPS5775305A (en
Inventor
Takashi Furuhata
Kenji Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15009780A priority Critical patent/JPS5775305A/ja
Publication of JPS5775305A publication Critical patent/JPS5775305A/ja
Publication of JPS6233601B2 publication Critical patent/JPS6233601B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B21/00Systems involving sampling of the variable controlled
    • G05B21/02Systems involving sampling of the variable controlled electric

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】 本発明は、速度制御装置などにおいて速度変化
検出用として使用される周波数弁別回路に関す
る。
従来、ビデオテープレコーダ(VTR)の回転
ヘツド駆動用モータ,テープ駆動用キヤプスタン
モータなどの定速回転を要する機器においては、
回転ヘツド、キヤプスタンなどの回転体の回転速
度を検出し、検出した速度信号に応じて回転体の
駆動モータを制御して所定の一定速を得るように
した、いわゆるサーボ制御方式が一般に採用され
ている。
このようなサーボ制御方式の一例を第1図に示
す。すなわち、駆動用モータ1によつて駆動され
る回転体(例えばVTRの回転ヘツドなど)2の
回転速度を、モータ1に内蔵された周波数発生器
3からの信号を検出器4によつて検出し、回転体
2の回転速度に比例した周波数の正弦波信号Aを
得、この正弦波信号Aを周波数弁別回路5に供給
して周波数の弁別を行ない、この正弦波信号Aの
周波数、すなわち回転体2の回転速度に応じた誤
差電圧Eを弁別出力として出力させ、この誤差電
圧Eをモータ駆動増幅器6に供給して駆動モータ
1の回転速度を制御させることにより回転体2の
回転速度が所定の一定値に保たれるように構成さ
れている。
ところで、このようなサーボ制御方式において
は、周波数弁別回路5の性能が全体の特性に大き
な影響を与えるが、特にモータ1での外乱に対し
てこのサーボ系の制御性を高める(すなわち、外
乱によるモータ1の回転速度変動を低減させる)
ためには、この周波数弁別回路5での周波数変動
を微細に弁別するためのサンプルレート、すなわ
ち周波数発生器3からの検出信号Aの周波数を十
分高くする必要がある。
そのため、従来は十分高いレートの周波数を発
生する周波数発生器3をモータ1に取付けなけれ
ばならず、従つて、装置が大形化したり、装置の
コストが増大するなどの欠点があつた。
そこで、このレートを低減させるために、例え
ば第2図に示すような周波数弁別回路が従来提案
されていた。第2図において、101は第1図に
おける検出器4からの正弦波信号Aが供給される
入力端子、102は誤差電圧Eが出力される出力
端子、103はリミツタ増幅器、104はパルス
形成器、105,106はそれぞれτとτ
時定数を有するモノマルチ(単安定マルチバイブ
レータ)、107は三角波発生器、108はサン
プルホールド回路である。
次に、第3図の波形図によつて動作の説明をす
る。
端子101から供給された正弦波信号Aは、リ
ミツト増幅器103で十分増幅され、デユーテイ
比がほぼ50%の矩形波信号Pに整形されて出力さ
れる。この矩形波信号Pはパルス形成器104に
入力され、この矩形波信号Pの立上り部分及び立
下り部分で交互に比較的パルス幅の狭いパルスQ
が形成されて出力される。従つて、入力の正弦波
信号Aの周波数をとすれば、このパルス形成
器104からのパルスQの周波数はその2倍の2
となる。
このようにして2倍の周波数に逓倍されたパル
スQはモノマルチ105に供給されると共にサン
プリング信号としてサンプルホールド回路108
のサンプリング入力に供給される。
まず、モノマルチ105は、入力パルスQでト
リガされてパルス幅がτの矩形波信号Rを出力
し、ついでモノマルチ106は、この矩形波信号
Rの立下り部分でトリガされてパルス幅がτ
矩形波信号Sを出力する。
そして三角波発生器107は、この信号Sでト
リガされて信号Sの立下り時刻より時間に比例し
て一定の傾斜で立上る三角波信号Tを発生する。
この信号Tはサンプルホールド回路108の被サ
ンプリング入力に供給される。
従つて、サンプルホールド回路108の出力に
は、三角波信号TをパルスQでサンプルし、サン
プリング期間中ホールドした誤差電圧Eが得られ
ることになる。
ここで、モノマルチ105,106の時定数τ
,τとパルスQの周波数2の関係を 1/2>τ+τ となるように定めれば、パルスQは三角波信号T
の傾斜部分をサンプルすることになり、従つて、
誤差電圧Eは、パルスQの周波数変化、すなわち
回転体2の回転速度の変化に応じた電圧となる。
この誤差電圧Eはモータ駆動増幅器6からモー
タ1に供給されるので、モータ1は負帰還制御さ
れて回転体2はその回転速度が所定の一定値にな
るように制御されることになる。
以上の動作から明らかなように、この従来例に
よれば入力信号Aの周波数がであつても、そ
れの2倍の周波数2のサンプル・レートで周
波数弁別ができることになり、簡単な構成の周波
数発生器を用いても十分に微細な速度誤差を得る
ことができ、従つて、制御性能の高いサーボ制御
系を小形に、しかもローコストで得ることができ
るので、一部の制御装置にはこの方法が広く採用
されていた。
しかしながら、この従来方法では、リミツタ増
幅器103でのいわゆるリミツタ・アンバランス
や、周波数発生器3での発生信号のひずみなどに
よつて、リミツタ増幅器103から出力される矩
形波信号Pのデユーテイ比が第3図に破線で示す
ように50%でなくなり、このためパルス形成器1
04から出力されるパルスQに周波数の入力
信号Aが漏洩してパルスQの間隔に周波数
変動を与えてしまうという問題点があつた。
従つて、この従来例では、第3図に示すよう
に、漏洩した周波数の成分が弁別されて出力
され、パルスQによるサンプルごとに交互に電圧
が変動した状態の誤差電圧E′を発生してしまう
ことになり、このため、サーボ制御系に適用した
際、この漏洩した成分によつてモータ1の制御状
態が擾乱され、かえつて回転むらが惹起されてし
まうという欠点があつた。
本発明の目的は、上記した従来技術の欠点を除
き、サンプルレートを入力信号の2倍にして周波
数変動を微細に弁別できるようにした方式の回路
において、入力信号の基体周波数成分が弁別出力
信号に漏洩するのを防止できるようにした周波数
弁別回路を提供するにある。
この目的を達成するため、本発明は、入力信号
からその2倍の周波数のパルス信号を得、このパ
ルス信号の時間間隔に比例した値を有する誤差信
号を入力信号の半周期ごとに交互に弁別して得た
第1と第2の信号を加算して弁別出力信号を得る
点を特徴とする。
以下、本発明の実施例を図面に基づいて説明す
る。
第4図は、本発明による周波数弁別回路の一実
施例で、第5図は、その動作説明用の波形図であ
る。
なお、この第4図の実施例で、101,10
2,103,105,106,107はそれぞれ
入力端子,出力端子,リミツタ増幅器,モノマル
チ,モノマルチ,三角波発生器であつて、これら
はいずれも第2図の従来例と同じであり、その動
作も第2図の場合とまつたく同じである。
図において、110,111は共にパルス形成
器,112はORゲート,113,114は共に
サンプルホールド回路,115は加算回路であ
る。
次に、動作について説明する。
まず、端子101から供給された正弦波の入力
信号Aは、リミツタ増幅器103で増幅され、デ
ユーテイ比がほぼ50%の矩形波信号Pに整形され
て出力される。
この矩形波信号Pはパルス形成器110と11
1に供給される。
これにより、第5図に示すように、パルス形成
器110からは、矩形波信号Pの立上り部分で、
またパルス形成器111からは、矩形波信号Pの
立下り部分でそれぞれ比較的パルス幅の狭い第1
と第2のパルスQ1,Q2が形成されて出力され
る。
これらパルス形成器110,111からのパル
スQ1,Q2はORゲート112に供給され、この
ORゲート112からは第5図に示すようにパル
スQ1とQ2が論理加算されたパルスQ0が出力され
る。このパルスQ0は、入力信号Aの周波数を
とすれば、その周波数は2倍の2であるこ
とは言うまでもない。
このパルスQ0はモノマルチ105に入力され
るが、このモノマルチ105,及びそれに続くモ
ノマルチ106,三角波発生器107の動作は第
2図で述べたとまつたく同じであつて、モノマル
チ105からはパルスQ0でトリガされてパルス
幅がτの矩形波信号Rが出力され、モノマルチ
106からは信号Rでトリガされてパルス幅がτ
の矩形波信号Sが出力され、三角波発生器10
7からは信号Sでトリガされて時間に比例して一
定の傾斜で立上る三角波信号Tが出力される。
そして、この三角波信号Tは、第1と第2のサ
ンプルホールド回路113,114の被サンプリ
ング入力に供給される。
一方、これらサンプルホールド回路113,1
14のサンプリング信号として、サンプルホール
ド回路113のサンプリング入力にはパルス形成
回路110からのパルスQ1が、またサンプルホ
ールド回路114のサンプリング入力にはパルス
形成回路111からのパルスQ2が供給される。
従つて、これらサンプルホールド回路113,
114の出力には、三角波信号Tをそれぞれパル
スQ1,Q2でサンプルし、サンプリング期間中ホ
ールドした誤差電圧E1,E2が得られることにな
る。
このうち、誤差電圧E1は、第5図の波形図か
ら明らかなように、矩形波信号Pの低レベルの期
間、即ち入力信号Aの一方の半周期T2の時間誤
差に比例した値をもつて出力され、他方、、誤差
電圧E2は、矩形波信号Pの高レベルの期間、即
ち入力信号Aの他方の半周期T1の時間誤差に比
例した値をもつて出力される。従つて、入力信号
Aの一周期にわたる時間誤差は、その半周期単位
で半周期毎に交互に弁別されて、誤差電圧E1
E2として出力されることになる。
このあと、これら誤差電圧E1,E2は加算回路
115に供給されて加算され、出力端子102に
誤差電圧E0を発生する。
この結果、リミツタ増幅器103のリミツタ・
アンバランスや、周波数発生器3(第1図)での
発生信号Aのひずみなどによつて、リミツタ増幅
器103からの矩形波信号Pのデユーテイ比が50
%でなくなり、そのためORゲート112から出
力されるパルスQ0に周波数の不要成分が漏
洩しても、これらサンプルホールド回路113,
114からはその不要成分は一切弁別されず、従
つて、加算回路115からは回転体2(第1図)
の速度変動にのみもとづく入力信号Aの半周期毎
の時間誤差が正しく弁別された誤差電圧E0(第
5図E0)が出力される。
ところで、第2図の従来例で、矩形波信号Pの
デユーテイ比が50%でなくなつたときに、誤差電
圧E′として周波数の成分が漏洩したものが
現れるようになつてしまうのは、第3図から明ら
かなように、ただ1個のサンプルホールド回路1
08で、周波数が2のパルスQにより直接、
サンプルレート2でサンプリングしているか
らである。しかして、この第4図の実施例では、
サンプルホールド回路を113と114の2個用
い、これらの一方のサンプルホールド回路113
は矩形波信号Pの立上り部だけのパルスQ1によ
りサンプリングを行い、他方のサンプルホールド
回路114は矩形波信号Pの立下り部分だけのパ
ルスQ2によりサンプリングを行うようになつて
あおり、この為、これらサンプルホールド回路1
13と114は、それらのサンプリングのタイミ
ングがほぼ180゜の位相差をもつものの、それら
双方共に、そのサンプルレートはとなつてい
る。そして、サンプルレートがとなつている
結果、これらの回路の出力は、周期T0=(1/
)の間は変化し得ないものとなり、当然のこと
として周波数の成分が現れることはない。
こうして、この第4図の実施例によれば、各サ
ンプルホールド回路113,114の出力に周波
の成分が現われないようにした上で、これ
らの出力E1,E2を加算回路115で加算し、こ
れにより結果的にサンプルレートが2となつ
ていて、しかも周波数の成分を全く含まない
誤差電圧E0が得られることになる。
この誤差電圧E0はモータ駆動増幅器6からモ
ータ1に供給されるので(第1図)、モータ1は
負帰還制御されて、回転体2はその回転速度が所
定の一定値になるように制御されることになる。
さて、第5図では、入力信号Aに周波数変動が
含まれていない(或いは含まれていても極く僅か
で図には現れない)場合のものであるが、次に第
1図のサーボ系でモータ1に回転数変動が現れ、
入力信号Aの周波数が上昇方向に変動したとす
る。
そうすると、このときには第6図に示すように
なり、入力信号Aの周期T0が増加してゆき、こ
れに伴つて三角波信号Tのサンプリング値も増加
し、誤差電圧E1,E2はそれぞれステツプ状に上
昇する。そして、これらの誤差電圧E1,E2の合
成結果として、入力信号Aの変化にステツプ状に
追従してゆく誤差電圧E0が得られることにな
る。
以上の説明から明らかなように、この実施例に
よれば、入力信号Aの周波数に対し、実質的
にその2倍の2のサンプル・レートで周波数
弁別でき、しかも従来から問題になつていた周波
の不要成分の発生を完全に抑えることがで
きるから、被制御体の速度変動にもとづく真の速
度誤差だけを高レートで微細に弁別することがで
き、従つて、サーボ系の制御性能を著しく高める
ことができる。
なお、第4図はいわゆるアナログ回路で構成し
た本発明の実施例であるが、モノマルチ105,
106,及び三角波発生器107の代りに、パル
スQ0の相隣り合うパルスの時間間隔に応じて所
定のクロツクを計数する従来から公知のカウンタ
回路を使用し、サンプルホールド回路113,1
14を、上記カウンタ回路で計数したデータをサ
ンプリング入力Q1,Q2に応じてラツチして保持
するラツチ回路で構成し、さらに加算回路115
をいわゆるフルアダー回路で構成して、上記ラツ
チ回路からの出力データをデイジタル的に加算
し、このフルアダー回路からの加算出力データを
デイジタル・アナログ(D/A)変換して、その
アナログ量に応じた電圧を端子102に出力する
ようにしたデイジタル回路構成としても良く、こ
の実施例によれば第4図に示した実施例と全く同
じ効果が得られる上、IC化が可能になるのでロ
ーコスト化、小形化が容易になるという優れた作
用効果が期待できる。
以上説明したように、本発明によれば、入力信
号の2倍のサンプリングレートで周波数弁別が可
能になる上、弁別出力に入力信号の周波数成分が
漏洩するのを完全に防止することができるから、
従来技術の欠点を除きサーボ制御方式の速度制御
装置などに適用した場合に回転検出用の周波数発
生器の周波数を高くしなくても充分な制御応答性
を得ることができ、しかもモータの制御に擾乱を
生じることのない高性能の周波数弁別回路を提供
することができる。
【図面の簡単な説明】
第1図はサーボ制御方式による回転速度制御装
置の一例を示すブロツク図、第2図は周波数弁別
回路の従来例を示すブロミク図、第3図はその動
作説明用の波形図、第4図は本発明による周波数
弁別回路の一実施例を示すブロツク図、第5図は
その動作説明用の波形図、第6図は同じく誤差を
生じたときの動作を示す波形図である。 103……リミツタ増幅器、105,106…
…モノマルチ、107……三角波発生器、11
0,111……パルス形成器、112……ORゲ
ート、113,114……サンプルホールド回
路、115……加算回路。

Claims (1)

    【特許請求の範囲】
  1. 1 矩形波状に整形された被弁別信号の立上り部
    で第1のパルス信号を発生する第1のパルス形成
    器と、該被弁別信号の立下り部で第2のパルス信
    号を発生する第2のパルス形成器と、上記第2の
    パルス信号から第1のパルス信号までの時間間隔
    に比例した値を有する誤差信号を上記第1のパル
    ス信号によつてサンプリングする第1のサンプル
    ホールド回路と、上記第1のパルス信号から第2
    のパルス信号までの時間間隔に比例した値を有す
    る誤差信号を上記第2のパルス信号によつてサン
    プリングする第2のサンプルホールド回路とを設
    け、これら第1と第2のサンプルホールド回路の
    出力を加算して弁別出力信号を得るように構成し
    たことを特徴とする周波数弁別回路。
JP15009780A 1980-10-28 1980-10-28 Erequency discriminating circuit Granted JPS5775305A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15009780A JPS5775305A (en) 1980-10-28 1980-10-28 Erequency discriminating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15009780A JPS5775305A (en) 1980-10-28 1980-10-28 Erequency discriminating circuit

Publications (2)

Publication Number Publication Date
JPS5775305A JPS5775305A (en) 1982-05-11
JPS6233601B2 true JPS6233601B2 (ja) 1987-07-22

Family

ID=15489440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15009780A Granted JPS5775305A (en) 1980-10-28 1980-10-28 Erequency discriminating circuit

Country Status (1)

Country Link
JP (1) JPS5775305A (ja)

Also Published As

Publication number Publication date
JPS5775305A (en) 1982-05-11

Similar Documents

Publication Publication Date Title
US5031051A (en) Still/slow circuit for a VCR with two heads
JPH0644368B2 (ja) Vtrの可変速再生装置
US4459612A (en) Vertical synchronizing signal detecting circuit
US4516060A (en) Digital motor speed control
US4626936A (en) Relative velocity control device for magnetic recording and reproducing apparatus
GB1574051A (en) Automatic tracking for a playback transducer
US4366399A (en) Frequency discrimination circuit
EP0118783B1 (en) Detector circuit
EP0241561B1 (en) Circuit for generating brake pulses
JPS6233601B2 (ja)
JPS61267957A (ja) 磁気テ−プ記録再生装置
US4145642A (en) System for controlling the rotation of a DC motor
US4238720A (en) Equipment for the electronic speed control of an induction type motor, especially for use with data store motors
JPS6129673B2 (ja)
JPH0553026B2 (ja)
JPS62152384A (ja) 周波数・電圧変換装置
JP2538232B2 (ja) デジタルサ−ボ装置
JP2546198B2 (ja) 速度制御装置
JPS6087691A (ja) モ−タ駆動装置
JPH04205752A (ja) コントロール信号計数装置
JPS59198554A (ja) 磁気記録装置の制御信号発生回路
JPS6247851A (ja) ビデオテ−プレコ−ダの高速度再生装置
JPS63133381A (ja) テープレコーダ
JPS63216113A (ja) デジタルサ−ボ装置
JPS6238567A (ja) 画像再生装置