JPS6233810B2 - - Google Patents

Info

Publication number
JPS6233810B2
JPS6233810B2 JP54150972A JP15097279A JPS6233810B2 JP S6233810 B2 JPS6233810 B2 JP S6233810B2 JP 54150972 A JP54150972 A JP 54150972A JP 15097279 A JP15097279 A JP 15097279A JP S6233810 B2 JPS6233810 B2 JP S6233810B2
Authority
JP
Japan
Prior art keywords
setting
relay
setting value
value
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54150972A
Other languages
English (en)
Other versions
JPS5674016A (en
Inventor
Tomio Chiba
Eizaburo Sako
Junichi Makino
Yoshiaki Matsui
Kazuhiro Sano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15097279A priority Critical patent/JPS5674016A/ja
Publication of JPS5674016A publication Critical patent/JPS5674016A/ja
Publication of JPS6233810B2 publication Critical patent/JPS6233810B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】
本発明は保護リレーの整定値設定装置に係り、
特に整定値を設定する整定部が複数個の保護リレ
ーに対して共通に設けてあるデイジタル式保護リ
レー装置の整定値設定装置に関するものである。 従来の電磁形リレーおよびトランジスタ形リレ
ーでは、整定値を与えるのに、ばねの張力、電気
回路の定数または磁気回路の常数(トランスの巻
数比)などを用いていた。しかし、最近開発され
つつあるマイクロコンピユータを用いたデイジタ
ル式保護リレーでは、上記したばねの張力を用い
ることはほとんどなく、また、主として演算処理
によつて事故検出を行うようになつているので、
電気回路定数のようなアナログ量との比較は行わ
ない。また、共通の入力トランス類を介して入力
される系統情報を用いて、従来の多数台の単体保
護リレー要素に相当する事故判別を行うので、入
力トランスの巻数比によつて整定値変更を行うに
も限界がある。すなわち、デイジタル式保護リレ
ーでは、個々の保護リレーの整定値の表現方式や
設定形式として従来の保護リレーに対するものと
異なつた形式のものが要求される。 デイジタル式保護リレーの整定値設定方式とし
ては、例えば、テレタイプなどによる設定方式、
設定専用のパネルを中央に置き、そこから複数台
のデイジタル式保護リレーの整定値の設定を行う
集中形設定方式あるいは整定値の設定を個々のリ
レーごとに行う個別設定方式などが提案されてい
る。しかしながら、これらの設定方式は、整定値
の設定形式を固定小数点形式にすると、回路規模
が大きくなるとともに、融通性に欠ける。また、
整定値の設定形式を指数表現形式にすると、設定
がしにくく、かつ、設定ミスを起しやすいという
問題を生じ、さらに、指数部を解読するためのハ
ードウエアあるいはソフトウエアが複雑化すると
いう欠点がある。 本発明は上記に鑑みてなされたもので、その目
的とするところは、複数個の保護リレーに対して
共通に設けた整定値設定部での整定値の設定が容
易で、かつ、設定誤りを起すことがなく、しか
も、構成を簡単にできるデイジタル式保護リレー
の整定値設定装置を提供することにある。 本発明の特徴は、複数個の保護リレーのうちの
整定値を設定する1つの保護リレーを選択する要
素リレー選択スイツチと、この選択スイツチで選
択された保護リレーのこれまで使用していた実整
定値を表示するとともに新たに設定す整定値の小
数点位置および単位を先行表示する手段と、新た
に設定する整定値の設定手段とで整定値設定装置
を構成した点にある。 以下本発明を第1図、第2図に示した実施例お
よび第3図を用いて詳細に説明する。 第1図は本発明の装置の一実施例を示すブロツ
ク図である。第1図において、1は複数台の保護
リレーのうちの整定値を設定する1つの保護リレ
ーを選択する要素リレー選択スイツチ、2は新た
に整定値を設定する整定値設定用デイジタルスイ
ツチ、3は設定変更指令および上記スイツチ2で
設定した整定値の後述する不揮発性メモリへの書
込み指令などを発する制御スイツチ、4は整定値
を表示する整定値表示器、5は整定値の単位を表
示する単位表示器、6は整定値設定用デイジタル
スイツチ2で設定する整定値の小数点位置を表示
する小数点位置表示器、7は要素リレー選択スイ
ツチ1による要素リレー選択スイツチ情報をエン
コードするエンコーダ、8はマルチプレクサ、
9,10は整定値を記憶する不揮発性メモリ、1
1,12はそれぞれ不揮発性メモリ9,10から
の整定値を10進数から2進数に変換する変換回
路、13,14はバツフアレジスタ、15は演算
処理によつて事故検出を行うマイクロコンピユー
タで、セントラルプロセツシング・ユニツト
(CPU)、プログラムを記憶するリード・オンリ
ー・メモリ(ROM)、データを一時記憶するラン
【表】 第3図は第1図の表示制御部18のリード・オ
ンリイー・メモリ(以下ROMと略す。)の内容例
を示す説明図で、この場合は記憶内容が第2図に
対応させてある。 次に、第1図〜第3図および第1表を用いて、
本発明の装置の動作を具体的に説明する。 まず、要素リレーの整定値を変更する場合を例
にとり、整定値変更手順にしたがつて動作を説明
する。整定値を変更しようとする場合は、第2図
に示した要素リレー選択スイツチ1により、リレ
ー要素のうちの1つを選択する。この選択情報は
第1図のエンコーダ7によつてエンコードされ
る。このエンコード出力は、表示制御部18のリ
ード・オンリイ・メモリのアドレスとして表示制
御部18に与えられる。さらにこの出力は、マル
チプレクサ8を介して整定値を記憶する不揮発性
メモリ9,10にも与えられる。さらにこの出力
は、アドレス一致回路19にも与えられる。した
がつて、整定値を記憶している不揮発性メモリ
9,10のアドレスの値は、タイミング発生・制
御回路17から発せられるタイミングとエンコー
ダ出路とが一致したタイミングで、アドレス一致
回路19を通してラツチ回路20に与えられラツ
チされる。このため、整定値表示器4にエンコー
ド出力に対応した整定値が表示される。この整定
値はこれまで使用されていた旧整定値である。詳
細は後述するが、このとき、単位表示器5、小数
点位置表示器6および整定値表示器4内の小数点
位置には、選択された要素リレーの該当値が表示
制御部18の制御によつて表示される。したがつ
て、これから整定変更しようとする要素リレーの
整定値の単位および小数点位置を確認することが
できる。 次に、新しい整定値を設定する場合について説
明する。 まず、要素リレーとし第2図の選択スイツチ1
aによりモーリレーを選択し、第1表に示す整定
値、すなわち、13.5Ωを設定する場合を例にとつ
て説明する。 第1図のエンコーダ7は、例えば、16進表現で
モーリレーが選択された場合は“1”、不足電圧
リレーの場合は“2”、過電流リレーの場合は
“3”、タイマーの場合は“4”、同期検出リレー
の場合は“5”を出力するように構成しておく。
したがつて、モーリレーが選択されると“1”を
出力する。この出力は第1図の表示制御部18の
ROMのアドレスとして与えられるので、上記の
ROMの1番地には第3図に示すような値を記憶
させておく。すなわち、表示制御部18のROM
を、例えば、第3図に示すように8ビツト構成と
し、各ビツトを第1表に示した単位、小数点位置
に対応させる。第3図ではビツト1は小数点以下
なし、ビツト2は小数点以下1桁、ビツト3は小
数点以下2桁目の場合の小数点位置、ビツト4〜
ビツト8は第4図に示す単位にそれぞれ対応させ
てある。したがつて、モーリレーが選択されたと
きは、アドレス1であるので、1番地には、第1
表のモーリレーに対応する整定値は小数点以下一
桁、単位はΩであるので、ビツト2(○ロ)および
ビツト6(Ω)に1を記憶させておく。そして、
第1図に示した表示器4,5,6は、表示制御部
18のROMの内容が1のところのみ点灯するよ
うにしておく。 このようにしておくと、選択スイツチ1aによ
りモーリレーがセレクトされると、これから設定
する整定値の単位、小数点位置が自動的に前もつ
て表示器5,6に表示される。したがつて、設定
変更する人は、この表示をもとに、第1図の整定
値設定用デイジタルスイツチ2に135と設定すれ
ばよい。この値は、上記したように不揮発性メモ
リ9,10に制御スイツチ3の制御により記憶さ
れるとともに、整定値表示器4に表示される。設
定変更する人は、この値を確認し、次の要素リレ
ーの設定変更に移る。 次に、表示制御部18のROMの他の番地の記
憶内容について説明する。 不足電圧リレーの場合は、第1表に示すよう
に、整定値が1.35Vと小数点以下2桁、単位がV
であるので、第3図の2番地のビツト3(○イ)と
ビツト8(V)とに1を記憶させておく。また、
過電流リレーは、23.5Aと小数点以下1桁で単位
がAであるので、3番地のビツト2(○ロ)とビツ
ト7(A)とに1を記憶させておく。以下同様に、タ
イマーは235Sと小数点以下なし、単位はS
(秒)であるから、4番地のビツト1(○ハ)とビ
ツト5(S)とに1を、同期検出リレーは3.35D
と小数点以下2桁、単位がD(度)であるから、
5番地のビツト3(○イ)とビツト4(D)とに1をそ
れぞれ記憶させておく。 以上の説明からわかるように、新たに整定値を
設定しようとする場合、あるいは、設定変更をし
ようとする場合は、要素リレー選択スイツチ1で
要素リレーをセレクトするのみで、設定しようと
する整定値の単位および小数点位置が自動的に先
行表示される。 以上のように、選択した要素リレーごとに小数
点位置を移動させて先行表示させるようにした本
発明の実施例によれば、下記のような効果があ
る。 (1) 第1表に示した整定値を固定小数点形式にす
ると、小数点以上3桁、小数点以下2桁の合計
5桁のデイジタルスイツチが必要になり、これ
にともない、第1図の10進から2進に変更する
変換回路11,12も5桁の変換回路を必要と
し、非常に複雑になる。これに対し、本発明の
実施例では、小数点位置を移動させる方式であ
るので、3桁ですみ、デイジタルスイツチ2お
よび変換回路11,12が簡単なものになる。 (2) 整定値は保護リレーの使用条件を規制する重
要な値であり、本実施例のように、整定値の格
納に不揮発性メモリを使用する場合、信頼度確
保のため2重化することが必要になるが、この
場合、桁数が少ないことは非常に有利である。 (3) 適用系統が変つて、保護リレーが変つたり、
あるいは、使用する保護リレーが増大しても、
上記した表示制御部18のROMの内容を変更
するだけで対応することができ、整定部の標準
化が達成できる。 (4) 現在使用している整定値を要素リレー選択ス
イツチ1でセレクトするだけで確認できる。 (5) 自動的に整定値の小数点位置および単位が先
行表示されるので、整定値の設定が容易であ
り、かつ、設定誤りを起すことがない。 以上説明したように、本発明によれば、複数個
の保護リレーに対して整定値設定部を共通に設け
たときに、整定値の設定が容易で、かつ、設定誤
りを起さないようにでき、さらに、全体の構成が
簡単になるという効果がある。
【図面の簡単な説明】
第1図は本発明の整定値設定装置の一実施例を
示すブロツク図、第2図は第1図の要素リレー選
択スイツチの一実施を示す構成説明図、第3図は
第1図の表示制御部のリード・オンリー・メモリ
の内容の一実施例を示す説明図である。 1……要素リレー選択スイツチ、2……整定値
設定用デイジタルスイツチ、3……制御スイツ
チ、4……整定値表示器、5……単位表示器、6
……小数点位置表示器、7……エンコーダ、8…
…マルチプレクサ、9,10……不揮発性メモ
リ、16……モード制御回路、17……タイミン
グ発生・制御回路、18……表示制御部、19…
…アドレス一致回路、20……整定値ラツチ回
路。

Claims (1)

    【特許請求の範囲】
  1. 1 保護リレーの整定値を設定する整定部が複数
    個の保護リレーに対して共通に設けてあるデイジ
    タル式保護リレー装置において、前記複数個の保
    護リレーのうちの整定値を設定する1つの保護リ
    レーを選択する要素リレー選択スイツチと、この
    選択スイツチで選択された保護リレーのこれまで
    使用されていた実整定値を表示するとともに新た
    に設定する整定値の小数点位置および単位を先行
    表示する手段と、新たに設定する整定値の設定手
    段とよりなることを特徴とする保護リレーの整定
    値設定装置。
JP15097279A 1979-11-20 1979-11-20 Device for setting set value of rpotection relay Granted JPS5674016A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15097279A JPS5674016A (en) 1979-11-20 1979-11-20 Device for setting set value of rpotection relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15097279A JPS5674016A (en) 1979-11-20 1979-11-20 Device for setting set value of rpotection relay

Publications (2)

Publication Number Publication Date
JPS5674016A JPS5674016A (en) 1981-06-19
JPS6233810B2 true JPS6233810B2 (ja) 1987-07-23

Family

ID=15508457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15097279A Granted JPS5674016A (en) 1979-11-20 1979-11-20 Device for setting set value of rpotection relay

Country Status (1)

Country Link
JP (1) JPS5674016A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2766949B2 (ja) * 1992-05-01 1998-06-18 株式会社日立製作所 リレー整定値設定装置及び保護リレー装置

Also Published As

Publication number Publication date
JPS5674016A (en) 1981-06-19

Similar Documents

Publication Publication Date Title
JPS6233810B2 (ja)
JPS61157919A (ja) 電子機器
JPH03108996A (ja) ボタン電話装置
JPH041287B2 (ja)
JPH0146873B2 (ja)
JPS6338760B2 (ja)
JPS609705Y2 (ja) プリンタ−のデ−タ印字装置
US3828174A (en) Numerical data input apparatus
JPH021627Y2 (ja)
JP2766949B2 (ja) リレー整定値設定装置及び保護リレー装置
JPS5914315A (ja) デイジタル保護継電器
JPS60226717A (ja) デイジタル保護継電器
JP2705055B2 (ja) 携帯用情報機器
JPS62272739A (ja) 電子交換機等の局デ−タ設定装置
JPH021626Y2 (ja)
JPS6136841A (ja) 入出力装置
JPH0223900B2 (ja)
JPS603035A (ja) 記憶装置
JPS6012193Y2 (ja) 通貨換算レ−ト表示機能を有する小型電子機器
JPS6118788B2 (ja)
JPS5848942B2 (ja) 故障表示装置
JPS5921068B2 (ja) プログラムステツプ算出方式
JPS5860373A (ja) 電子レジスタにおける時間帯設定方式
JPS58105302A (ja) プログラマブル・コントロ−ラの図示式プログラミング装置
JPS581462B2 (ja) 指数表示方式