JPS6234437Y2 - - Google Patents
Info
- Publication number
- JPS6234437Y2 JPS6234437Y2 JP1979006310U JP631079U JPS6234437Y2 JP S6234437 Y2 JPS6234437 Y2 JP S6234437Y2 JP 1979006310 U JP1979006310 U JP 1979006310U JP 631079 U JP631079 U JP 631079U JP S6234437 Y2 JPS6234437 Y2 JP S6234437Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- ceramic dielectric
- dielectric substrate
- electrodes
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【考案の詳細な説明】
本考案は、多数のコンデンサ素子を、分割可能
な状態で有するコンデンサ集合体に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a capacitor assembly having a large number of capacitor elements in a divisible manner.
例えば腕時計などの水晶発振回路などのよう
に、回路実装後にコンデンサの容量調整を行なう
必要がある場合、従来はトリマー形磁器コンデン
サを使用し、容量の可変調整を行なつていた。し
かしトリマー形磁器コンデンサは、機械的な可動
部分を有しているから、容量調整後に振動等によ
り容量値が変化し易く信頼性に欠けること、コス
ト的に高く、かつ、大形で、機器のコストダウ
ン、高密度実装化の要請に応えることができない
こと等々の欠点があるため、最近、トリマー形磁
器コンデンサに代つて、露出電極をトリミングす
ることによつて容量を所定値に調整する構造の磁
器コンデンサが提案されている。 For example, when it is necessary to adjust the capacitance of a capacitor after circuit mounting, such as in a crystal oscillator circuit for a wristwatch, trimmer-type ceramic capacitors have traditionally been used to perform variable capacitance adjustment. However, since trimmer-type ceramic capacitors have mechanically moving parts, the capacitance value tends to change due to vibrations after capacitance adjustment, resulting in a lack of reliability, high cost, large size, and equipment Due to drawbacks such as not being able to meet the demands for cost reduction and high-density packaging, recently, in place of the trimmer type ceramic capacitor, a structure in which the capacitance is adjusted to a predetermined value by trimming the exposed electrode has been developed. A magnetic capacitor has been proposed.
第1図および第2図は、このような磁器コンデ
ンサの一例における部分欠損斜視図を示してい
る。まず第1図に示す磁器コンデンサは、チタン
酸バリウム、酸化チタン等より成る磁器誘電体基
板1の表面に、内部電極2と対となつて容量調整
電極を構成する電極3を設け、該電極3の電極面
積を、サンドブラスト、ダイヤモンドカツタまた
はレーザ光線などによつて削減することにより、
容量調整を行なうものである。磁器誘電体基板1
は厚さ50〜100μm程度の容量層となる磁器誘電
体層101と補強層102とで構成されている。
補強層102は磁器誘電体層101と同質の磁器
を使用し、これと同時焼成焼結させてある。4,
5は対向二側面に形成された取り出し電極で、内
部電極2および電極3にそれぞれ電気的に接続さ
せてある。 FIGS. 1 and 2 show partially cutaway perspective views of an example of such a ceramic capacitor. First, the ceramic capacitor shown in FIG. 1 is provided with an electrode 3 on the surface of a ceramic dielectric substrate 1 made of barium titanate, titanium oxide, etc., which pairs with an internal electrode 2 to form a capacitance adjustment electrode. By reducing the electrode area by sandblasting, diamond cutting, or laser beam,
This is to adjust the capacity. Porcelain dielectric substrate 1
is composed of a ceramic dielectric layer 101 serving as a capacitive layer with a thickness of about 50 to 100 μm and a reinforcing layer 102.
The reinforcing layer 102 is made of porcelain of the same quality as the porcelain dielectric layer 101, and is fired and sintered at the same time as the porcelain dielectric layer 101. 4,
Reference numeral 5 denotes extraction electrodes formed on two opposing sides, which are electrically connected to the internal electrode 2 and the electrode 3, respectively.
次に第2図に示す磁器コンデンサは、電極3を
容量粗調整部分3aと、容量微調整部分3bとに
よつて構成し、容量調整を容易、かつ、高精度で
行ない得るような構造にしてある。 Next, the ceramic capacitor shown in FIG. 2 has a structure in which the electrode 3 is composed of a coarse capacitance adjustment part 3a and a fine capacitance adjustment part 3b, and the capacitance can be adjusted easily and with high precision. be.
上述の磁器コデンサは、電極3のトリミングに
よる容量調整後は、固定コンデンサとして働くか
ら、信頼性が非常に高い。しかも外形が統一され
ていて、小形、かつ、薄形となるから、回路への
実装の際の自動組立化、高密度実装化の要請を充
分に満足し得るものである。 The above-mentioned ceramic capacitor works as a fixed capacitor after the capacitance is adjusted by trimming the electrode 3, so it has very high reliability. Moreover, since the external shape is unified, small, and thin, it can fully satisfy the demands for automatic assembly and high-density packaging when mounted on a circuit.
しかしながら、その仕上り寸法がたとえば3×
5m/m程度と非常に小さく、かつ、薄くなるか
ら取り扱い難いこと、厚さ50〜100μm程度と非
常に薄く機械的強度の低い磁器誘電体層101を
補強するため、これと同質の磁器より成る補強層
102を裏打ちした積層構造とする必要があるこ
と、さらに3×5m/m程度の狭い領域内に内部
電極2や蛇行する電極3を形成する必要があるこ
と等々の理由から、製造、特性測定作業、容量調
整のためのトリミング作業が容易ではない。 However, if the finished size is, for example, 3×
Because it is very small and thin, about 5 mm, and therefore difficult to handle, because it is very thin, about 50 to 100 μm, and because the ceramic dielectric layer 101 is very thin and has low mechanical strength, it is necessary to form a laminated structure with a reinforcing layer 102 made of the same quality of ceramic as the ceramic layer 101, and further because it is necessary to form the internal electrode 2 and the serpentine electrode 3 within a narrow area of about 3 × 5 mm, etc., manufacturing, characteristic measurement work, and trimming work for capacitance adjustment are not easy.
そこで本考案は、特性測定作業及びトリミング
作業が容易で、しかも高密度実装に適し、更に、
コンデンサ単体を簡単に取り出すことができ、取
り扱い易く、保管などにも便利なコンデンサ集合
体を提供することを目的とする。 Therefore, the present invention is easy to perform characteristic measurement work and trimming work, is suitable for high-density packaging, and has the following features:
To provide a capacitor assembly from which individual capacitors can be easily taken out, easy to handle, and convenient for storage.
上記目的を達成するため、本考案に係るコンデ
ンサ集合体は、磁器誘電体基板の長さ方向に複数
のコンデンサ素子を順次配列した平板状のコンデ
ンサ集合体であつて、前記コンデンサ素子の各々
は、前記磁器誘電体基板の厚み方向に磁器誘電体
層を介して対向する少なくとも一対の電極を備え
ると共に、幅方向の両端部に前記一対の電極のそ
れぞれに導通する一対の取出し電極を有してな
り、隣接するコンデンサ素子は、前記磁器誘電体
基板の幅方向の両端縁に形成された欠落部によつ
て前記取出し電極が互いに隔てられており、か
つ、前記磁器誘電体基板の厚み方向の少なくとも
一面上に前記欠落部間を橋絡するように形成され
た凹溝によつて互いに区画されていることを特徴
とする。 In order to achieve the above object, a capacitor assembly according to the present invention is a flat capacitor assembly in which a plurality of capacitor elements are sequentially arranged in the length direction of a ceramic dielectric substrate, and each of the capacitor elements has the following features: The ceramic dielectric substrate has at least one pair of electrodes facing each other with a ceramic dielectric layer interposed therebetween in the thickness direction thereof, and has a pair of lead-out electrodes electrically connected to each of the pair of electrodes at both ends in the width direction. , in the adjacent capacitor elements, the lead-out electrodes are separated from each other by a cutout formed at both edges in the width direction of the ceramic dielectric substrate, and at least one surface of the ceramic dielectric substrate in the thickness direction It is characterized in that they are separated from each other by grooves formed on the top so as to bridge the gaps.
以下実施例たる添付図面を参照し、本考案の内
容を具体的に詳説する。第3図は本考案に係るコ
ンデンサ集合体の平面図、第4図は第3図D1−
D1線上における断面図、第5図は第3図D2−D2
線上における断面図である。図示するように、本
考案に係るコンデンサ集合体は、磁器誘電体基板
1の長さ方向に、複数のコンデンサ素子Q1〜Q8
を順次配列した平板状となつている。コンデンサ
素子Q1〜Q8の各々は、磁器誘電体基板1の厚み
方向に磁器誘電体層101を介して対向する一対
の電極2,3を備えると共に、幅方向の両端部に
電極2,3のそれぞれに導通する一対の取出し電
極4,5を有する。一対の電極2,3の内、電極
3は磁器誘電体基板1の表面に形成したトリミン
グ可能な容量調整電極となつている。 DESCRIPTION OF THE PREFERRED EMBODIMENTS The content of the present invention will be specifically explained in detail below with reference to the accompanying drawings, which are examples. Fig. 3 is a plan view of a capacitor assembly according to the present invention, and Fig. 4 is a plan view of a capacitor assembly according to the present invention.
D 1 cross-sectional view, Figure 5 is Figure 3 D 2 - D 2
It is a sectional view on the line. As shown in the figure, the capacitor assembly according to the present invention includes a plurality of capacitor elements Q 1 to Q 8 in the length direction of a ceramic dielectric substrate 1.
It has a flat plate shape with sequentially arranged. Each of the capacitor elements Q 1 to Q 8 includes a pair of electrodes 2 and 3 facing each other in the thickness direction of the ceramic dielectric substrate 1 with the ceramic dielectric layer 101 interposed therebetween, and electrodes 2 and 3 at both ends in the width direction. It has a pair of lead-out electrodes 4 and 5 that are electrically connected to each other. Of the pair of electrodes 2 and 3, electrode 3 is a trimmable capacitance adjustment electrode formed on the surface of the ceramic dielectric substrate 1.
隣接するコンデンサ素子(Q1とQ2)、(Q2と
Q3)、…………(Q7とQ8)は、磁器誘電体基板1
の幅方向の両端縁に形成された欠落部103,1
04によつて、取出し電極4−4,5−5が互い
に隔てられている。また、磁器誘電体基板1の厚
み方向の少なくとも一面上に、欠落部103−1
04間を橋絡するように形成された凹溝Sによつ
て互いに区画されている。 Adjacent capacitor elements (Q 1 and Q 2 ), (Q 2 and
Q 3 ),……(Q 7 and Q 8 ) are the ceramic dielectric substrate 1
Missing portions 103,1 formed at both ends in the width direction of
04, the extraction electrodes 4-4 and 5-5 are separated from each other. Furthermore, on at least one surface of the ceramic dielectric substrate 1 in the thickness direction, a missing portion 103-1 is formed.
04 are separated from each other by a groove S formed to bridge between them.
上述のように、本考案に係るコンデンサ集合体
は、磁器誘電体基板1の長さ方向に、複数のコン
デンサ素子Q1〜Q8を順次配列してあるので、コ
ンデンサ素子単独の場合より形状が大きくなり、
取り扱い、保管に便利である。 As mentioned above, since the capacitor assembly according to the present invention has a plurality of capacitor elements Q 1 to Q 8 arranged in sequence in the length direction of the ceramic dielectric substrate 1, the shape is smaller than that of a single capacitor element. grow bigger,
Convenient to handle and store.
また、隣接するコンデンサ素子(Q1とQ2)(Q2
とQ3)、…………(Q7とQ8)は、磁器誘電体基板
1の幅方向の両端縁に形成された欠落部103,
104によつて、取出し電極4−4,5−5が互
いに隔てられているので、コンデンサ素子Q1〜
Q8は磁器誘電体基板1を共有していても、電気
的には互いに独立している。このため、コンデン
サ素子Q1〜Q8の各々の容量特性を、コンデンサ
集合体の状態で、互いに独立して測定することが
可能になり、特性測定作業が容易である。コンデ
ンサ素子Q1〜Q8の各々の電極3のトリミング作
業も、このコンデンサ集合体の状態で、能率良く
行なうことができる。 Also, adjacent capacitor elements (Q 1 and Q 2 ) (Q 2
and Q 3 ), ...... (Q 7 and Q 8 ) are the missing portions 103 formed at both ends of the ceramic dielectric substrate 1 in the width direction,
Since the extraction electrodes 4-4 and 5-5 are separated from each other by 104, the capacitor elements Q 1 to
Although Q 8 share the ceramic dielectric substrate 1, they are electrically independent from each other. Therefore, it becomes possible to measure the capacitance characteristics of each of the capacitor elements Q 1 to Q 8 independently from each other in the state of the capacitor assembly, making the characteristic measurement work easy. The trimming work of each electrode 3 of the capacitor elements Q 1 to Q 8 can also be efficiently performed in this state of the capacitor assembly.
また、複数個のコンデンサ素子を必要とする回
路を構成する場合、コンデンサ集合体の状態で回
路基板に実装し、実装密度を向上させることがで
きる。 Furthermore, when configuring a circuit that requires a plurality of capacitor elements, the capacitor elements can be mounted on a circuit board in the form of a capacitor assembly to improve the mounting density.
更に、磁器誘電体基板1の厚み方向の少なくと
も一面上に、欠落部103−104間を橋絡する
ように凹溝Sを形成してあるので、コンデンサ素
子Q1〜Q8を凹溝Sに沿つて折り、分割すること
により、コンデンサ素子Q1〜Q8を単体として取
り出すことができる。また、回路基板に実装する
場合、回路上、必要とされるコンデンサ素子数を
有するコンデンサ集合体となるように、凹溝Sの
部分で分割し、回路実装密度を向上させることが
できる。 Further, since a groove S is formed on at least one surface of the ceramic dielectric substrate 1 in the thickness direction so as to bridge the missing portions 103 and 104, the capacitor elements Q 1 to Q 8 are placed in the groove S. By folding along and dividing, capacitor elements Q 1 to Q 8 can be taken out as individual pieces. Further, when mounting on a circuit board, it is possible to improve the circuit mounting density by dividing the capacitor at the groove S so as to form a capacitor assembly having the number of capacitor elements required for the circuit.
第6図は本考案に係るコンデンサ集合体を得る
のに使用される別のコンデンサ集合体の部分欠損
平面図、第7図は一部の拡大図、第8図は第7図
D3−D3線上における断面図を示している。図に
おいて、102は補強層となる磁器誘電体層、1
01は実質的な容量層となる磁器誘電体層であ
る。磁器誘電体層101,102は共にチタン酸
バリウムまたは酸化チタン系の高誘電率の磁器に
よつて構成され、互いに積層した状態で焼成焼結
されている。磁器誘電体層101に対して焼結さ
れる磁器誘電体102の境界面上には、線状の凹
溝Sを格子状に刻設してあつて、該凹溝Sによつ
て区画された各領域a1〜ao内に、一端縁を前記
凹溝S上に位置させた内部電極2を設けてある。 FIG. 6 is a partially cutaway plan view of another capacitor assembly used to obtain a capacitor assembly according to the present invention, FIG. 7 is a partially enlarged view, and FIG.
A cross-sectional view taken along the line D3 - D3 is shown. In the figure, 102 is a ceramic dielectric layer serving as a reinforcing layer;
01 is a ceramic dielectric layer which becomes a substantial capacitive layer. The porcelain dielectric layers 101 and 102 are both made of barium titanate or titanium oxide based porcelain having a high dielectric constant, and are fired and sintered in a laminated state. On the boundary surface of the ceramic dielectric 102 sintered to the ceramic dielectric layer 101, linear grooves S are carved in a lattice pattern, and the grooves S are defined by the grooves S. An internal electrode 2 having one end edge positioned above the groove S is provided in each region a 1 to a o .
また磁器誘電体層101の表面上には、磁器誘
電体層102に形成された凹溝Sと一致する位置
に、線状の凹溝Sを格子状に設けてあつて、この
凹溝Sによつて区画された各領域b1〜bo内に容
量調整用の電極3を設けてある。したがつて各領
域(a1〜ao)および(b1〜bo)内には、内部電
極2と電極3との間に磁器誘電体層101を挟ん
だ構造の磁器コンデンサ素子Q1〜Qoがそれぞれ
構成されることとなる。 Further, on the surface of the ceramic dielectric layer 101, linear grooves S are provided in a grid pattern at positions that coincide with the grooves S formed in the ceramic dielectric layer 102. Electrodes 3 for capacitance adjustment are provided in each of the thus divided regions b 1 to b o . Therefore, in each region (a 1 -a o ) and (b 1 -bo ), there are ceramic capacitor elements Q 1 - having a structure in which a ceramic dielectric layer 101 is sandwiched between internal electrode 2 and electrode 3. Q o will be constructed respectively.
前記凹溝Sの上には、これより幅広の取出し電
極となる導電パタン5,4を形成してある。導電
パタン5は電極3に対する取り出し電極となり、
導電パタン4は後述するように内部電極に対する
取り出し電極となるものである。 On the groove S, conductive patterns 5 and 4, which are wider than the groove S and serve as lead-out electrodes, are formed. The conductive pattern 5 becomes an extraction electrode for the electrode 3,
The conductive pattern 4 serves as a lead-out electrode for the internal electrodes, as will be described later.
更に、縦方向の凹溝Sと横方向の凹溝Sとの交
叉部分には、磁器誘電体101,102の厚み方
向に貫通する貫通孔g1を設けてある。貫通孔g1
は、第7図に示すように、導電パタン4,5より
も幅広く形成してある。 Further, at the intersection of the vertical groove S and the horizontal groove S, a through hole g 1 is provided which penetrates the ceramic dielectrics 101 and 102 in the thickness direction. Through hole g 1
are formed wider than the conductive patterns 4 and 5, as shown in FIG.
磁器誘電体層101,102は焼成焼結されて
硬度を増しており、また凹溝Sの部分は他の部分
より機械的強度が弱くなつているから、凹溝Sに
沿つて折れ易くなつている。しかし縦方向の凹溝
Sと横方向の凹溝Sが交叉部分でも連続している
と、たとえば縦方向の凹溝Sに沿つて折ろうとし
ても、横方向の凹溝Sに対しても折れ曲げ力が加
わることとなるので、力が分散して折り難くなる
ことと、切断位置が凹溝Sを外れて他のコンデン
サ素子の領域内に食い込んでしまうことが懸念さ
れる。ところが前述のような貫通孔g1を設ける
と、縦方向の凹溝Sと横方向の凹溝Sが不連続と
なり、交叉部分におけるコンデンサ素子相互の連
結が断たれることとなるから、凹溝Sに沿つてほ
ぼ正確に折り、かつ分割することができるように
なる。 The porcelain dielectric layers 101 and 102 are fired and sintered to increase their hardness, and the grooves S have a lower mechanical strength than other areas, so they are more likely to break along the grooves S. There is. However, if the vertical groove S and the horizontal groove S are continuous even at the intersection, for example, even if you try to break it along the vertical groove S, it will also break against the horizontal groove S. Since bending force is applied, there are concerns that the force will be dispersed, making it difficult to fold, and that the cutting position will deviate from the groove S and dig into the area of other capacitor elements. However, if the through hole g1 as described above is provided, the vertical groove S and the horizontal groove S will become discontinuous, and the connection between the capacitor elements at the intersection will be severed. It becomes possible to fold and divide almost exactly along S.
なお、貫通孔g1は、導電パタン5,4の形成工
程において閉塞されることがある。また、磁器誘
電体102の下面にも凹溝Sと一致する凹溝Sを
設け、その上に導電パタン5,4を形成ししてあ
る。上述の説明では、磁器誘電体101,102
の間に境界があるが如く説明してあるが、磁器誘
電体101,102は同質の磁器材料を焼成焼結
して構成してあるから明瞭な境界が存在するわけ
ではなく、仮想上の境界である。 Note that the through hole g 1 may be closed during the process of forming the conductive patterns 5 and 4. Furthermore, a groove S matching the groove S is provided on the lower surface of the ceramic dielectric 102, and conductive patterns 5 and 4 are formed thereon. In the above description, the porcelain dielectrics 101, 102
Although it is explained as if there is a boundary between them, since the porcelain dielectrics 101 and 102 are made of the same porcelain material by firing and sintering, there is no clear boundary, but an imaginary boundary. It is.
上述のコンデンサ集合体から、第3図〜第5図
に示した本考案に係るコンデンサ集合体を取出す
には、第9図aに示すように、縦方向の凹溝Sの
両側に力を加えて折り、第9図bに示すように、
各列毎に分割すればよい。この後、第9図cに示
すように、横方向の凹溝Sに沿つて折り、分割す
ることにより、横方向の凹溝Sによつて区画され
ていたコンデンサ素子Q1〜Qoを単体として取り
出すことができる。第10図は上述のようにして
取り出されたコンデンサ単体の拡大斜視図であ
る。 To remove the capacitor assembly according to the present invention shown in FIGS. 3 to 5 from the above-mentioned capacitor assembly, force is applied to both sides of the vertical groove S, as shown in FIG. 9a. Fold it as shown in Figure 9b.
It is sufficient to divide each column. Thereafter, as shown in FIG. 9c, by folding and dividing along the horizontal grooves S, the capacitor elements Q 1 to Q o separated by the horizontal grooves S are made into single pieces. It can be extracted as FIG. 10 is an enlarged perspective view of the capacitor taken out as described above.
この場合、磁器誘電体101,102が硬い焼
結物であること、凹溝Sの部分が機械的に弱くな
つていること、さらに貫通孔g1を有することか
ら、凹溝Sに沿つて簡単かつ正確に分割すること
ができる。 In this case, since the porcelain dielectrics 101 and 102 are hard sintered materials, the groove S is mechanically weak, and there is a through hole g1 , it is easy to move along the groove S. And it can be divided accurately.
しかも取り出し電極を付加するだけで、分割後
直に回路基板等に組み込むことができるので、使
用に便利である。 Moreover, it is convenient to use because it can be assembled into a circuit board or the like immediately after being divided by simply adding a lead-out electrode.
さらにコンデンサ素子単独の場合より形状が大
きくなるから紛失したりする恐れもなく、取り扱
い、保管が容易である。 Furthermore, since the capacitor element is larger in size than a single capacitor element, there is no risk of losing it, and it is easy to handle and store.
第11図a〜fは第9図に示したコンデンサ集
合体の製造工程図である。 11a to 11f are manufacturing process diagrams of the capacitor assembly shown in FIG. 9.
まず第11図aに示すように、焼成前の磁器誘
電体シートから打ち抜き加工等の手段により矩形
状の磁器誘電体シート102をつくる。この磁器
誘電体シート102は補強層となるもので、比較
的厚く形成することが望ましい。また材質的に
は、前述した如く、チタン酸バリウムまたは酸化
チタン系の磁器を使用することが望ましい。 First, as shown in FIG. 11a, a rectangular porcelain dielectric sheet 102 is made from a porcelain dielectric sheet before firing by punching or the like. This ceramic dielectric sheet 102 serves as a reinforcing layer, and is preferably formed relatively thick. As for the material, as mentioned above, it is desirable to use barium titanate or titanium oxide based porcelain.
次に第11図bに示す如く、磁器誘電体シート
102の表面に線状の凹溝Sを格子状に設けると
同時に、縦方向の凹溝Sと横方向の凹溝Sの交叉
部分に、稜角を落す如く、矩形状の貫通孔g1を設
ける。凹溝Sおよび貫通孔g1は押型などを使用し
て同時に形成することができる。また凹溝Sのう
ち少なくとも一方、たとえば縦方向の凹溝Sは磁
器誘電体シート102の相対向二辺に達する如く
設け、焼結後に凹溝Sに沿つて容易に分割できる
ようにしてある。なお、凹溝Sは磁器誘電体シー
ト102の表裏の同一位置に設けることが望まし
い。 Next, as shown in FIG. 11b, linear grooves S are provided in a grid pattern on the surface of the porcelain dielectric sheet 102, and at the same time, at the intersection of the vertical grooves S and the horizontal grooves, A rectangular through hole g1 is provided so that the edge angle is reduced. The groove S and the through hole g1 can be formed at the same time using a mold or the like. Further, at least one of the grooves S, for example, a vertical groove S, is provided so as to reach two opposing sides of the porcelain dielectric sheet 102, so that it can be easily divided along the groove S after sintering. Note that it is desirable that the grooves S be provided at the same position on the front and back sides of the ceramic dielectric sheet 102.
次に第11図cに示すように、縦方向の凹溝S
と横方向の凹溝Sによつて区画された各領域a1〜
ao内に、内部電極となる導電パタン2を印刷塗
布する。導電パタン2は、後で取り出し電極に電
気的に接続する必要があるから、一端縁が縦方向
の凹溝S上に位置するように印刷塗布する。なお
導電パタン2は焼成温度に耐え得る高融点の金
属、たとえば白金、パラジウムまたは銀−パラジ
ウム合金などの貴金属ペーストを印刷塗布するこ
とによつて形成される。 Next, as shown in FIG. 11c, the vertical groove S
and each area a 1 ~ divided by the horizontal groove S
A conductive pattern 2, which will become an internal electrode, is printed and coated within ao . Since the conductive pattern 2 needs to be electrically connected to the extraction electrode later, it is printed and coated so that one edge thereof is located on the vertical groove S. The conductive pattern 2 is formed by printing and applying a paste of a high melting point metal that can withstand the firing temperature, such as a noble metal paste such as platinum, palladium, or silver-palladium alloy.
次に第11図c〜第11図dに示すように、磁
器誘電体シート102の表面上に、実質的な容量
として働く磁器誘電体シート101を積層し、こ
の磁器誘電体シート101の表面上に、磁器誘電
体シート102の凹溝Sと一致する凹溝Sおよび
貫通孔g1と一致する貫通孔g1を刻設する。該磁器
誘電体シート101はチタン酸バリウムまたは酸
化チタン系の磁器を使用し、50〜100μmの程度
の極く薄い可撓性シートとして形成してあり、磁
器誘電体シート102上に貼り合わせた場合、そ
の上の凹溝Sが透けて見える。したがつて、磁器
誘電体シート101の凹溝Sおよび貫通孔g1を、
磁器誘電体シート102の凹溝Sおよび貫通孔g1
に合わせて設けることは容易である。 Next, as shown in FIGS. 11c to 11d, a ceramic dielectric sheet 101 that acts as a substantial capacitor is laminated on the surface of the ceramic dielectric sheet 102, and A groove S that matches the groove S of the ceramic dielectric sheet 102 and a through hole g 1 that matches the through hole g 1 are cut in the porcelain dielectric sheet 102 . The porcelain dielectric sheet 101 is made of barium titanate or titanium oxide based porcelain, and is formed as an extremely thin flexible sheet with a thickness of about 50 to 100 μm, and when bonded onto the porcelain dielectric sheet 102. , the groove S on it can be seen through. Therefore, the groove S and the through hole g1 of the ceramic dielectric sheet 101 are
Concave groove S and through hole g 1 of ceramic dielectric sheet 102
It is easy to set it up according to the requirements.
次に第11図eに示すように、磁器誘電体シー
ト102と、磁器誘電体シート101との積層体
を、通常の焼成手段によつて焼成焼結させる。す
ると、磁器誘電体シート102と磁器誘電体シー
ト101が一体焼結され、内部電極たる導電パタ
ン2を埋設した硬質の磁器誘電体基板が形成され
る。なお焼結によつて磁器誘電体シート102,
101は暗褐色に変色するが、凹溝Sはほぼ原形
を保つて存在し、凹溝Sは目視によつて確認し得
る状態になつている。 Next, as shown in FIG. 11e, the laminate of the porcelain dielectric sheet 102 and the porcelain dielectric sheet 101 is fired and sintered by ordinary firing means. Then, the ceramic dielectric sheet 102 and the ceramic dielectric sheet 101 are sintered together to form a hard ceramic dielectric substrate in which the conductive patterns 2 serving as internal electrodes are embedded. Note that by sintering, the porcelain dielectric sheet 102,
101 has changed color to dark brown, but the groove S remains almost in its original shape, and the groove S can be visually confirmed.
焼成工程の終了後、第11図fに示すように、
磁器誘電体シート101であつた磁器誘電体の表
面上の凹溝Sによつて区画された領域(b1〜b
o)内および凹溝S上に、電極3および導電パタ
ン5,4を、スクリーン印刷法などにより印刷塗
布する。 After the firing process, as shown in Figure 11f,
Regions (b 1 to b
o ) The electrode 3 and the conductive patterns 5, 4 are printed and coated inside the groove S and on the groove S by screen printing or the like.
また磁器誘電体シート102の下面にも凹溝S
に沿つて導電パタン5,4を印刷塗布する。以上
の工程を経て、第6図に示した形態のコンデンサ
集合体は得られるが、さらに表面に現われる導電
パタン5,4の上にガラス層を印刷塗布し、焼付
固定することにより、導電パタンの固定とガラス
保護被膜形成を行ない、完成品を得ることとな
る。 In addition, there is a concave groove S on the lower surface of the ceramic dielectric sheet 102.
Conductive patterns 5 and 4 are printed and applied along the lines. Through the above steps, a capacitor assembly having the form shown in FIG. 6 is obtained. Furthermore, a glass layer is printed and coated on the conductive patterns 5 and 4 appearing on the surface, and is fixed by baking. After fixing and forming a glass protective film, a finished product is obtained.
なお、実施例においては、磁器誘電体シート1
02,101の表面に、別々に凹溝Sおよび貫通
孔g1を設けたものについて説明したが、磁器誘電
体シート102,101を合わせてもその厚みは
非常に薄いから、磁器誘電体シート102の凹溝
Sは省略し、磁器誘電体シート101にだけ凹溝
Sを設けた構造とすることも可能である。また貫
通孔g1は、磁器誘電体シート101,102に対
して同時に形成してもよい。さらに内部電極を複
数層備える積層形磁器コンデンサの集合体も、容
易に実現することができる。 In addition, in the example, the porcelain dielectric sheet 1
02 and 101 have been separately provided with grooves S and through holes g1 , but since the combined thickness of the porcelain dielectric sheets 102 and 101 is very thin, the porcelain dielectric sheets 102 and 101 are It is also possible to omit the groove S and provide a structure in which the groove S is provided only in the ceramic dielectric sheet 101. Further, the through holes g 1 may be formed in the ceramic dielectric sheets 101 and 102 at the same time. Furthermore, an assembly of laminated ceramic capacitors having multiple layers of internal electrodes can be easily realized.
以上詳説した如く、本考案に係るコンデンサ集
合体は、磁器誘電体基板の長さ方向に複数のコン
デンサ素子を順次配列した平板状のコンデンサ集
合体であつて、前記コンデンサ素子の各々は、前
記磁器誘電体基板の厚み方向に磁器誘電体層を介
して対向する少なくとも一対の電極を備えると共
に、幅方向の両端部に前記一対の電極のそれぞれ
に導通する一対の取出し電極を有してなり、隣接
するコンデンサ素子は、前記磁器誘電体基板の幅
方向の両端縁に形成された欠落部によつて前記取
出し電極が互いに隔てられており、かつ、前記磁
器誘電体基板の厚み方向の少なくとも一面上に前
記欠落部間を橋絡するように形成された凹溝によ
つて互いに区画されているから、次のような効果
が得られる。 As explained in detail above, the capacitor assembly according to the present invention is a flat capacitor assembly in which a plurality of capacitor elements are sequentially arranged in the length direction of a ceramic dielectric substrate, and each of the capacitor elements is made of the ceramic dielectric substrate. The dielectric substrate is provided with at least a pair of electrodes facing each other with a ceramic dielectric layer interposed therebetween in the thickness direction of the dielectric substrate, and a pair of lead-out electrodes that are electrically connected to each of the pair of electrodes at both ends in the width direction. In the capacitor element, the lead-out electrodes are separated from each other by a cutout formed at both ends of the ceramic dielectric substrate in the width direction, and the extraction electrodes are separated from each other by a cutout formed on both edges in the width direction of the ceramic dielectric substrate, and Since the missing portions are separated from each other by the grooves formed so as to bridge them, the following effects can be obtained.
(イ) 磁器誘電体基板の長さ方向に、複数のコンデ
ンサ素子を順次配列してあるので、コンデンサ
素子単独の場合より形状が大きく、取り扱い、
保管に便利なコンデンサ集合体が得られる。(b) Since multiple capacitor elements are arranged sequentially in the length direction of the ceramic dielectric substrate, the shape is larger than that of a single capacitor element, making it easier to handle and handle.
A capacitor assembly that is convenient to store is obtained.
(ロ) 隣接するコンデンサ素子は、磁器誘電体基板
の幅方向の両端縁に形成された欠落部によつ
て、取出し電極が互いに隔てられているので、
コンデンサ素子は磁器誘電体基板1を共有して
いても、電気的には互いに独立している。この
ため、コンデンサ素子の各々の容量特性を、コ
ンデンサ集合体の状態で、互いに独立して測定
することが可能になり、特性測定作業が容易で
ある。(b) Adjacent capacitor elements have lead-out electrodes separated from each other by cutouts formed at both ends of the ceramic dielectric substrate in the width direction.
Although the capacitor elements share the ceramic dielectric substrate 1, they are electrically independent from each other. Therefore, the capacitance characteristics of each of the capacitor elements can be measured independently of each other in the state of the capacitor aggregate, and the characteristic measurement work is facilitated.
(ハ) コンデンサ素子の各々の電極トリミング作業
を、このコンデンサ集合体の状態で、能率良く
行なうことができる。(c) The electrode trimming work of each capacitor element can be efficiently performed in this capacitor assembly state.
(ニ) 複数個のコンデンサ素子を必要とする回路を
構成する場合、コンデンサ集合体の状態で回路
基板に実装し、実装密度を向上させることがで
きる。(d) When configuring a circuit that requires a plurality of capacitor elements, the capacitors can be mounted on a circuit board in the form of a capacitor assembly to improve the mounting density.
(ホ) 磁器誘電体基板の厚み方向の少なくとも一面
上に、欠落部間を橋絡するように凹溝を形成し
てあるので、コンデンサ素子を凹溝に沿つて折
り、分割することにより、コンデサ素子を単体
として取り出すことができる。(e) Since grooves are formed on at least one surface of the ceramic dielectric substrate in the thickness direction so as to bridge the missing parts, the capacitor element can be folded along the grooves and divided into pieces. The element can be taken out as a single unit.
(ヘ) 回路基板に実装する場合、回路上、必要とさ
れるコンデンサ素子数を有するコンデンサ集合
体となるように、任意の凹溝の部分で分割し、
回路実装密度を向上させることができる。(F) When mounting on a circuit board, divide the capacitors at arbitrary grooves so that the capacitor assembly has the number of capacitor elements required for the circuit.
Circuit packaging density can be improved.
第1図、第2図はトリミング可能な磁器コンデ
ンサの部分欠損斜視図、第3図は本考案に係るコ
ンデンサ集合体の平面図、第4図は第3図D1−
D1線上における断面図、第5図は第3図D2−D2
線上における断面図、第6図は本考案に係るコン
デンサ集合体を得るのに使用される別のコンデン
サ集合体の部分欠損平面図、第7図は同じく一部
拡大図、第8図は第7図D3−D3線上における断
面図、第9図a,cは同じくその取り扱いを説明
する図、第10図は同じく分割されたコンデンサ
単体の拡大斜視図、第11図a〜fは同じくその
製造工程図を示している。
1……磁器誘電体基板、2,3……電極、4,
5……取出し電極、103,104……欠落部、
S……凹溝、Q1〜Q8……コンデンサ素子。
1 and 2 are perspective views of a trimmable ceramic capacitor, FIG. 3 is a plan view of a capacitor assembly according to the present invention, and FIG. 4 is a perspective view of FIG .
Cross-sectional view on line D1 , Fig. 5 is Fig. 3 D2- D2
FIG. 6 is a partially broken plan view of another capacitor assembly used to obtain the capacitor assembly of the present invention, FIG. 7 is a partially enlarged view of the same, FIG. 8 is a cross-sectional view taken along the line D3 - D3 of FIG. 7, FIG. 9a and FIG. 9c are diagrams for explaining how to handle the same, FIG. 10 is an enlarged perspective view of a divided capacitor unit, and FIG. 11a to FIG. 11f are diagrams showing the manufacturing process. 1: Porcelain dielectric substrate, 2, 3: Electrodes, 4,
5: Extraction electrode; 103, 104: Missing portion;
S...groove, Q1 to Q8 ...capacitor elements.
Claims (1)
サ素子を順次配列した平板状のコンデンサ集合
体であつて、前記コンデンサ素子の各々は、前
記磁器誘電体基板の厚み方向に磁器誘電体層を
介して対向する少なくとも一対の電極を備える
と共に、幅方向の両端部に前記一対の電極のそ
れぞれに導通する一対の取出し電極を有してな
り、隣接するコンデンサ素子は、前記磁器誘電
体基板の幅方向の両端縁に形成された欠落部に
よつて前記取出し電極が互いに隔てられてお
り、かつ、前記磁器誘電体基板の厚み方向の少
なくとも一面上に前記欠落部間を橋絡するよう
に形成された凹溝によつて互いに区画されてい
ることを特徴とするコンデンサ集合体。 (2) 前記一対の電極の一方は、前記磁器誘電体基
板の表面に設けられた容量調整電極であること
を特徴とする実用新案登録請求の範囲第1項に
記載のコンデンサ集合体。[Claims for Utility Model Registration] (1) A flat capacitor assembly in which a plurality of capacitor elements are sequentially arranged in the length direction of a porcelain dielectric substrate, each of the capacitor elements being connected to the porcelain dielectric substrate. at least one pair of electrodes facing each other in the thickness direction with a ceramic dielectric layer interposed therebetween, and a pair of lead-out electrodes electrically connected to each of the pair of electrodes at both ends in the width direction, and adjacent capacitor elements The extraction electrodes are separated from each other by a cutout formed on both edges in the width direction of the ceramic dielectric substrate, and the cutout is formed on at least one surface of the ceramic dielectric substrate in the thickness direction. A capacitor assembly characterized in that the capacitor assembly is separated from each other by grooves formed to bridge the gaps. (2) The capacitor assembly according to claim 1, wherein one of the pair of electrodes is a capacitance adjustment electrode provided on the surface of the ceramic dielectric substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979006310U JPS6234437Y2 (en) | 1979-01-21 | 1979-01-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979006310U JPS6234437Y2 (en) | 1979-01-21 | 1979-01-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55105937U JPS55105937U (en) | 1980-07-24 |
| JPS6234437Y2 true JPS6234437Y2 (en) | 1987-09-02 |
Family
ID=28812975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979006310U Expired JPS6234437Y2 (en) | 1979-01-21 | 1979-01-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234437Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5535765B2 (en) * | 2009-06-01 | 2014-07-02 | 日本特殊陶業株式会社 | Manufacturing method of ceramic capacitor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS563921Y2 (en) * | 1976-01-19 | 1981-01-28 | ||
| JPS5297448U (en) * | 1976-01-19 | 1977-07-21 | ||
| JPS5635780Y2 (en) * | 1976-01-20 | 1981-08-24 |
-
1979
- 1979-01-21 JP JP1979006310U patent/JPS6234437Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55105937U (en) | 1980-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0637828B1 (en) | Multilayer electronic component, method of manufacturing the same and method of measuring characteristics of the same | |
| JP3149611B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP3158794B2 (en) | Capacitor array | |
| JPS629702Y2 (en) | ||
| JPH08265083A (en) | Chip type low pass filter | |
| JP2002231120A (en) | Chip type electronic component | |
| JPS6233303Y2 (en) | ||
| JPS6228745Y2 (en) | ||
| JP2504301B2 (en) | Composite parts | |
| JPS6232603B2 (en) | ||
| JP3331807B2 (en) | Manufacturing method of multilayer chip thermistor | |
| JPS645875Y2 (en) | ||
| JPH06275462A (en) | Multilayer chip capacitor and method for adjusting capacitance thereof | |
| JPS6320106Y2 (en) | ||
| JPH02305425A (en) | Cr compound part | |
| JP3538758B2 (en) | Capacitor array and method of manufacturing the same | |
| JPS6342514Y2 (en) | ||
| JP3266477B2 (en) | Manufacturing method of multilayer capacitor | |
| JPH01313917A (en) | Laminated electronic part | |
| JPS638109Y2 (en) | ||
| JPH09260207A (en) | Manufacture of laminated capacitor | |
| JPS6235253B2 (en) | ||
| JP4059967B2 (en) | Chip-type composite functional parts | |
| JPS629704Y2 (en) | ||
| JPH07183162A (en) | Trimming capacitor |