JPS6234442Y2 - - Google Patents
Info
- Publication number
- JPS6234442Y2 JPS6234442Y2 JP1978119699U JP11969978U JPS6234442Y2 JP S6234442 Y2 JPS6234442 Y2 JP S6234442Y2 JP 1978119699 U JP1978119699 U JP 1978119699U JP 11969978 U JP11969978 U JP 11969978U JP S6234442 Y2 JPS6234442 Y2 JP S6234442Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- protective layer
- layer
- semiconductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、大規模集積回路（LSI）等の半導体
チツプからなる半導体装置に関し、特にウエフア
ーより分割された半導体チツプにおける内部素子
を保護しうる半導体装置の構造に関する。
チツプからなる半導体装置に関し、特にウエフア
ーより分割された半導体チツプにおける内部素子
を保護しうる半導体装置の構造に関する。
近年の半導体の集積化技術の発展は目覚しく、
特にLSI技術の発展は目を見はるものがある。
特にLSI技術の発展は目を見はるものがある。
一般にLSIは第１図に示す如く、シリコン等か
らなる半導体基板（ウエフアー）１に多数のエツ
チング、皮膜形成、金属化処理を施し、同一の機
能素子及び配線パターンを各チツプ２毎に作成
し、しかる後スクライブライン３に沿つて各チツ
プ２を切出し、多数の半導体チツプを作成してい
る。
らなる半導体基板（ウエフアー）１に多数のエツ
チング、皮膜形成、金属化処理を施し、同一の機
能素子及び配線パターンを各チツプ２毎に作成
し、しかる後スクライブライン３に沿つて各チツ
プ２を切出し、多数の半導体チツプを作成してい
る。
この様にして形成される半導体チツプ２は、第
２図ａの如く、周囲に電極接続端子（電極パツ
ド）４を有し、該チツプ内に形成され図示されな
い機能素子（例えばMOSトランジスタ等）と内
部配線５を介し接続されている。更に半導体チツ
プの端部断面Ａは第２図ｂの如く、ウエフアー６
上に二酸化シリコン層７、表面保護マスク兼絶縁
用のPSG（燐シリケートガラス）層８、内部配線
５、PSG層９等が設けられている。
２図ａの如く、周囲に電極接続端子（電極パツ
ド）４を有し、該チツプ内に形成され図示されな
い機能素子（例えばMOSトランジスタ等）と内
部配線５を介し接続されている。更に半導体チツ
プの端部断面Ａは第２図ｂの如く、ウエフアー６
上に二酸化シリコン層７、表面保護マスク兼絶縁
用のPSG（燐シリケートガラス）層８、内部配線
５、PSG層９等が設けられている。
しかしながら、このような半導体チツプでは、
チツプ分割のスクライブ工程や組立時のハンドリ
ングにおいて、チツプ周辺に機械的傷をつけ、電
極接続端子等を破損してしばしば不良品を発生す
る恐れがある。特に機械的外力により、内部配線
の切断の恐れが大きい。
チツプ分割のスクライブ工程や組立時のハンドリ
ングにおいて、チツプ周辺に機械的傷をつけ、電
極接続端子等を破損してしばしば不良品を発生す
る恐れがある。特に機械的外力により、内部配線
の切断の恐れが大きい。
又、第２図ｂの如く、該半導体チツプの周縁部
においてPSG層８，９が積層接触される場合に
は、該PSG層８と９の間より水分が侵入しやす
く、耐湿性が良好ではなかつた。
においてPSG層８，９が積層接触される場合に
は、該PSG層８と９の間より水分が侵入しやす
く、耐湿性が良好ではなかつた。
本考案は上述の欠点を除去する新規な考案であ
り、半導体チツプ周縁部の保護及び耐湿性の向上
を目的とするものである。
り、半導体チツプ周縁部の保護及び耐湿性の向上
を目的とするものである。
この目的の達成のために、本考案による半導体
装置は、所望の機能素子及び配線パターンを備え
てなる半導体装置において、該半導体装置表面の
周縁部近傍に少なくとも該配線パターンと同一材
料の層と絶縁物層もしくは導体材料の積層体とで
構成した保護層を設けてなり、前記保護層は燐シ
リケートガラス層間に設けられることを特徴とす
るもので、以下本考案を図面を基に説明する。
装置は、所望の機能素子及び配線パターンを備え
てなる半導体装置において、該半導体装置表面の
周縁部近傍に少なくとも該配線パターンと同一材
料の層と絶縁物層もしくは導体材料の積層体とで
構成した保護層を設けてなり、前記保護層は燐シ
リケートガラス層間に設けられることを特徴とす
るもので、以下本考案を図面を基に説明する。
第３図は半導体装置の従来例断面図、第４図は
本考案の一実施例断面図、第５図は従来例および
本考案の実施例正面図を示す。
本考案の一実施例断面図、第５図は従来例および
本考案の実施例正面図を示す。
図中、第１図乃至第２図と同一のものは同一記
号で示してある。
号で示してある。
従来例によれば、例えば第３図に示す如く、半
導体チツプ（半導体装置）の表面に形成された
PSG層８の該半導体チツプ表面の周縁部近傍に、
配線層５と同一の材料、例えばアルミニウム
（Al）で構成された保護層５′が設けられる。こ
の保護層５′は第５図の如く、半導体チツプ２の
表面周縁部近傍に、該半導体チツプ内に形成され
ている素子領域、内部配線領域を囲繞して設けら
れ、該素子領域及び内部配線領域を機械的外力及
び水分の侵入から保護する。
導体チツプ（半導体装置）の表面に形成された
PSG層８の該半導体チツプ表面の周縁部近傍に、
配線層５と同一の材料、例えばアルミニウム
（Al）で構成された保護層５′が設けられる。こ
の保護層５′は第５図の如く、半導体チツプ２の
表面周縁部近傍に、該半導体チツプ内に形成され
ている素子領域、内部配線領域を囲繞して設けら
れ、該素子領域及び内部配線領域を機械的外力及
び水分の侵入から保護する。
保護層５′は、少なくとも配線層と同一の材料
で形成され得るため、配線層の形成工程で、該工
程に使用するフオト・マスクに対し、保護層形成
部分のパターンを設けるよう変更するのみで行な
いうる。従つて工程の増加は防止される。このよ
うな保護層５′の配設により、該半導体チツプへ
の、スクライブ時あるいはハンドリング時の機械
的外力が阻止されて、該半導体チツプ内の素子領
域、内部配線領域の破壊が防止される。
で形成され得るため、配線層の形成工程で、該工
程に使用するフオト・マスクに対し、保護層形成
部分のパターンを設けるよう変更するのみで行な
いうる。従つて工程の増加は防止される。このよ
うな保護層５′の配設により、該半導体チツプへ
の、スクライブ時あるいはハンドリング時の機械
的外力が阻止されて、該半導体チツプ内の素子領
域、内部配線領域の破壊が防止される。
また、この保護層５′は、PSG層８及び９のそ
れぞれに密に接触し、水分の侵入に対する阻止材
としても働き、耐湿性の良い半導体装置が得られ
る。
れぞれに密に接触し、水分の侵入に対する阻止材
としても働き、耐湿性の良い半導体装置が得られ
る。
第４図は本考案の実施例を示し、MOS型半導
体装置、例えばMOS−LSIの作成時に用いられる
多結晶シリコン層１０、窒化シリコン層
（Si3N4）１１、二酸化シリコン層１２等をも残し
ておき、更に配線層５″も端部で残して、これら
絶縁物質更には導電材料の積層体からなる保護層
５′を構成するものである。
体装置、例えばMOS−LSIの作成時に用いられる
多結晶シリコン層１０、窒化シリコン層
（Si3N4）１１、二酸化シリコン層１２等をも残し
ておき、更に配線層５″も端部で残して、これら
絶縁物質更には導電材料の積層体からなる保護層
５′を構成するものである。
このような構造によれば、半導体チツプ周縁部
には、充分に高い保護層が形成され、特に機械的
外力に対し内部保護の働きが向上する。
には、充分に高い保護層が形成され、特に機械的
外力に対し内部保護の働きが向上する。
このように本考案によれば、半導体装置の周縁
部近傍に保護層を設けることにより内部回路の保
護が可能となる。又この時、該保護層は少なくと
も配線パターンあるいは皮膜形成材料と同一材料
であるため、該保護層の形成による工程の増加も
招集しない。
部近傍に保護層を設けることにより内部回路の保
護が可能となる。又この時、該保護層は少なくと
も配線パターンあるいは皮膜形成材料と同一材料
であるため、該保護層の形成による工程の増加も
招集しない。
なお、以上の説明においては、半導体チツプと
してMOS型半導体集積回路素子を掲げて説明し
たが、本考案はこれに限られるものではなく、バ
イポーラ型半導体集積回路素子、トランジスタ等
に適用し得ることはもちろんである。
してMOS型半導体集積回路素子を掲げて説明し
たが、本考案はこれに限られるものではなく、バ
イポーラ型半導体集積回路素子、トランジスタ等
に適用し得ることはもちろんである。
第１図は本考案の対象となるウエフアー正面
図、第２図は従来の半導体装置説明図、第３図は
従来の半導体装置を示す断面図、第４図は本考案
による半導体装置の一実施例を示す断面図、第５
図は従来例および本考案による半導体装置の概略
正面図を示す。 図中、１はウエフアー、２は半導体チツプ、３
はスクライブライン、４は電極接続端子、５は内
部配線、６は基板、７，１２は二酸化シリコン
層、８，９はPSG層、１０は多結晶シリコン層、
１１は窒化シリコン層、５′，５″は保護層を示
す。
図、第２図は従来の半導体装置説明図、第３図は
従来の半導体装置を示す断面図、第４図は本考案
による半導体装置の一実施例を示す断面図、第５
図は従来例および本考案による半導体装置の概略
正面図を示す。 図中、１はウエフアー、２は半導体チツプ、３
はスクライブライン、４は電極接続端子、５は内
部配線、６は基板、７，１２は二酸化シリコン
層、８，９はPSG層、１０は多結晶シリコン層、
１１は窒化シリコン層、５′，５″は保護層を示
す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 所望の機能素子及び配線パターンを備えてな
る半導体装置において、該半導体装置表面の周
縁部近傍に少なくとも該配線パターンと同一材
料の層と絶縁物層もしくは導体材料の積層体と
で構成した保護層を設けてなり、前記保護層は
燐シリケートガラス層間に設けられることを特
徴とする半導体装置。 (2) 前記保護層は、前記機能素子並びに配線パタ
ーンを囲繞して、半導体装置表面の周縁部近傍
に設けられてなることを特徴とする実用新案登
録請求の範囲第(1)項記載の半導体装置。 (3) 前記保護層はアルミニウム層を含むことを特
徴とする実用新案登録請求の範囲(1)項記載の半
導体装置。 (4) 前記保護層は前記半導体装置の機能素子及び
配線パターンを保護しうるように充分高いこと
を特徴とする実用新案登録請求の範囲第(1)項乃
至第(3)項のいずれかの項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978119699U JPS6234442Y2 (ja) | 1978-08-31 | 1978-08-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978119699U JPS6234442Y2 (ja) | 1978-08-31 | 1978-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5537249U JPS5537249U (ja) | 1980-03-10 |
| JPS6234442Y2 true JPS6234442Y2 (ja) | 1987-09-02 |
Family
ID=29075206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978119699U Expired JPS6234442Y2 (ja) | 1978-08-31 | 1978-08-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234442Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5438870B2 (ja) * | 1974-06-07 | 1979-11-24 | ||
| JPS5348474A (en) * | 1976-10-15 | 1978-05-01 | Hitachi Ltd | Electronic parts |
-
1978
- 1978-08-31 JP JP1978119699U patent/JPS6234442Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5537249U (ja) | 1980-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100393140B1 (ko) | 반도체 장치 | |
| KR930009050A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US6248657B1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH07201855A (ja) | 半導体装置 | |
| US4920402A (en) | Integrated circuit device | |
| CA1131796A (en) | Method for fabricating mos device with self-aligned contacts | |
| JPS6248892B2 (ja) | ||
| JPS6234442Y2 (ja) | ||
| JPS6271256A (ja) | 化合物半導体集積回路 | |
| JPS62193263A (ja) | 樹脂封止型半導体装置 | |
| JP3103912B2 (ja) | 半導体ウエハのストリート構造およびその製造方法 | |
| KR100221688B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| JPS6022324A (ja) | 半導体装置 | |
| JP3098333B2 (ja) | 半導体装置 | |
| JPS6119163A (ja) | 半導体集積回路 | |
| JPS62118530A (ja) | 半導体集積回路 | |
| JPS6354750A (ja) | 半導体装置の製造方法 | |
| JP2900452B2 (ja) | 半導体集積回路 | |
| JPS60239035A (ja) | 半導体集積回路 | |
| JPH0250431A (ja) | 半導体集積回路装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH03196627A (ja) | 樹脂封止型半導体装置 |