JPS6234468A - 画信号補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、量子化された多値ビデオ信号の画信号を周囲
の画素信号に応じて強調するようにした画信号補正装置
に関する。

〔１既　　要〕 本発明は、両信号補正装置において、 量子化された多値ビデオ信号の各注目画素信号を当該画
素に隣接する８画素の信号の平均値をとる平均値演算手
段と、各注目画素信号と前記平均値演算手段の出力差に
応じて注目画素信号を強調出力する補正手段とを備える
ことにより、注目画素信号を周囲の画素の平均値に対し
て強調出力するようにしたものである。

〔従来の技術〕

従来から、画信号を多値化して伝送する多値ビデオ信号
の画処理においては、原稿上の黒細線や黒黴小点の読取
りミスを防ぐために、読取られた画信号を主走査線方向
および副走査線方向の前後の画素に対して、強調するよ
うな補正機能を有するものがある。以下これを二次元フ
ィルタと称する。

第３図は、従来のこの種の画信号補正装置（二次元フィ
ルタ）の−例を示すブロック図である。

すなわち、入力画信号ｌが、ラインメモリ４によって１
ライン分遅延されてｌライン遅延信号２として出力され
、■ライン遅延体−号２がラインメモリ５によってさら
にもう１ライン分遅延した２うイン遅延信号３と入力画
信号１とを加算器６によって加算し、この加算器６の出
力する垂直加算信号７と１ライン遅延信号２とを読出し
専用メモリ８のアドレス信号として、読出し専用メモリ
８にあらかじめ記憶させである値を垂直補正信号９とし
て読出す。第４図に示す注目画素の信号Ｘに対して下方
隣接画素の信号をｂ、上方隣接画素の信号をａとし、同
ラインの前後の画素の信号をＣ１ｄとすれば、ｌライン
遅延信号２は注目画素の信号Ｘであり、入力画信号１は
その下方隣接画素の信号すであり、２ライン遅延信号３
は情報隣接画素の信号ａに相当する。したがって、垂直
加算信号７はａ＋ｂである。読出し専用メモリ８は入力
Ｘ、（ａ＋ｂ）に対して出力９の値ｙが、ｙ＝　（１＋
α）ｘ　−α（ａ　＋　ｂ）／２　　　−（１）となる
ような値が各番地にあらかじめ記憶されている。これは
、注目画素信号Ｘを垂直方向に強調補正した信号である
。ここにαは任意に設定されたフィルタ係数であり、α
が大きい程ａ、ｂに対してｙが強調され、αが小さい程
強調の度合が小さい。また、ｘ、ａ、ｂが等しいときは
αに関係なく　ｙ＝ｘとなり、ゲインは１となる。加算
器６と読出し専用メモリ８とで、垂直フィルタを構成し
ている。

次に、垂直補正信号９を１ビツト遅延素子１０および１
２で主走査線方向に１ビツトずつ遅延させる。

遅延素子１０の出力１１を注目ビットとすると、遅延素
子１２の出力１３が左方隣接画素Ｃに相当し、垂直補正
１８号９が右方隣接画素ｄに相当することになる。加算
器１４で垂直補正信号９と遅延素子１２の出力１３を加
算して水平加算信号１５を読出し専用メモ１月６に入力
させる。読出し専用メモ１月６は、遅延素子１０の出力
（注目画素）１１と水平加算信号１５によってアドレス
指定された位置から、 ｚ＝（１＋β）ｙ−β（Ｃ＋ｄ）／２　　　−−（２＋
を読出す。これは、ｙをその前後の画素に対して強調補
正した値となる。ここにβは、フィルタ係数であり、β
が大きいほどｃ、ｄに対してｙが強調され、βが小さい
ほど強調の度合が小さくなる。

なお、ｙ＝ｃ＝ｄの場合は、βの大きさに関係なくｚ＝
ｙとなる。１ビツト遅延素子１０と１２と加算器１４で
水平フィルタを構成している。ｙは注目画素Ｘに対して
垂直補正をかけたものであるから、（２）式の２はＸに
対して垂直および水平両方向に補正をかけたものとなる
。すなわち、第３図の回路は二次元フィルタを構成する
。

〔発明が解決しようとする問題点〕

上述した従来の画信号補正装置は、二つの読出し専用メ
モリ８．９を必要とし、回路が複雑かつ大規模となる欠
点があった。本発明は、かかる従来の欠点を解決して、
簡単な回路で同様な強調補正を行うことができる画信号
補正装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明の画信号補正装置は、注目画素信号に隣接する８
画素の信号の平均値をとる平均値演算手段と、 注目画素信号と前記平均値演算手段の出力差に応じて、
注目画素信号を強調出力する補正手段とを備えたことを
特徴とする。

〔作　用〕

注目画素信号に対しては、周囲との平均値より強調して
補正して、注目画素を見やすくする。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を示すブロック図である。

すなわち、入力画信号１をラインメモリ４で１ライン分
遅延させたｌライン遅延信号２を１ビツト遅延素子２６
とラインメモリ５に入力させ、ラインメモリ５の出力す
る２ライン遅延信号３を１ビツト遅延素子２８に入力さ
せる。１ビツト遅延素子２４は入力画信号１を１ビツト
遅延させて遅延出力３０を出力し、遅延出力３０は１ビ
ツト遅延素子２５によってさらにもう１ビツト遅延させ
る。同様に遅延素子２６の遅延出力３２を１ビツト遅延
素子２７によってさらにもう１ビツト遅延させ、遅延素
子２８の遅延出力３４を１ビツト遅延素子２９によって
さらにもう１ビツト遅延させる。−そして、平均値回路
３６で、入力画信号１と遅延出力３ｏと、３１と、３２
と、３３と、２ライン遅延体号３と、遅延出力３４と３
５の８つの平均を算出して、平均出力３７を読出し専用
メモリ３８に供給する。読出し専用メモリ３８は、ｌラ
イン遅延信号２と平均出力３７によって指定された番地
から１ライン遅延体号２が補正されたデータを読出して
補正信号１７として出力する。

第２図に示す注目画素Ｘを中心とする周囲８画素の信号
ｘ−ｘ３は、それぞれ第１図の水平加算信号１５、加算
器１４．２ライン遅延体号３、遅延素子１２の出力１３
．１ライン遅延体号２、遅延素子１０の出力１１．１ビ
ツト遅延素子１０および入力画信号】となる、したがっ
て、平均出力３７は、ｘ　＝　　（ｘ　＋　ｘ　２　＋
−−−−−−−−十ｘ　８　）／８となる。そして読出
し専用メモリ３８には１、、ｚ　＝　ｘ　＋ｒ　（ｘ　
−ｘ）　　　　　　　−−−−−（３）となるようなデ
ータがあらかじめ記憶されている。

ここにＴはフィルタ係数であり、γが大きい程Ｘが周囲
の画素に対して強調補正された２が出力され、γが小さ
いときには強調の度合が小さい。なお、ｘ＝ｘのときは
γに関係な（ｚ＝ｘとなる。

すなわち、（３）式は直流入力に対してはゲイン１とな
る。なお、本実施例においては、ラインメモリ４および
５と、８つの１ビツト遅延素子２４〜１ビツト遅延素子
２９と、平均値回路３６とで、「注目画素信号に隣接す
る８画素の信号の平均値をとる平均値演算手段」を構成
し、読出し専用メモリ３８は「注目画素信号と前記平均
値演算手段の出力差に応じて、注目画素信号を強調出力
する補正手段」を構成している。

本実施例は、平均値演算手段と１個の読出し専用メモリ
３８で構成することが可能であり、従来の画信号補正装
置に比して簡単な回路構成で同様な強調補正を行うこと
ができる。

〔発明の効果〕

以上説明したように、本発明においては、注目画素の周
囲８個の画素信号の平均値によって注目画素を強調補正
するように構成したから、読出し専用メモリが１個で足
り、従来よりも回路を簡易化することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図注目画素およびその周囲の８画素を示す図。 第３図は従来の画信号補正装置の一例を示すブロック図
。 第４図は注目画素の上下、左右に隣接する画素を示す図
。 ｌ・・・入力画信号、２・・・ｌライン遅延信号、３・
・・２ライン遅延体号、４．５・・・ラインメモリ、６
・・・加算器、７・・・垂直加算信号、８・・・読出し
専用メモリ、９・・・垂直補正信号、１ｏ、１２・・・
１ビツト遅延素子、１１・・・遅延素子（１ｏ）の出力
、１３・・・遅延素子（１２）の出力、１４・・・加算
器、１５・・・水平加算信号、１６・・・読出し専用メ
モリ、１７・・・補正信号、２４・・弓ビット遅延素子
、２５〜２９・・弓ビット遅延素子、３０〜３５・・・
遅延出力、３６・・・平均値回路、３７・・・平均出力
、３８・・・読出し専用メモリ。 特許出願人　日本電気株式会社、− 代理人　　弁理士　井　出　直　孝、

Claims (1)

【特許請求の範囲】
1. （１）注目画素信号に隣接する８画素の信号の平均値を
   とる平均値演算手段と、 注目画素信号と前記平均値演算手段の出力差に応じて、
   注目画素信号を強調出力する補正手段とを備えた画信号
   補正装置。