JPS6234722A - 放電加工用電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、放電加工用電極と作業片とからなる極間々
隙部に充電用コンデンサを接続するととモニ、該コンデ
ンサに蓄えられたエネルギーにて放電加工を行う電源装
置に関する。

〔従来の技術〕

第６図は従来の放雷加工用電源装置を示す回路図である
。第６図において、（１）は放電加工用電極、（２）は
作業片、（３）は直流電源、（４）はスイッチング素子
、（５）は電流制限用抵抗器、（６）、　（７）はダイ
オード、（８）は充電用コンデンサでちる。ここで前記
直流電源（３）、スイッチング素子（４）、抵抗器（５
）、ダイオード（６）、　（７）および放電加工用電極
（１）と作業片（２）とで形成される極間々隙部αｑが
それぞれ直列に接続され、そしてコンデンサ（８）が前
記極間々隙部αｑに並列に接続でれている。また、αｉ
、ａ＊は分圧用抵抗器、αηは第１コンパレータ、Ｑ■
基準電源である。　　：゛第１コンパレータＣ１７）の
入力端子には、基準電源α呻　　゛からのしきい値電圧
（Ｖｈ）および（ａ）点における極間々隙電圧の抵抗器
（至）、α１１９による分電圧がそれぞれ印加されてい
る。（９）は回路中に存在する浮遊容量である。なお、
図中ダイオード（７）は省略することもできる。

仄にこれらの動作について第４図の波形図な用いて説明
する。第４図において、（ａｌはスイッチング素子（４
）のオン・オフ信号波形、（ｂｌ　Ｖｉ極間々隙陰部ｑ
の端子間雪圧波形、（ｃｌけ極間々陰部（１（１に流れ
る電流波形、（ｄ）は第１コンパレータαηの出力波形
である。まず時刻（ｔｌ）で、図示しない発振器により
スイッチング素子（４）がオンになると、電流制限用抵
抗器（５）とコンデンサ（８）および浮遊容量（９）に
よって決まる積分時定数にて極間々陰部ＱＯの端子間電
圧が（ｂ）に示すように上昇し、そして電源（３）の直
流電圧（Ｖｉ）　ＶＣ向かつて上昇する。次に前記の極
間々陰部αＯにおける放ｔが時刻（ｔ、）で発生すると
、コンデンサ（８）からパルス幅が狭くそしてピーク値
の高い電流（ｅ）が極間々陰部αＯＫ流れて放電加工が
行なわれろ。一方、極間々陰部αＱの端子間電圧（ｂ）
またけその分電圧が、第１コンパレータαηによって前
記しきい値電圧（Ｖｈ）と比較され、これが時刻（ｔ２
）で両者一致すると出力信号（ｄｌが得られる。

ここで時刻（ｔ、）で示でれる信号波形（ｄ）の立ち上
がりは、スイッチング素子（４）がオンとなるタイミン
グ（時刻１＋）からある遅れ時間（Ｔ１）をもつ。

なお、この遅れ時間（’ｒ＋）は抵抗器（５）、コンデ
ンサ（８）および浮遊容量（９）等による積分時定数で
決まり、これは種々の値をとる。

次に極間々陰部αＱにおける放電の検出であるが。

これは極間々陰部ＯＱの端子間電圧の豆ち下り時刻（ｔ
４）、すなわち、第１コンパレータ亜の出力信号（ｄ）
の立ち下りによって検出されるが、時刻（ｔ、）で示す
ように極間々隙電圧がしきい値電圧（Ｖｈ）に到達する
前に放電が発生すると、第１コンパレータαηの出力信
号（ｄ）では判別でｉ！なくなる。そこで、第４図（ｅ
）で示した信号、すなわち、スイッチング素子（４）を
オンにするタイミング（時刻１．またはｔａ）からオフ
にする時刻（ｔｓまたはｔｓ）までの所定時間（Ｔ、）
の間だけ高レベルとなる信号を図示しない発振器にて出
力し、そしてこの出力信号（ｅ）と第１コンパレータＣ
Ｌ力の出力信号（ｄ）とで論理和（ＯＲ）を行い（なお
このＯＲ回路は図示せず）、第４図（ｆ）に示す信号を
得る。ここで信号（ｆ）の豆ち下りが放電発生の検出タ
イミングとして使用されるものである。なお、前記信号
（ｅ）の時間（Ｔｔ）は。

いわば放電検出禁止時間と呼ばれているものである。１
次、時刻（ｔ４）で放電が検出されると次だちに、ある
いは所定時間後にスイッチング素子（４）をオフにし、
所定時間だけ休止とし、そして時刻（ｔ６）で再びスイ
ッチング素子（４）をオンとする。なお、第４図では、
放電検出後ただちにスイッチング素子（４）をオフにし
ているが１通常スイッチング素子（４）の遅れおよび回
路中のインダクタタンスによシ、加工電流がとぎれる。

すなわちスイッチング素子（４）がオフになるまでに時
間の遅れが生じる。

また、ダイオード（７）はコンデンサ（８）の逆手波方
向に流れる電流を阻止するものである。

第５図はこの種電源装置を用いｆ！：、極間々隙追従装
置を示す原理的回路図である。第５図において、勾は第
５図に示した放電加工用電圧源、＠］）は加工用電極（
υを取り付けるスライダー、（６）は固定ヘッド、０３
はスライダー０ηを上下に移動式せるモータである。＠
→、に）は分圧用抵抗器、■は演算増幅器。

（ロ）はサーボ基準電源である。（ロ）はサーボ増幅器
で。

これは前記演算増惺器θＱの出力に応じてモータ（至）
を駆動する。なお、前記基準電源０乃の電圧値は通常可
変である。また第５図で第３図と同一素子にはこれと同
じ符号を付しておく。

ｉ！Ｘに、放電加工の進行にともなって、第５図に示す
極間々隙追従装置は加工用電極（１）を移動させる。す
なわち第５図において、極間々陰部αｑの端子間電圧（
ｂ）は抵抗器０→、（ト）により分圧され、そして演算
増幅器θ→にてサーボ基準電源ｏｆ）のしきい値電圧と
比較される。そしてこの比較された差電圧がサーボ増幅
器に）を介してモータ（至）に導入され、この差電圧に
応じてモータが駆動される。この結果、極間々陰部の平
均電圧が一定となるように、電極（１）の進行・後退が
行なわれ、これにより極間々隊長がほぼ一定に制御され
る。

〔発明が解決しようとする問題点〕

従来の電源回路は以上のように構成されていたので、８
４図（ｅ）で示される放電検出禁止時間（Ｔ、）の選定
が問題となる。放電検出禁止時間（Ｔ、）は、抵抗器（
５）、コンデンサ（８）および浮遊容量αｑで決まる積
分時定数に応じて選定されるが、これらの値は加工目的
に応じた加工条件によって決まるため一律ではない。こ
こで前記の放電検出禁止時間（Ｔ、）が長いと、第４図
（ｃ）の時刻（ｔ））ＰＬ降のごとく放電電流波形が長
くなり、これが放電加工面を荒くする要因となる。逆に
、放電検出禁止時間（Ｔρを短くすると、放電検出に失
敗して発振器の出力は自励状態に似た出力となる。

上記の現象を第６図の詳細なタイミングチャート図によ
り説明する。第６図において、（ｂ＞　、　（ｄｌ　。

（ｅ）および（ｆ）ｆｌ第４図における（ｂ）　、　（
ｄ）　、　（ｅ）および（ｆ）とそれぞれ対応している
。第６図において、出力信号（ｅ）の放電検出禁止時間
（Ｔ２）後に極間々隙電圧が放電検出レベル（Ｖｈ）に
到達していないと、（ｅ）における出力信号となり、こ
こで放電検出が行なわれてスイッチング素子（４）はオ
フに移行する。そのため、極間々隙電圧は低いままのた
め放電の発生が起きにくくなり、極間々隙電圧は漏洩を
流によシ徐々に低下していく、そして再びスイッチング
素子（４）がオンとなっても、同様の現象を繰り返して
しまう。

この発明は、上記のような問題点を解消するためになさ
れたもので、放電検出禁止時間の選定を不要にするとと
もに、加工条件毎の調整を不要とすることにより、放電
加工面の荒れおよび加工速度の低下を防止する装置を得
ろことを目的とする。

〔問題点を解決するための手段〕

この発明に係る加工用電源装ａは、極間々隙電圧の増加
判別回路として微分回路と第２コンパレータ回路とを備
えたもので、放電発生のタイミング検出において、極間
々隙電圧が基準レベルに到達していなくても、該極間々
隙電圧が放電しているか否かを判別する。

〔作用〕

この発明における放電検出手段は、加工条件による変更
、設定の必要がなく、それによって放電加工面の荒れお
よび加工速度の低下を防止する。

〔発明の実施例〕

以下、この発明の一実施例を第１図について説明する。

第１図において、第６図と同じ部分にはこれと同一の符
号を付しているのでその再説明は省略する。Ｑ璋、（イ
）は分圧用抵抗器、ｅ３１）は微分用コンデンサ、０２
は抵抗器、（至）は演算増幅器であり、これらの各素子
で微分回路（１）が形成はれろ。（至）は第２コンパレ
ータ、（至）は基準電源、＠ｔＬｉＯＲ回路である。

第２図は第１図における電源装置の動作を示す各部の波
形図で、（ｂ）は極間々陰部αｑの端子間電圧、（ｃ）
はその端子間に流れる電流、（ｄ）は第１コンパレータ
αηの出力信号、（ｇ）　Ｖｉ微分回路翰の出力信号。

（ｈ）は第２コンパレータ（ハ）の出力信号、（ｊ）は
ＯＲ回路（ロ）の出力信号である。ここで出力信号（ｊ
）の立ち下り時刻（ｔ４）が放電検出のタイミングとな
る。いまスイッチング素子（４）が時刻（ｔｏでオンに
なると、コンデンサ（８）は電流制限用抵抗器（５）ヲ
通して充電される。なお、極間々陰部（至）の端子間電
圧は前述のように電流制限用抵抗器（５）とコンデンサ
（８）および浮遊容量（９）で決まる積分時定数にて増
加する。

前記極間々隙電圧が時刻（ｔ、）で放電検出レベルｃｖ
ｈ）に一致すると、第１コンパレータαηの出力信号（
ｄ）は高レベルとなり、そして時刻（ｔ４）で放電する
と低レベルとなる。一方、極間々陰部αｑの端子間電圧
が、前述の積分時定数で上昇しているとき、演算増幅器
（至）の出力すなわち微分回路（１）の出力に時刻（１
＋）でパルスが発生する（ｇ参照）。

ここで極間々陰部における端子間電圧が直流電源（３）
の値（Ｖｉ）　　に近ずくと、該微分回路頭の出力信号
（ｇ）は零に近ずく。すなわち極間々陰部αｑの端子間
電圧が増加傾向にあるときは微分回路（イ）の出力にパ
ルスが発生し、減少にあるときけ逆極性のパルスが出力
される。次に微分回路（１）の出力信号（ｇ）　ｕ　Ｋ
　２コンパレータ（ト）に導入され、ここで基準電源（
至）の電圧（−Ｖｒ）と比較される。なお、前記の基準
電圧（−Ｖｒ）は零ボルトでもよいが、好ましくは零ボ
ルトと明確に区別した方が良い。第２コンパレータ（ト
）の出力信号（ｈ）は、極間々陰部αＱの端子間電圧が
電圧（Ｖｉ）に向かって増加しているときに高レベルと
なる。次に第１コンパレータα力の出力信号（ｄ）と第
２コンパレータ（至）の出力信号（ｈ）とをそれぞれＯ
Ｒ回路（ロ）に導入して論理和を実行すると。

該ＯＲ回路０乃の出力信号は第２図（ｊ）の波形となり
、この二ち下り時刻が放電検出のタイミングとなる。

これは加工東件を変更しても１問題なく放電検出が可能
である。

〔発明の効果〕

以上のように、この発明によれば、放電の発生タイミン
グの検出を、極間々陰部における端子間電圧の増加中は
非放電とし、放電検出レベル以上となったと＠は、従来
と同様の極間電圧の豆ち下りにて検出する。そして放電
検出レベルに到達しないときは、極間々隙電圧の増加が
とまったときを放電発生とすることにより、放電検出の
失敗がない。しかも従来例のように一律の放電検出禁止
時間がないためパルス時間幅の長い電流の発生がなくな
り、これによって放電加工面の荒れおよび加工速度の低
下が防止される。

【図面の簡単な説明】

第１図はこの発明の一実施例による放電加工用電源装置
の回路図、第２図はその動作を説明するための各部の波
形図、第６図は従来の放電加工用電源装置の回路図、第
４図はその動作を説明するための各部の波形図、第５図
は公知の極間々隙追図中、（１）は電極、（２）は作業
片、（３）は直流電源、（４）はスイッチング素子、（
５）は電流制限用抵抗器、（６）、　（７）はダイオー
ド、（８）はコンデンサ、（９）　Ｖｉ浮遊容量、αｑ
け極間々陰部、α７）ハ第１コンパレータ、α榎は基準
電源、（１）は微分回路、（２）は第２コンパレータ、
（ロ）はＯＲ回路、α１）はスライダー、（ハ）は固定
ヘッド、（／Ｌ３Ｖｉモータ、（ト）は演算増幅器、＠
′Ｉ）はサーボ基準電源、（財）はサーボ増幅器である
。 なお、各図中同一符号は同一または相当部分を示す。 代理人　弁理士　佐　藤　正　年 第２１Ｉ 第３１１ 第４１！ ム　　　　　　　　　ム　　　　　　　、−将間敬電搾
云 ２１！６図

Claims (1)

【特許請求の範囲】
1. （１）放電加工用電極と作業片との間に充電用コンデン
   サを並列に接続するとともに、該コンデンサに充電する
   ための充電回路を備えた放電加工用電源装置において、
   極間々隙部の端子間電圧と基準電圧とを比較して論理信
   号を発生する第１コンパレータ回路と、前記の端子間電
   圧が充電回路における電源電圧に近ずいているときに論
   理信号を発生する微分回路および第２コンパレータ回路
   と、前記両コンパレータ回路の各出力より放電発生タイ
   ミングを検出する論理回路とを具備してなる放電加工用
   電源装置。