JPS623562A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPS623562A JPS623562A JP60141549A JP14154985A JPS623562A JP S623562 A JPS623562 A JP S623562A JP 60141549 A JP60141549 A JP 60141549A JP 14154985 A JP14154985 A JP 14154985A JP S623562 A JPS623562 A JP S623562A
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal
- test pattern
- image signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Combination Of More Than One Step In Electrophotography (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、光電変換された画像信号に応じて画像形成
を行う画像形成装置に関するものである。
を行う画像形成装置に関するものである。
第10図は従来の画像形成装置の制御ブロック図であり
、51はリーダで、例えばCODで構成される撮像素子
51a 、撮像素子51aの出力を保持するバッファメ
モリ51b9画像処理部51c 9画像間期メモリ51
d 、制御部51e等から構成されている。
、51はリーダで、例えばCODで構成される撮像素子
51a 、撮像素子51aの出力を保持するバッファメ
モリ51b9画像処理部51c 9画像間期メモリ51
d 、制御部51e等から構成されている。
52はプリンタ部で、画像同期メモリ51dより出力さ
れる画像信号を変調する変調回路52a 、変調回路5
2aから送出される変調信号を図示しないレーザの駆動
信号、すなわち、オン、オフ信号に変換するレーザ変調
部52b、制御部52c等から構成されている。
れる画像信号を変調する変調回路52a 、変調回路5
2aから送出される変調信号を図示しないレーザの駆動
信号、すなわち、オン、オフ信号に変換するレーザ変調
部52b、制御部52c等から構成されている。
光学像を密着型のCCD等の撮像素子51aで読み取り
、制御部51eの指示で、この読み取り画像データをシ
リアルに取り込むメモリ、すなわちバッファメモリ51
bに一時格納し、さらに、プリンタの走査駆動系に同期
させて読み取り画像を送出するための画像同期メモリ5
1dにバッファメモリ51bより順次読み出し、プリン
タ部52の変調回路52aを介してレーザ変調回路52
bに画像信号を送出し、記録媒体、例えば記録紙に画像
を出力するのが通例である。
、制御部51eの指示で、この読み取り画像データをシ
リアルに取り込むメモリ、すなわちバッファメモリ51
bに一時格納し、さらに、プリンタの走査駆動系に同期
させて読み取り画像を送出するための画像同期メモリ5
1dにバッファメモリ51bより順次読み出し、プリン
タ部52の変調回路52aを介してレーザ変調回路52
bに画像信号を送出し、記録媒体、例えば記録紙に画像
を出力するのが通例である。
この場合、l 6 dot#+m程度の分解能で画像を
読み取り、1分間に20枚のスループットe実現しよう
とすると、1dot、当りの画素の転送時間は、概算で
60nsec前後になる。このような転送速度を有する
画像信号が各ユニットを経由して、プリンタの走査駆動
系に順次送出されて行く。
読み取り、1分間に20枚のスループットe実現しよう
とすると、1dot、当りの画素の転送時間は、概算で
60nsec前後になる。このような転送速度を有する
画像信号が各ユニットを経由して、プリンタの走査駆動
系に順次送出されて行く。
上記のように構成された装置においては1画像性号の通
信状態をチェックする必要性が生じる。
信状態をチェックする必要性が生じる。
何故ならば、画像信号転送中に、特に、バッファメモリ
51bにてパラレルデータをシリアルデータに変換する
際に、例えば外的要因によりノイズが重畳すると、読み
取り画像とは異なる画像信号がプリンタの走査駆動系に
転送され、結果的にノイズの影響を受けた不鮮明な画像
が出力されてしまう等の問題が起こる。このため、上述
したような症状が画像に現れた場合は、計測機器を、例
えばオシロスコープ等を装置本体に接続し、画像信号の
入出力を監視して、各ユニットの診断を実行していたが
、前述したように、画像信号のうち、1 dot当りの
転送時間は約60nsec程度であり、かつ、画像信号
は不確定であるので、各ユニットの正確な診断を行うこ
とができない等の問題点があった。
51bにてパラレルデータをシリアルデータに変換する
際に、例えば外的要因によりノイズが重畳すると、読み
取り画像とは異なる画像信号がプリンタの走査駆動系に
転送され、結果的にノイズの影響を受けた不鮮明な画像
が出力されてしまう等の問題が起こる。このため、上述
したような症状が画像に現れた場合は、計測機器を、例
えばオシロスコープ等を装置本体に接続し、画像信号の
入出力を監視して、各ユニットの診断を実行していたが
、前述したように、画像信号のうち、1 dot当りの
転送時間は約60nsec程度であり、かつ、画像信号
は不確定であるので、各ユニットの正確な診断を行うこ
とができない等の問題点があった。
この発明に係る画像形成装置は、画像信号のバッファへ
の書き込みに同期して所定のテストパターンを送出する
テストパターン送出手段と、バッファより読み出される
テストパターンと基準テストパターンとを比較し、伝送
エラーを計数するカウント手段と、このカウント手段が
計数した伝送エラー回数に応じて、画像信号の送出を制
御する信号制御手段とを設けたものである。
の書き込みに同期して所定のテストパターンを送出する
テストパターン送出手段と、バッファより読み出される
テストパターンと基準テストパターンとを比較し、伝送
エラーを計数するカウント手段と、このカウント手段が
計数した伝送エラー回数に応じて、画像信号の送出を制
御する信号制御手段とを設けたものである。
この発明においては、テストパターン送出手段が発生さ
せたランダムなテストパターンを画像信号に同期させて
バッファに書き込み、カウント手段がバッファから読み
出されるテストパターンと基準テストパターンとの不一
致を計数して、各ユニット間におけるテストパターンの
伝送エラーを計数し、その計数値に応じて信号制御手段
が画像信号の送出を制御する。その際、必要に応じ伝送
エラー発生度およびシステム状態を表示させることがで
きる。
せたランダムなテストパターンを画像信号に同期させて
バッファに書き込み、カウント手段がバッファから読み
出されるテストパターンと基準テストパターンとの不一
致を計数して、各ユニット間におけるテストパターンの
伝送エラーを計数し、その計数値に応じて信号制御手段
が画像信号の送出を制御する。その際、必要に応じ伝送
エラー発生度およびシステム状態を表示させることがで
きる。
第1図はこの発明の一実施例を示す画像形成装置の構成
ブロック図であり、1は密着型光電素子で、チャンネル
1a〜1eから出力されるアナログ信号V1〜V5を信
号処理部2に送出する。信号処理部2はアナログ信号を
サンプルホールドして、通信ケーブル3を介して5チャ
ンネル分のアナログ信号を画像読み取り制御部4のA/
D変換器4aに転送する。4bはバッファとなるつなぎ
メモリで、A/D変換された画像信号を整列化する。4
cは画像処理ユニッ)(IPU)で、画像信号を多値化
して中間調を表現する信号に変換する。また、カラー画
像信号の処理、例えばガンマ変換等の画像信号処理を行
う。4dは同期メモリで、I PU4cからの画像信号
をプリンタ5に送出する。4eは同期制御回路で、制御
部4hからの指令に応じて信号処理部2とつなぎメモリ
4bとのIloを制御する。4fは同期制御回路で、つ
なぎメモリ4bから読み出す画像信号のIPU4cへの
書き込みを制御する。4gは同期制御回路で、I PU
4cから読み出す画像信号の同期メモリ4dへの書き込
みを制御する。なお、1〜4を総称する場合はり−ダと
呼ぶ。
ブロック図であり、1は密着型光電素子で、チャンネル
1a〜1eから出力されるアナログ信号V1〜V5を信
号処理部2に送出する。信号処理部2はアナログ信号を
サンプルホールドして、通信ケーブル3を介して5チャ
ンネル分のアナログ信号を画像読み取り制御部4のA/
D変換器4aに転送する。4bはバッファとなるつなぎ
メモリで、A/D変換された画像信号を整列化する。4
cは画像処理ユニッ)(IPU)で、画像信号を多値化
して中間調を表現する信号に変換する。また、カラー画
像信号の処理、例えばガンマ変換等の画像信号処理を行
う。4dは同期メモリで、I PU4cからの画像信号
をプリンタ5に送出する。4eは同期制御回路で、制御
部4hからの指令に応じて信号処理部2とつなぎメモリ
4bとのIloを制御する。4fは同期制御回路で、つ
なぎメモリ4bから読み出す画像信号のIPU4cへの
書き込みを制御する。4gは同期制御回路で、I PU
4cから読み出す画像信号の同期メモリ4dへの書き込
みを制御する。なお、1〜4を総称する場合はり−ダと
呼ぶ。
プリンタ5は、同期メモリ4dから送出されるページ単
位に格納するページメモリ5a 、このページメモリ
5aに格納された画像信号を変調する変調回路5b 、
変調回路5bから送出される変調信号を図示しないレー
ザの駆動信号、すなわち点滅信号に変換するレーザ変調
部5c、レーザの走査開始位置を検知するBDセンサ5
d 、同期制御回路5e 、制御部5f等から構成
されている。6はI10ポートであり、リーグの制御部
4hに接続されている。7はI10ポートで、プリンタ
5の制御部5fに接続されている。なお、制御部5fは
ページメモリ5aの画像データ伝送エラーを判断して、
伝送エラー回数が任意に設定する伝送エラー回数以下の
うちは、画像データのページメモリ5aへの転送を繰り
返させる。
位に格納するページメモリ5a 、このページメモリ
5aに格納された画像信号を変調する変調回路5b 、
変調回路5bから送出される変調信号を図示しないレー
ザの駆動信号、すなわち点滅信号に変換するレーザ変調
部5c、レーザの走査開始位置を検知するBDセンサ5
d 、同期制御回路5e 、制御部5f等から構成
されている。6はI10ポートであり、リーグの制御部
4hに接続されている。7はI10ポートで、プリンタ
5の制御部5fに接続されている。なお、制御部5fは
ページメモリ5aの画像データ伝送エラーを判断して、
伝送エラー回数が任意に設定する伝送エラー回数以下の
うちは、画像データのページメモリ5aへの転送を繰り
返させる。
第2図は第1図に示すつなぎメモリ4bの詳細を示す構
成ブロック図であり、11.12は/<ス切換ICで、
バス切換IC11,12の間にインバータ13がvc続
されている。14.15はバッファメモリで、インバー
タ16.マルチプレクサ17.18が画像信号のリード
ライトアドレスを切換える。19はマルチプレクサで、
バッファメモリ14.15のチャンネルセレクト端子C
8を切換える。20はゲート回路で、出力データのテス
トパターン部のみを抽出する。21はゲート回路で、基
準パターンのみを抽出する。22はコンパレータで、バ
ッファメモリ14.15より出力されるテストパターン
と基準パターンとを比較し、一致しない信号、すなわち
、エラ一部分を抽出する。23はこの発明のカウント手
段となるエラーカウンタで、コンパレータ22より出力
されるエラ一部分をカウントする。24はラッチ回路で
、エラーカウンタ23のカウント値をVSYNC信号(
後述する)の立ち下りで保持する。25はゲート回路で
、テストパターンを付加する。
成ブロック図であり、11.12は/<ス切換ICで、
バス切換IC11,12の間にインバータ13がvc続
されている。14.15はバッファメモリで、インバー
タ16.マルチプレクサ17.18が画像信号のリード
ライトアドレスを切換える。19はマルチプレクサで、
バッファメモリ14.15のチャンネルセレクト端子C
8を切換える。20はゲート回路で、出力データのテス
トパターン部のみを抽出する。21はゲート回路で、基
準パターンのみを抽出する。22はコンパレータで、バ
ッファメモリ14.15より出力されるテストパターン
と基準パターンとを比較し、一致しない信号、すなわち
、エラ一部分を抽出する。23はこの発明のカウント手
段となるエラーカウンタで、コンパレータ22より出力
されるエラ一部分をカウントする。24はラッチ回路で
、エラーカウンタ23のカウント値をVSYNC信号(
後述する)の立ち下りで保持する。25はゲート回路で
、テストパターンを付加する。
26はゲート回路で、テストパターンを除去する。27
はインバータ回路、28はROMで、整列化されていな
いランダムデータ、例えば「01011j 、li’
o1100Jを複数個有するテストパターンが小容量書
き込まれている。29はROMで、基準パターンがテス
トパターンと同様に書き込まれている。なお、ROM2
8.29に書き込まれるランダムデータは同一のもので
ある。
はインバータ回路、28はROMで、整列化されていな
いランダムデータ、例えば「01011j 、li’
o1100Jを複数個有するテストパターンが小容量書
き込まれている。29はROMで、基準パターンがテス
トパターンと同様に書き込まれている。なお、ROM2
8.29に書き込まれるランダムデータは同一のもので
ある。
30はこの発明のテストパターン送出手段をなすタイミ
ング回路で、ROM28に書き込まれたランダムデータ
の送出を制御し、水平同期信号(BD倍信号に同期して
画像信号区間以外の区間に挿入する。31はカウンタで
、VSYNC信号に同期してテストパターンの副走査方
向アドレスを力。
ング回路で、ROM28に書き込まれたランダムデータ
の送出を制御し、水平同期信号(BD倍信号に同期して
画像信号区間以外の区間に挿入する。31はカウンタで
、VSYNC信号に同期してテストパターンの副走査方
向アドレスを力。
ラントする。32.33はタイミング回路で、画像有効
領域を制御する。34はライトカウンタで、バス37を
介してバッファメモリ14.15の書き込みアドレスを
カウントする。36はり一ドカウンタで、バス35を介
してバッファメモリ14.15の読み出しアドレスをカ
ウントする。
領域を制御する。34はライトカウンタで、バス37を
介してバッファメモリ14.15の書き込みアドレスを
カウントする。36はり一ドカウンタで、バス35を介
してバッファメモリ14.15の読み出しアドレスをカ
ウントする。
38はアクセスコントローラで、バッファメモリ14.
15のアクセスを制御する。39はこの発明の信号制御
手段となる主制御部で、I10ボート6を介して入力さ
れるカウント値より、伝送エラーの状態をあらかじめ設
定されるエラー生起回数から判断し、テストパターンの
再送を指令するとともに、図示しない操作部の表示手段
に伝送良否を表示させる。また、伝送エラーの状態をあ
らかじめ設定されるエラー生起回数から判断し、再起可
能性を判断して画像信号の送出を抑止するとともに、そ
の旨を表示手段に表示させる。40はオアゲート回路で
、つなぎメモリ4に入力される5チャンネル分の画像信
号をプリンタ5に送出する。なお、つなぎメモリ4bは
各チャンネル分同様に構成されているが説明上チャン・
ネル1aのみについて示しである。
15のアクセスを制御する。39はこの発明の信号制御
手段となる主制御部で、I10ボート6を介して入力さ
れるカウント値より、伝送エラーの状態をあらかじめ設
定されるエラー生起回数から判断し、テストパターンの
再送を指令するとともに、図示しない操作部の表示手段
に伝送良否を表示させる。また、伝送エラーの状態をあ
らかじめ設定されるエラー生起回数から判断し、再起可
能性を判断して画像信号の送出を抑止するとともに、そ
の旨を表示手段に表示させる。40はオアゲート回路で
、つなぎメモリ4に入力される5チャンネル分の画像信
号をプリンタ5に送出する。なお、つなぎメモリ4bは
各チャンネル分同様に構成されているが説明上チャン・
ネル1aのみについて示しである。
次に第3図(a)〜(C)、第4図(a)〜(h)を参
照しながら第2図の動作について説明する。
照しながら第2図の動作について説明する。
第3図(a)〜(C)は第2図に示すバッファメモリ1
4.15に書き込まれる画像信号とテストパターンの関
係を示すタイムチャートである。
4.15に書き込まれる画像信号とテストパターンの関
係を示すタイムチャートである。
第3図(a)において、BDはBDセンサ5cより送出
される水平同期信号を示し、同図(b)において、VI
DEOは5チャンネル分の画像信号を示し、同図(C)
において、TPはテストパターンで、ROM28に書き
込まれた1ライン目のテストパターンを示している。
される水平同期信号を示し、同図(b)において、VI
DEOは5チャンネル分の画像信号を示し、同図(C)
において、TPはテストパターンで、ROM28に書き
込まれた1ライン目のテストパターンを示している。
第4図(a)〜(h)は第2図に示すバッファメモリ1
4.15より読み出される画像信号とテストパターンと
の関係を示すタイムチャートである。
4.15より読み出される画像信号とテストパターンと
の関係を示すタイムチャートである。
同図(a)において、CKは読み出しクロックで、リー
ドカウンタ36に入力される。同図(b)において、C
H,は読み出しデータで、画像信号Vtの両側にテスト
パターンTPが付加されている。同図(b)〜(f)に
おいて、CH2,CH5は読み出しデータで、各画像信
号v2〜■5の両側にテストパターンTPがそれぞれ付
加されている。同図(g)において、RVは抽出画像デ
ータで、I PU4cに送出される。抽出画像データR
Vは両側にテストパターンが付加されている。同図(h
)において、MVは有効画像データで、同期メモリ4d
に送出される。
ドカウンタ36に入力される。同図(b)において、C
H,は読み出しデータで、画像信号Vtの両側にテスト
パターンTPが付加されている。同図(b)〜(f)に
おいて、CH2,CH5は読み出しデータで、各画像信
号v2〜■5の両側にテストパターンTPがそれぞれ付
加されている。同図(g)において、RVは抽出画像デ
ータで、I PU4cに送出される。抽出画像データR
Vは両側にテストパターンが付加されている。同図(h
)において、MVは有効画像データで、同期メモリ4d
に送出される。
第3図(a)に示す水平同期信号BDが同期制御回路4
eに入力されると、この水モ同期信号BDに同期して密
着型光電素子1のチャンネル1a〜1eから出力される
アナログ信号Vl〜■5の区間の両側にROM28に書
き込まれたテストパターンの内、lライン目のランダム
データが付加され、バッファメモリ14,15にパラレ
ルに格納される。この操作を水平同期信号B−Dに同期
して、入力される画像信号について行う。このとき、テ
ストパターンTPはROM28から順次具なるランダム
データが対応する画像信号に付加されてバッファメモリ
74.15に格納されて行く。
eに入力されると、この水モ同期信号BDに同期して密
着型光電素子1のチャンネル1a〜1eから出力される
アナログ信号Vl〜■5の区間の両側にROM28に書
き込まれたテストパターンの内、lライン目のランダム
データが付加され、バッファメモリ14,15にパラレ
ルに格納される。この操作を水平同期信号B−Dに同期
して、入力される画像信号について行う。このとき、テ
ストパターンTPはROM28から順次具なるランダム
データが対応する画像信号に付加されてバッファメモリ
74.15に格納されて行く。
次いで、リードカウンタ36に入力される読み出しクロ
ックCK(第4図(a)参照)に同期して、バッファメ
モリ14.15から読み出され、各チャンネル1a〜1
eに対応する読み出しデータCH+ CHs (第4
図(b)〜(f)参照)がバス切換IC12,ゲート回
路2oを介して、コンパレータ22に入力される。一方
、コンパレータ22には同時にROM29より読み出さ
れる基準パターンがゲート回路29を介してコンパレー
タ22に入力される。この基準パターンの読み出しはタ
イミング回路32に制御されており、同一のランダムデ
ータであるところのテストパターンTPをコンパレータ
22が比較することになる。
ックCK(第4図(a)参照)に同期して、バッファメ
モリ14.15から読み出され、各チャンネル1a〜1
eに対応する読み出しデータCH+ CHs (第4
図(b)〜(f)参照)がバス切換IC12,ゲート回
路2oを介して、コンパレータ22に入力される。一方
、コンパレータ22には同時にROM29より読み出さ
れる基準パターンがゲート回路29を介してコンパレー
タ22に入力される。この基準パターンの読み出しはタ
イミング回路32に制御されており、同一のランダムデ
ータであるところのテストパターンTPをコンパレータ
22が比較することになる。
この比較により、テストパターンが一致しない場合は、
所定のパルス信号がコンバレ〜り22より出力される。
所定のパルス信号がコンバレ〜り22より出力される。
このパルス信号をエラーカウンタ23がカウントして行
き、副走査方向の画像終了を示すVSYNC信号(第5
図参照)に同期して、エラーカウンタ23のカウント値
がラッチ回路24に保持される。このラッチ出力がI1
0ポート6を介して、主制御部39にて判断され、1画
像中の伝送エラーがあらかじめ定めた設定値よりも大き
い場合は、再度同じ画像データの送出をつなぎメモリ4
bに指令する。ここで同様の伝送エラーが所定回数繰り
返されると、伝送エラー回復不能と判断し、図示しない
操作部の表示手段にその画表示して、操作者に警告する
とともに、システムを停止させる。なお、伝送エラーが
許容範囲内に収まる場合は、画像データの送出を継続す
る。これは、出力される画像上問題がない程度の伝送エ
ラーではシステムを停止することなく画像形成を実行さ
せ、運転効率を低下しないようにするものである。
き、副走査方向の画像終了を示すVSYNC信号(第5
図参照)に同期して、エラーカウンタ23のカウント値
がラッチ回路24に保持される。このラッチ出力がI1
0ポート6を介して、主制御部39にて判断され、1画
像中の伝送エラーがあらかじめ定めた設定値よりも大き
い場合は、再度同じ画像データの送出をつなぎメモリ4
bに指令する。ここで同様の伝送エラーが所定回数繰り
返されると、伝送エラー回復不能と判断し、図示しない
操作部の表示手段にその画表示して、操作者に警告する
とともに、システムを停止させる。なお、伝送エラーが
許容範囲内に収まる場合は、画像データの送出を継続す
る。これは、出力される画像上問題がない程度の伝送エ
ラーではシステムを停止することなく画像形成を実行さ
せ、運転効率を低下しないようにするものである。
なお、伝送エラーの監視は、第6図に示される画像有効
領域(斜線で示す)に限り、必要のない領域については
エラーカウントを実行しないように構成されている。ま
た、第6図において、vlは有効画像領域の副走査範囲
を示し、V2は最大副走査範囲を示し、Hlは有効画像
領域の主走査範囲を示し、H2は最大主走査範囲を示し
ている。
領域(斜線で示す)に限り、必要のない領域については
エラーカウントを実行しないように構成されている。ま
た、第6図において、vlは有効画像領域の副走査範囲
を示し、V2は最大副走査範囲を示し、Hlは有効画像
領域の主走査範囲を示し、H2は最大主走査範囲を示し
ている。
次に第7図を参照しながらこの発明のシステム診断制御
動作について説明する。
動作について説明する。
第7図はこの発明の一実施例を示す画像形成装置のシス
テム診断制御動作を説明するフローチャートである。な
お、(1)〜(9)は各ステップを示す。
テム診断制御動作を説明するフローチャートである。な
お、(1)〜(9)は各ステップを示す。
まず、コピーオンの判別ルーチンの終了を待機しく1)
、ROM28に書き込まれたテストパターンをアナログ
信号■1〜v5の区間の両側に付加してバッファメモリ
14.15に書き込むテストパターン送出ルーチンを本
画像形成動作に先立って実行しく2)、読み出しクロッ
クCKに同期して、バッファメモリ14.15よりテス
トパターンTPを読み出して、エラーカウンタ23がR
CM29に書き込まれた基準パターンとを比較し、伝送
エラーを計数する。次いで、所定時間経過後、主制御部
39がラッチ回路24に保持される、伝送エラー回数を
読み出しく3)、その伝送経路上の伝送エラーがあらか
じめ設定される許容範囲内に収まっているかどうかを判
断しく4)、YESならば通常のコピー動作を実行する
(5)。この際、バッファメモリ14.15には読み出
しデータCHI 〜CH5の両側にテストパターンTP
が付加された状態で格納されている0次いで、読み出し
データCI(+”CR2の同期メモリ4dへの書き込み
に並行して、前述同様の伝送エラーがあらかじめ設定さ
れる許容範囲内に収まっているかどうかを判断する(6
)。この判断で、YESならばステップ(1)に戻り、
Noならば、伝送エラーがあらかじめ設定される回数以
上生起したかどうかを判断しく7)、Noならばステッ
プ(5)に戻り、YESならばステップ(9)に進む。
、ROM28に書き込まれたテストパターンをアナログ
信号■1〜v5の区間の両側に付加してバッファメモリ
14.15に書き込むテストパターン送出ルーチンを本
画像形成動作に先立って実行しく2)、読み出しクロッ
クCKに同期して、バッファメモリ14.15よりテス
トパターンTPを読み出して、エラーカウンタ23がR
CM29に書き込まれた基準パターンとを比較し、伝送
エラーを計数する。次いで、所定時間経過後、主制御部
39がラッチ回路24に保持される、伝送エラー回数を
読み出しく3)、その伝送経路上の伝送エラーがあらか
じめ設定される許容範囲内に収まっているかどうかを判
断しく4)、YESならば通常のコピー動作を実行する
(5)。この際、バッファメモリ14.15には読み出
しデータCHI 〜CH5の両側にテストパターンTP
が付加された状態で格納されている0次いで、読み出し
データCI(+”CR2の同期メモリ4dへの書き込み
に並行して、前述同様の伝送エラーがあらかじめ設定さ
れる許容範囲内に収まっているかどうかを判断する(6
)。この判断で、YESならばステップ(1)に戻り、
Noならば、伝送エラーがあらかじめ設定される回数以
上生起したかどうかを判断しく7)、Noならばステッ
プ(5)に戻り、YESならばステップ(9)に進む。
一方、ステップ(4)の判断で、伝送エラーがあらかじ
め設定される回数以上生起したかどう−かを判断しく8
)、Noならばステップ(2)に戻り、YESならば表
示手段(図示しない)に伝送エラー回復見込み無しと判
断し、主制御部39が警告表示するとともに、システム
を停止させる(9)。
め設定される回数以上生起したかどう−かを判断しく8
)、Noならばステップ(2)に戻り、YESならば表
示手段(図示しない)に伝送エラー回復見込み無しと判
断し、主制御部39が警告表示するとともに、システム
を停止させる(9)。
次に第8図を参照しながら第1図に示すリーグ部とプリ
ンタ5の相互動作について説明する。
ンタ5の相互動作について説明する。
第8図は第1図に示すリーグ部とプリンタ5の相互動作
を説明するフローチャートである。なお、(1)〜(8
)は各ステップを示す。
を説明するフローチャートである。なお、(1)〜(8
)は各ステップを示す。
プリンタ5は、まずリーグ部から画像データを通信する
通信ルーチンを実行しく1)、プリント信号がリーグ部
から送出されたかどうかを判断しく2)、Noならば図
示しないRAMに画像データをストアし、YESならば
画像データの転送を開始する転送ルーチンを行う(3)
。次いで、画像データの伝送エラーがあらかじめ設定さ
れる許容範囲内に収まっているかどうかを判断しく4)
、YESならば通常のコピー動作を実行しステップ(1
)に戻り(5)、NOならば伝送エラーがあらかじめ設
定される回数以上生起したかどうかを判断しくEi)、
YESならばリーグ通信ルーチンが故障と判断して、表
示手段にその旨警告表示するとともに、システムを停止
する故障シーケンスを行い、制御を終了する(7)。一
方、ステップ(6)の判断で、伝送エラーがあらかじめ
設定される回数以下の場合は、伝送エラーカウントをア
ップして(8)、再度画像データをリーダ部よりページ
メモリ5aに転送する要求を行いステ・具ブ(2)に戻
り、伝送エラーチェックを行う。
通信ルーチンを実行しく1)、プリント信号がリーグ部
から送出されたかどうかを判断しく2)、Noならば図
示しないRAMに画像データをストアし、YESならば
画像データの転送を開始する転送ルーチンを行う(3)
。次いで、画像データの伝送エラーがあらかじめ設定さ
れる許容範囲内に収まっているかどうかを判断しく4)
、YESならば通常のコピー動作を実行しステップ(1
)に戻り(5)、NOならば伝送エラーがあらかじめ設
定される回数以上生起したかどうかを判断しくEi)、
YESならばリーグ通信ルーチンが故障と判断して、表
示手段にその旨警告表示するとともに、システムを停止
する故障シーケンスを行い、制御を終了する(7)。一
方、ステップ(6)の判断で、伝送エラーがあらかじめ
設定される回数以下の場合は、伝送エラーカウントをア
ップして(8)、再度画像データをリーダ部よりページ
メモリ5aに転送する要求を行いステ・具ブ(2)に戻
り、伝送エラーチェックを行う。
なお、上記実施例ではカラー画像信号の場合について詳
細に説明していないが、密着型光電素子1に色分解フィ
ルタを設け、RGB信号に変換すれば同様に伝送エラー
をチェックできる。
細に説明していないが、密着型光電素子1に色分解フィ
ルタを設け、RGB信号に変換すれば同様に伝送エラー
をチェックできる。
第9図はこの発明による画像形成装置の一実施例を示す
断面図であり、41は原稿であり、42はリーダ部であ
り、原稿41を載置するプラテンガラス42a、原稿4
1を照らす光源42b、光源42bの光を集光するため
の反射鏡42c、光源42bから原稿41を集光するた
めの光収束性レンズ42d 、集光した光像を電気信号
に変換する密着型光電変換素子42e 、密着型光電変
換素子42eより出力される信号を波形整形する信号処
理回路42f 、信号処理回路42fから出力される信
号を送出する伝送ケーブル42g、信号処理回路42f
より出力される信号を処理し、かつ各部のコントロール
を行う画像読み取り制御部42hより構成されており、
ワイヤ44に接続された走査台4Sがプーリー45の回
転に応じて矢印方向に往復動する。46はモータで、プ
ーリー45を駆動する。
断面図であり、41は原稿であり、42はリーダ部であ
り、原稿41を載置するプラテンガラス42a、原稿4
1を照らす光源42b、光源42bの光を集光するため
の反射鏡42c、光源42bから原稿41を集光するた
めの光収束性レンズ42d 、集光した光像を電気信号
に変換する密着型光電変換素子42e 、密着型光電変
換素子42eより出力される信号を波形整形する信号処
理回路42f 、信号処理回路42fから出力される信
号を送出する伝送ケーブル42g、信号処理回路42f
より出力される信号を処理し、かつ各部のコントロール
を行う画像読み取り制御部42hより構成されており、
ワイヤ44に接続された走査台4Sがプーリー45の回
転に応じて矢印方向に往復動する。46はモータで、プ
ーリー45を駆動する。
47はプリンタ部であり、リーダ部42より出力される
信号を通信するインタフェース回路47a 、インタフ
ェース回路47aより出力される信号をし」ザ光に変換
するレーザ変調部47b、レーザ光を走査するスキャナ
部47c 、走査されたレーザ光の方向を変えるポリゴ
ンミラー47d 。
信号を通信するインタフェース回路47a 、インタフ
ェース回路47aより出力される信号をし」ザ光に変換
するレーザ変調部47b、レーザ光を走査するスキャナ
部47c 、走査されたレーザ光の方向を変えるポリゴ
ンミラー47d 。
レーザ光により潜像を形成する感光ドラム47e 、感
光ドラム47eに電荷を帯電させる帯電器47f 、感
光ドラム47e上の潜像を現像する現像器47g、現像
器47eにトナー(現像材)を補給するトナーホッパ4
7h、記録紙を収容するカセット4’7i、給紙ローラ
47j 9画先合せを行うレジストローラ47k 、記
録紙にトナー像を転写する転写帯電器471.)ナーが
転写された記録紙を搬送する搬送ユニット47m 、転
写されたトナー像と記録紙を定着させる定着ユニット4
7n 、定着された記録紙を載置する排紙トレイ47o
、BDセンサ47p等から構成される。
光ドラム47eに電荷を帯電させる帯電器47f 、感
光ドラム47e上の潜像を現像する現像器47g、現像
器47eにトナー(現像材)を補給するトナーホッパ4
7h、記録紙を収容するカセット4’7i、給紙ローラ
47j 9画先合せを行うレジストローラ47k 、記
録紙にトナー像を転写する転写帯電器471.)ナーが
転写された記録紙を搬送する搬送ユニット47m 、転
写されたトナー像と記録紙を定着させる定着ユニット4
7n 、定着された記録紙を載置する排紙トレイ47o
、BDセンサ47p等から構成される。
なお1画像形成動作は公知の電子写真方式に準するので
詳細な説明は省略する。
詳細な説明は省略する。
以上説明したように、この発明は画像信号のバッファへ
の書き込みに同期して所定のテストパターンを送出する
テストパターン送出手段と、バッファより読み出される
テストパターンと基準テストパターンとを比較し、伝送
エラーを計数するカウント手段と、このカウント手段が
計数した伝送エラー回数に応じて、画像信号の送出を制
御する信号制御手段とを設けたので、有効画像領域に対
する画像データの伝送チェックを画像信号の送出前およ
び送出中に迅速、かつ、正確に行い、必要に応じて各ユ
ニットの伝送エラー状態を表示することができる。また
、伝送エラーに応じて画像信号の再送または停止が制御
されるので、システムの診断が容易に行えるとともに、
システムの故障を予見できるので、システムの信頼性を
大幅に向上できる等の利点を有する。
の書き込みに同期して所定のテストパターンを送出する
テストパターン送出手段と、バッファより読み出される
テストパターンと基準テストパターンとを比較し、伝送
エラーを計数するカウント手段と、このカウント手段が
計数した伝送エラー回数に応じて、画像信号の送出を制
御する信号制御手段とを設けたので、有効画像領域に対
する画像データの伝送チェックを画像信号の送出前およ
び送出中に迅速、かつ、正確に行い、必要に応じて各ユ
ニットの伝送エラー状態を表示することができる。また
、伝送エラーに応じて画像信号の再送または停止が制御
されるので、システムの診断が容易に行えるとともに、
システムの故障を予見できるので、システムの信頼性を
大幅に向上できる等の利点を有する。
第1図はこの発明の一実施例を示す画像形成装置の構成
ブロック図、第2図は第1図に示すつなぎメモリの詳細
を示す構成ブロック図、第3図(a)〜(C)は第2図
に示すつなぎメモリに書き込まれる画像信号とテストパ
ターンの関係を示すタイムチャート、第4図(a)〜(
h)は第2図に示すつなぎメモリより読み出される画像
信号とテストパターンとの関係を示すタイムチャート、
第5図は有効画像領域を決定するVSYNC信号を説明
するタイムチャート、第6図は有効画像領域を説明する
模式図、第7図はこの発明の一実施例を示す画像形成装
置のシステム診断制御動作を説明するフローチャート、
第8図は第1図に示すリーダ部とプリンタの相互動作を
説明するフローチャート、第9図はこの発明による画像
形成装置の一実施例を示す断面図、第10図は従来の画
像形成装置の制御ブロック図である。 図中、1は密着型光電素子、2は信号処理部、3は通信
ケーブル、4は画像読み取り制御部、4aはA/D変換
器、4bはつなぎメモリ、4cは画像処理ユニット、4
dは同期メモリ、4e〜4gは同期制御回路、4hは制
御部、5はプリンタ、5aはページメモリ、5bは変調
回路、5cはレーザ変調部、5dはBDセンサ、5eは
同期制御回路、5fは制御部、11.12はバス切換I
C113はインバータ、14.15はバッファメモリ、
16はインバータ、17〜19はマルチプレクサ、20
、21はゲート回路、22は:ンバレータ、23はエ
ラーカウンタ、24はラッチ回路、28.29はROM
、3oはタイミング回路、39は主制御部である。 第3因 第4図 (h)MV VI V2 V3 V4 V5第5
図 第6図 第7図 第8図
ブロック図、第2図は第1図に示すつなぎメモリの詳細
を示す構成ブロック図、第3図(a)〜(C)は第2図
に示すつなぎメモリに書き込まれる画像信号とテストパ
ターンの関係を示すタイムチャート、第4図(a)〜(
h)は第2図に示すつなぎメモリより読み出される画像
信号とテストパターンとの関係を示すタイムチャート、
第5図は有効画像領域を決定するVSYNC信号を説明
するタイムチャート、第6図は有効画像領域を説明する
模式図、第7図はこの発明の一実施例を示す画像形成装
置のシステム診断制御動作を説明するフローチャート、
第8図は第1図に示すリーダ部とプリンタの相互動作を
説明するフローチャート、第9図はこの発明による画像
形成装置の一実施例を示す断面図、第10図は従来の画
像形成装置の制御ブロック図である。 図中、1は密着型光電素子、2は信号処理部、3は通信
ケーブル、4は画像読み取り制御部、4aはA/D変換
器、4bはつなぎメモリ、4cは画像処理ユニット、4
dは同期メモリ、4e〜4gは同期制御回路、4hは制
御部、5はプリンタ、5aはページメモリ、5bは変調
回路、5cはレーザ変調部、5dはBDセンサ、5eは
同期制御回路、5fは制御部、11.12はバス切換I
C113はインバータ、14.15はバッファメモリ、
16はインバータ、17〜19はマルチプレクサ、20
、21はゲート回路、22は:ンバレータ、23はエ
ラーカウンタ、24はラッチ回路、28.29はROM
、3oはタイミング回路、39は主制御部である。 第3因 第4図 (h)MV VI V2 V3 V4 V5第5
図 第6図 第7図 第8図
Claims (4)
- (1)光電変換される画像信号をシリアルデータに変換
するバッファを有し、このバッファから前記画像信号を
所定単位毎に同期手段に書き込み、この同期手段より読
み出される前記画像信号に応じて画像を形成する画像形
成装置において、前記画像信号の前記バッファへの書き
込みに同期して所定のテストパターンを送出するテスト
パターン送出手段と、前記バッファより読み出される前
記テストパターンと基準テストパターンとを比較し、伝
送エラーを計数するカウント手段と、このカウント手段
が計数した伝送エラー回数に応じて、前記画像信号の送
出を制御する信号制御手段とを具備したことを特徴をす
る画像形成装置。 - (2)テストパターンはランダムパターンであることを
特徴とする特許請求の範囲第(1)項記載の画像形成装
置。 - (3)カウント手段の伝送エラーカウントは、画像信号
送出前および送出中に実行するとともに、カウントした
伝送エラーを表示することを特徴とする特許請求の範囲
第(1)項記載の画像形成装置。 - (4)同期メモリから送出される画像信号の伝送エラー
回数をカウントし、このエラーカウントが任意に設定さ
れるエラー回数を越えるまで、前記画像信号の送出を繰
り返させることを特徴とする特許請求の範囲第(1)項
記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141549A JPS623562A (ja) | 1985-06-29 | 1985-06-29 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141549A JPS623562A (ja) | 1985-06-29 | 1985-06-29 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS623562A true JPS623562A (ja) | 1987-01-09 |
Family
ID=15294547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141549A Pending JPS623562A (ja) | 1985-06-29 | 1985-06-29 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS623562A (ja) |
-
1985
- 1985-06-29 JP JP60141549A patent/JPS623562A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3382820T2 (de) | Bilderzeugungssystem | |
| US6262805B1 (en) | Image communication apparatus capable of reproducing data from a data processing apparatus | |
| JPH11177744A (ja) | ディジタル連結複写システム | |
| US4884147A (en) | Image signal processing system | |
| US4434431A (en) | Multilevel image printing device | |
| US3947627A (en) | Facsimile system | |
| US4686577A (en) | Original reading apparatus with positioning check | |
| JP3372748B2 (ja) | 画像処理装置 | |
| US4786923A (en) | Image recording system for image recording in response to signals entered from a recording information generating unit | |
| US5142594A (en) | Image data communication control system | |
| EP0468798B1 (en) | A facsimile apparatus, and a method of processing a document using such a facsimile apparatus | |
| JPH07322056A (ja) | 画像データ変換装置 | |
| JPS623560A (ja) | 画像処理装置 | |
| JPS623562A (ja) | 画像形成装置 | |
| JPS623561A (ja) | 画像形成装置 | |
| US5162917A (en) | Image data communication control system with image recorder status data output in synchronism with either internally or externally generated clock pulses | |
| EP0406084A2 (en) | Shadow-added image formation device | |
| US6473195B1 (en) | Image forming apparatus and video data transmitting method therefor | |
| JP3497216B2 (ja) | 画像形成方式 | |
| JP3120616B2 (ja) | 画像記録装置 | |
| KR100283819B1 (ko) | 화상형성장치및방법 | |
| JPH0595492A (ja) | 画像出力装置 | |
| US5592615A (en) | Malfunctioning parts detecting device and a method of detecting malfunctioning parts | |
| JP2576498B2 (ja) | 記録装置 | |
| JP3403563B2 (ja) | デジタル複写システム |