JPS6235724A - 電力線キヤリア通信装置の変圧器のブリツジ／リピ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は電力線キャリア通信装置に関する。詳細には、
本発明は電力線キャリア通信装置においてデータを転送
する新規な装置に関する。

■　背景技術 電力線通信装置は近年数多くの用途において通信リンク
として成熟したものとなっている。光学、ＲＦ、超音波
及びハードワイヤリンクのような種々の他のデータリン
クがある分野において有利性をもっているが、各々はそ
の適用性に制限がある。例えば、光学リンクは視線によ
ってだけ動作し、ＲＦＩＪンクは数多くの規制によって
制限され、超音波リンクは壁によって遮断され、そして
ハードワイヤリンクは費用を要する信号伝送線の設置を
必要とする。代替としての電力線キャリア通信装置によ
って、既存のＡＣ電力線が通信リンクに使用で−きる。

ビルディングのエネルギ管理計画等の数多くの用途にお
いて、電力線通信装置は現存のビルディングの再適合を
きわめて簡単な仕事にすることができる。ＡＣ電力線を
使用することによって、いかなる販売後の設備も、コン
プレッサ、モータ。

ヒーティング及びニアコンディショニング及び照明等の
エネルギを消費する装置を制御する遠隔制御モデルの設
備も必要としない。これらの遠隔制御ユニット及び付加
のセンサユニットは電力線を介して通信できる。

通信媒体としてＡＣ電力組を使用することがＡＣ電力線
上を直接に通常のＡＣ電流と共にデータを転送すること
を可能にする。ＡＣ電力線は典型的には１２０ホルトＲ
ＭＳの不要信号ばかｐでなく、キャリア電流トランシー
バ回路に対する基本設計への挑戦を示ナキロボルトスパ
イクも含んでいる。産業における環境では、モータ、コ
ンプレッサ及び他の産業設備からの不要ノイズが、電力
線上を送信されるデータにエラーを発生させるもつと大
量のノイズをも発生する。

数多くの用途において、蓄積入力電力は低い電圧で動作
する設備をサポートするために変圧器により電圧を逓減
される。他の蓄積設備は高い電圧の入力電力を使用して
いるが、どちらかの電力線に接続されたモジュール制御
設備間に通信することが必要である。逓減変圧器は電力
線キャリア形式の低レベル信号の通信が異なった電圧の
電力線間で送信されることを可能にしない。データ信号
がミリボルトレンジにありかつＡＣ交流よシも極めて高
い周波数にある場合には、変圧器はこの変圧器の一方の
側から他方の側への信号を結合できない。これらの状態
においては、変圧器の１次側及び２次側間の信号の結合
を可能にしながら、変圧器の電圧逓減特性に影警を与え
ない変圧器ブリッジを備えることが必要である。

このブリッジモジュールは、変圧器周辺のデータメツセ
ージの結合に加えて個別のモジュール間のデータの転送
を増幅し正常な信号は減衰させるリピータとして使用さ
れる。ブリッジモジュールがリピータとして動作してい
る場合には、このモジュールは、入力電力が同°じ電圧
の電力を全ての蓄積設備に供給するというシステムに使
用される。

７’　ＩＪ　ツ）モジュールは多重位相の電力線システ
ムの異なった位相の線に配置されたモジュール間に通信
を行なうだめにも使用できる。

従って、本発明の目的は、変圧器の周辺でデータを転送
できる新規な改良された電力線通信装置の変圧器ブリッ
ジを提供することである。

本発明の別の目的は１回路網通信の信頼性を増大する電
力線キャリア通信リピータを提供することである。

本発明の要約 本発明は、送信モジュールにより発生された一連のオリ
ジナルメッセージビットストリームを電力線通信回路網
を介して受信し、まだ対応する中継されたメッセージビ
ットストリームを電力線通信回路網を介して受信モジュ
ールへ中継する電力線キャリア通信装置の変圧器ブリッ
ジ及びリピータに関する。本発明の変圧器ブリッジ／リ
ピータは、変圧器の周辺に結合されるべき変圧器の１次
側上の電力線に接続された電力線に接続することを可能
にする。更に、変圧器のブリッジ／リピータは、多重位
相の電力システムの一つの位相の線上を送信されたメツ
セージを異なった位相の線上に配置された受信モジュー
ルに接続することを可能にする。

変圧器のブリッジ／リピータは、電力線通信回路網に接
続でき、送信モジュールにより発生されかつ回路網上に
置かれたオリジナルメッセージビットストリームを受信
し、かつ回路網に変圧器のブリッジ／リピータにより発
生された対応の中継されたメッセージビットストリーム
を結合する結合手段を備えている。処理手段は、結合手
段に接続され、また対応する中継されたメッセージビッ
トストリームを発生するためにオリジナルメッセージビ
ットストリームの所定の１つに応答する。

好適実施例の詳細な説明 第１図では、蓄積入力電力、好適には４８０ポルト／三
相電力が電力線１０ａ　−１Ｏｄ　（０１−０３及び中
性）及び１２ａ　−１２ｄ　（０１−０３及び中性）上
に供給され、加熱、換気、空調設備（ＨＶＡＣ）及び冷
却設備等の蓄積設備に電力を供給する。この蓄積入力電
力は電力線１２ａ−１２ｄにょシ変圧器１４に接続され
、この変圧器１４は入力電力の電圧を逓減する。

この例ではライン１６ａ−１６ｄ上に供給された逓減電
力は典型的には２０８ボルト／三相電力である。

２０８ボルト電力は照明及び各種の他の蓄積設備に使用
される。２進制御モジユール（ＢＧＭ）２０がそれぞれ
ライン１８及び１９により線１０ａ及び１０ｄに接続さ
れている。同様に、２進制御モジユール（ＢＧ　Ｍ　＞
　２４は線２２及び２３により線１０ｃ及び１０ｄに接
続されている。２進制御モジユール２０及び２４は通信
回路網として電力線１０及び１６を使用している。

２進制御モジユール２０及び２４は電力線１０から電力
を引き出す設備を制御する。同様に、２進制御モジユー
ル２６はそれぞれライン２７及び２８によって電力線１
，６　ｂ及び１６ｄに接続されている。同様に、２進制
御モジユール３０はそれぞれ線３１及び３２により線１
６ａ及び１６ｄに接続されている。２進制御モジユール
２６及び３０は電力線１６上を互いに通信し、また電力
線１０ａ−１０ｄ及び１６ａ−１６ｄから成る電力線回
路網を他のモジュールと通信する。

変圧器１４の周辺の異なった電圧レベル及び異なった位
相の線間の通信結合を与えるためにブリッジ３４が設け
られている。ブリッジ３４は変圧器周辺の個々のモジュ
ールにより与えられたデータメツセージをライン３６ａ
−３６ｄ及び３８ａ−３８ｄに与える。ブリッジ３４は
異なった位相の電力線上に配置されたモジュール間の通
信を可能にする。

蓄積コンピュータのインターフェースモジュール４０は
それぞれライン４１及び４２によりライン１６ａ及び１
６ｄに結合される。蓄積コンピュータインターフェース
モジュール４０Ｕ蓄ｉ：ｆｆンピュータ４４による通信
アクセスを可能にし、このコンピュータ４４がライン４
６により蓄積コンピュータインタフェースモジュール４
０ニ結合サレル。ｌｔ：＋ンビー’−−夛４４は制御パ
ラメータを減らすため、及びエネルギ管理状態の報告発
生用データアクセスを与えるために使用される。蓄積コ
ンピュータへのオペレータインターフェースは、ライン
５０により蓄積コンピュータ４４に結合されているＣＲ
Ｔ端末４８により与えられる。更に、装置の状態につい
ての）・−ドコピー報向を与えるために、プリンタ５２
がライン５４により蓄積コンピュータ４４に結合されて
いる。

アナログ入力モジュール５６はそれぞれライン５７及び
５８によりライン１６ｃ及び１６ｄに結合される。

同様に、アナログ入力モジュール６０はそれぞれ線６１
及び６１により線１６ａ及び１６ｄに結合される。アナ
ログ人力モジュール（ＡＩＭ）５６及び６０は温度セン
サ及び露点センサ等のアナログセンサ（図示せず）に結
合されている。このアナログ入力モジュールは設備制御
命令を計算するために２進制御モジユールにデータを与
える。

第２図において、蓄積入力電力、典型的には４８０ボル
ト／三相電力が線６４ａ−６４ｄ上を逓減変圧器６６に
与えられる。変圧器６６からの電力出力は典型的には線
６８ａ−６８ｄ上に与えられた２０８ボルト／三相電力
である。ブリッジ７０はそれぞれ線７２ａ−７２ｄによ
りミ力線６８ａ−６８ｄに接続される２進制御モジユー
ル７４はそれぞれ線７５及び７６により電力線６８ａ及
び６８ｄに接続される。２進制御モジユール７８及び８
２は電力線枝６８ｂ′及び６８ｄ′を介して電力線６８
ｂ及び６８ｄに接続されているウ　２進制御モジユール
７８は線７９により線６８ｂ′にそして線８０により線
６８ｄ′に接続される。２進制御モジユール８２は線８
３により線６８ｂ′に、そして線８４により線６８ｄ′
に接続される。アナログ人力モジュール８６ハソれぞれ
線６８ｄ′及、び６８ｄ′に接続された線８７及び８８
により位相２（０２）電力に接続されている。

２進制御モジユール９０及び蓄積コンピュータインタフ
ェース９４が電力線枝６８ｄ′及び６８ｄ′により位相
３（０３）電力に接続されている。２進制御モジユール
９０けそれぞれ線９１及び９２により線６８ｃ′及び６
８ｄ”に接続されている。同様に、蓄積コンピュータイ
ンタフェース９４はそれぞれ線９５及ヒ９６ニヨって線
６８０′および６８ｄ“に接続されている。

線７２ａ−７２ｄにより接続されたブリッジ７０は異な
った位相の線上に配置された蓄積コンピュータインター
フェースとモジュールとの間のメツセージの結合を可能
にする。ブリッジ７０を使用しない場合には、信号は変
圧器内で減衰され、位相線間を通過しない。

第１図及び第２図に示されているように、エネルギ管理
装置は、全てが通信回路網として電力線を用いて一体に
リンクされた各種の装置（ＢＧＭ。

ＡＩＭブリッジ等）から成っている。正常な動作中には
、各ＢＧＭはその機能を実行するだめに回路網上の他の
モジュールからデータを要求する。回路網通信を実行す
るために、トークン通過プロトコルがモジュール間で実
行される。

トークン通過法を用いると、一度に１つのモジュールだ
けがメツセージを回路網上に送ることができる。このモ
ジュールつまりマスターはほかのモジュールに要求ある
いは命令を発行し、つぎに肯定応答（アクノレツジ）を
待つ。肯定応答が受信されるかあるいはタイムアウトが
発生するまで別のメツセージは送信できない。タイムア
ウトは、目的装置が非動作にあるかあるいはメツセージ
データがノイズ状態の故に失われたというケースから回
復するために使用される。

モジュールが回路網を介して他のモジュールと信頴性を
もって通信できないという場合には、ブリッジ／リピー
タモジュールが使用される。このブリッ　ジは典型的に
は変圧器の付近の中央位置に配置され、そしてこれは回
路網上を全ての他のモジュールといつも直接に通信でき
るというブリッジモジュールである。このように、ＢＧ
Ｍが他のモジュールへの問題の送信／受信メツセージを
持っている場合には、これは、ブリッジを通してメツセ
ージを中継できる。

モジュールが全ての回路網要求を完了した時には、マス
ターは回路網上を次のモジュールヘト−クンを送る。ト
ークンを受信すると、そのモジュールはマスターとなり
、そしてこれが回路網の活動を開始する。

装置の各々を識別するために１回路網上の全てのモジュ
ールが固有の回路網ステーションアドレスを割シ当てら
れている。各ステーションアドレスは一組の６進スイツ
チを用いて全てのモジュールについて独立にセットされ
ており、パワーアップあるいはリセットの際にモジュー
ルのＲＡＭにロードされる。

エネルギ管理システムはシステムの各種の要素間の通信
を可能にするために単一トークン通過バスアクセス法を
使用する。トークン通過法は回路網の排他的制御の各ポ
テンシャルマスクを連続的に保証する。

トークンを所有しており同時に回路網の制御の下にある
モジュールはマスクとして知られている。

各２進制御モジユール（ＢＧＭ）は１回路網中の全ての
ポテンシャルマスクのアトゝレスを含んだネットワーク
マツプのコピーを有している。しかし、必ずしも回路網
に接続された全てのモジュールが。

ブリッジあるいはＡ工Ｍモジュール等のネットワークマ
スタ状態をとることができる必要はない。

ネツトワークプロトコルハ、全てのモジュールが、回路
網上の送信ノイズの故に失ったメツセージの偶発的な機
会をもって、互いに信頼性をもって通信できるという理
論に基づいて構成されている。回路網の完全性を保証す
るために、放送メツセージの例外はあるが、全てのメツ
セージが受ケ入れられる。モジュールがトークンを次の
ポテンシャルマスターに送った後に、トークンの通過が
肯定応答されると、このモジュールはその活動をネット
ワークに問い合わせされる。

まず、パワーアップの際には、トークンは存在しない。

自己テスト及び初期設定を連続的に完了した後に、各モ
ジュールは活動のために回路網の待ちを「問い合わせる
」短い時間周期の後に、いかなる回路網メツセージも検
出されなかった場合には、そのモジュールはトークンを
発生し、自分を回路網上に要求を発行することを可能に
する。

２つ以上のモジュールがトークンを同時に発生しないこ
とを保証するために、各モジュールはトークンを発生す
る前に異なった遅延時間を待っている。

いくつかのモジュールが回路網トラフィックの全てを見
ないことを可能にするという事実の故に、トークンが不
注意に発生されないことを保証するために最小の遅延時
間が必要である。最小の遅延時間内に、モジュールは自
己の活動の全てを完了して、トークンを次のモジュール
に送る。全てのトークンがブリッジを介して送られるの
で、全てのモジュールが回路網の活動を監視しているこ
とを保証される。

全てのポテンシャルマスターはトークンを受は取ること
ができる全てのモジュールのリストラ持っている。「ネ
ットワーク構成マツプ（ＮｅｔｅｏｒｋＣｏｎｆｉｇｕ
ｒａｔｉｏｎ　Ｍａｐ）　Ｊとして知られているこのリ
ストは、蓄積コンピュータから蓄積インターフェースモ
ジュールを介して回路網上の全てのＢＣＭにロードされ
る。回路網の活動の完了に応じて。

現在のマスターが回路網構成マツプ内に次のＢＧＭのス
テーションアドレスを配置し、次にトークンをそのモジ
ュールに送る。これは「トークン」メツセージをそのモ
ジュールに送ることによって行なわれる。

トークンメツセージ、はとんど同じくないメツセージに
回路網上に特別のルーチンが続く。典型的には、ＢＧＭ
はトークンをブリッジに送り、目的ＢＧＭのアドレスを
トークンメツセージ内に記憶する。ブリッジは次に「ト
ークンアクルツジｔｏｋｅｎ　ａｃｋ）　ｊメツセージ
をソースメツセージに戻すことによりトークン受は取シ
を肯定応答する。

直ちに続いて、ブリッジがトークンを特定された目的に
送る。これが所定周期、はぼ２メツセ一ジ時間。

待ち活動をチェックする。ＢＧＭがＡＩＭからデータを
要求する等の回路網の活動があると、トークンが連続的
に通過したものとされる。ブリッジによりいかなる活動
も検出されない場合には、ブリッジはトークンが通過す
るまで各種の再試行を実行する。

マスターあるいはソースＢＧＭがトークンをブリッジに
送シ１次に所定の周期、典型的には６メツセージ時間待
ち、活動をチェックする。活動がある場合には、ＢＧＭ
はトークンが十分にブリッジを通過したものとする。こ
の活動派「トークルアクルレッジ（ｔｏｋｅｎ　ａｃｋ
）ＪメツセージをソースＢＧＭに送ルコとによりト−ク
ルを肯定゛応答しているブリッジにより例示される。そ
うでない場合には、マスターＢＣＭはトークンをブリッ
ジに送ることを再び行なう。

ソースＢＧＭに「トークンアクルツジ」メツセージを戻
した後に、ブリッジはトークンを目的地つまシ目的ＢＧ
Ｍに送る。ブリッジは所定の周期、はぼ２メツセ一ジ時
間の間待ち、回路網の活動をチェックする。活動がある
場合には、トークンは目的ＢＧＭに送られたものとされ
る。いかなる活動もブリッジによって検出されない場合
には。

第１の誤りの際に、ブリッジはノイズが回路網メツセー
ジを崩壊したという仮定の下に再び目的ＢＧＭにトーク
ンを送ろうと試みる。ブリッジは次に再び待ち１回路網
の活動をチェックする。２メツセージ遅延、すなわち第
２の誤りの後に依然として全く活動がない場合には、ブ
リッジはトークンをソースＢＣＭに戻そうと試みる。ブ
リッジは目的ＢＧＭがトークンを受信しなかったことを
示す「ｔｏｋｅｎ　ｎ、ａｋｊメツセージを送信する。

ブリッジは次に２メツセージ遅延の間待ち、活動をチェ
ックし、ソースＢＧＭあるいは目的ＢＧＭからどのよう
な活動もない場合には、ブリッジはトークンをソースＢ
ＧＭに再送信しようとする。ブリッジは目的ＢＧＭがト
ークンを受信しなかったことを示す「ｔｏｋｅｎ　ｎａ
ｋＪメツセージを送信する。再度、ブリッジは２メツセ
ージ遅延を待ち、ソースＢＧＭあるいは目的ＢＧＭから
の活動をチェックする。

いかなる活動も検出されなかった場合には、ブリッジは
１回路網上にノイズが多すぎて信頼性のある遅延ができ
ず、そして再試行を停止する。ブリッジは次にＢＧＭを
タイムアウトにさせ、また新しいトークンを発生する。

正常な動作においては、トークンは蓄積コンピュータイ
ンターフェースモジュール（ＳＣＩ）からＢＧＭへ次に
戻される。ＳＣＩは次にこれを順に次のＢＧＭに送シ、
更にＳＣＩに戻す。これは蓄積コンピュータが最大可能
アクセスを回路網にアクセスすることを可能にするため
に行なわれる。

全てのＢＧＭはトークンが連続的に送られるというモジ
ュールにヒストリー情報をメモリに記憶する。１つのモ
ジュールが繰シ返してトークンを受は取ることに失敗し
た場合には、ＢＧＭは非動作モジュールを示すためにフ
ラッグをセットする。

ＢＧＭは次にトークンが非動作をモジュールに送られる
回数を最少にする。これは、トークンを非動作つまシ「
ゲット’、　（ｄｅａｄ）Ｊモジュールに送る際の遅延
を最小にするだめにプログラムの制御の下で非動作モジ
ュールを飛び超すことにより実現される。この方法にお
いては、非動作モジュールは３回に１回だけマツプを通
してトークンに送られる。モジュールがトークンを受は
取ると、フーｙッグがクリアされ、そしてそのモジュー
ルに送られるトークンが正常動作に復帰する。

正常なトークンの通過においては、全てのトークンがブ
リッジを介して送られる。モジュールがブリッジを通し
てメツセージを送る際に３つ以上の連続した誤りを記録
した場合には、ソースモジュールはブリッジが非動作で
あることを示すフラッグをセットする。これが起った場
合には、ソースモジュールは別に最初に直接にトークン
を次のＢＧＭに送り１次にブリッジを介して送ろうと試
みる。多くの場合には、ブリッジが非動作になった場合
でも動作し続ける。

一度トークンを受は取ると、目的モジュールがこＸでマ
スタつまシソースモジュールになりそして回路網を介し
て要求を発生する。−回に一つの要求だけが送信でき、
そして放送メツセージの例外はあるが全ての要求がいつ
でも肯定応答される。

肯定応答が所定の時間内に目的モジュールから受信され
ない場合には、ソースモジュールがメツセージを再送信
する。

要求が直接に目的モジュールに送信された場合には、モ
ジュールは、要求を再送信する前に、所定の時間周期の
間、典型的には２メツセージ遅延の間待つ。要求がブリ
ッジを介して送信された場合には、モジュールは典型的
には再送信する前に４メツセージ遅延の間待つ。目的モ
ジュールからいかなるデータも受信しなかったという機
会を最小にするために、目的モジュールが非動作である
という判断をする前にメツセージは数回、典型的には４
回再送信される。

放送メツセージは受信の目的モジュールのどれによって
も肯定応答されない。しかし、放送メツセージは正規の
メツセージと同じルーチンを伴う。

放送メツセージは、全てのモジュールがデータを受信し
たことを保証するために一回以上送信されることが望ま
しい。放送を送る時には、ソースモジュールは別のメツ
セージを送信する前に正規のタイムアウト遅延の間待つ
。これは受信モジュールの各々がメツセージを処理する
だめの十分な時間を与える。

メツセージを目的モジュールに中継するためにブリッジ
を使用する時にはソースモジュールはまずブリッジが動
作状態にあるものと判断する。ソースモジュールが３つ
以上の連続した誤シを記録した場合には、可能なブリッ
ジ故障を示すフラッグがセットされる。この時には１通
常はブリッジを介して中継されるメツセージが別に目的
モジュールに直接に送信され５それがうまくいかない場
合にはブリッジを介して送られる。

第２図は２進制御モジユール（ＢＧＭ）１００及び１０
２の好適対の通信部分のブロック図である。

ＢＧＭとして示されているが、ブリッジモジュールは同
じ信号条件性はフォーマットを用いており、マイクロコ
ントローラもマイクロプロセッサの機能を実行する。モ
ジュール１００は、ライン１０４を介してマイクロコン
トローラ１０６にデータを送信するマイクロプロセッサ
１０２を含んでいる。データはトランシーバ１１０への
ライン１０８上の送信のためにマイクロコントローラ１
０６によりフオーマット化される。トランシーバ１１０
は電力線１１２による結合のためにデジタルデータをア
ナログ信号に変換する。

モジュール１０２からメツセージを受信した時に、トラ
ンシーバ１００はアナログ信号をデジタル形式に変換し
、これがライン１１４を介してサンプラー１１６に結合
される。サンプラー１１６は１１８上にマイクロコント
ローラ１０６へのデータ信号と与える。

キャリア検出器１２０は、電力線上に正当なキャリアが
存在していることを検出するためにトランシーバ１１０
と共に使用される。キャリア検出器は。

多重モジュラ−システムにおける本来的な可能性である
競合の故に、この装置において使用されている。正当な
キャリア信号の検出に応答して、キャリア検出器１２０
は、マイクロコントローラがサンプラー１１６及びトラ
ンシーバ１１０を介して受信したデータを処理すること
を可能にするために。

ライン１２２上にマイクロコントローラ１０６への使用
可能化信号を与える。

モジュール１０２は、トランシーバ１２６及びキャリア
検出器１２８が電力線に結合されている点ではモジュー
ル１００と同様である。トランシーバ１２６の出力はラ
イン１３０によりサンプラー１３２に結合されている。

サンプラー１３２の出力はライン１３４によりマイクロ
コントローラ１３６に結合されている。マイクロコント
ローラ１３６もそれぞれライン１３８及び１４０により
トランジーツク１２６及びキャリア検出器１２８に結合
されている。データはライン１４２を介してマイクロコ
ントローラ１３６とマイクロプロセッサ１４４との間で
結合される。

第３図には、好適な送信されたメツセージセグメントが
ライン１０８上にマイクロコントローラ１０６からトラ
ンシーバ１１０に接続されているものとして示されてい
る。ライン１０８上を送信されたメツセージセグメント
には、ビットｉ及び１＋２が論理レベル「０」として示
され、一方ビッ）ｉ＋１及び１＋３は論理レベル「１」
にある。送信されたメツセージセグメントが電力線１１
２に接続された時に、モータ、コンプレッサ及び他の電
気設備によりミ力線上に誘導された寄生ノイズがメツセ
ージの送信と同時に発生する。このノイズはデータのエ
ラーあるいは正当であるメツセージの阻止を発生させる
。

モジュール１００がメツセージを送信している場合には
、モジュール１０２はネットワークの他の全てのモジュ
ールと共にメツセージを受信する。モジュール１０２の
ライン１３０上の受信したメツセージセグメントはモジ
ュール１００のライン１０８上の送信メツセージセグメ
ントに相当する。受信メツセージセグメントはビット周
期の間寄生ノイズパルスにより特性づけられる。例えば
、ピッ）ｉの周期の間にはノイズパルス１５０が発生す
る。同様に、ビット１千１の間には、ノイズパルス１５
２及び１５４が明らかであり、−芳ビット１＋２の間に
はノイズパルス１５６及び１５８が発生する。受信メツ
セージセグメントは送信メツセージセグメントに相当す
る実質的にノイズフリーのメツセージセグメントを与え
るために、後述するサンプラー１３２により条件づけら
れる。ライン１３４を介してサンプラー１３２カラマイ
クロコントローラ１３６への条件づけされたメツセージ
セグメント入力の場合には、ビットを誤って解釈するマ
イクロコントローラ１３６の機会は実質的に減少する。

サンプラー１３２が使用されていない場合には、マイク
ロコントローラ１３６はビット１＋１の間のノイズパル
ス１５４のようなノイズパルスを誤ってメツセージ中の
正当な論理状態として解釈する。サンプラー１３２の使
用によって、受信メツセージがビットからこのようなノ
イズパルスを除去するように条件づけられ、これによっ
てデータの誤った読み取りをなくす。

第４図は第１図に用いられたブリッジモジュールのトラ
ンシーバ回路及びキャリア検出回路を示している。第４
図において、メツセージは入力ＡＣ電力線（変圧器１次
側）の線Ａ、　Ｂ、　Ｃ及びＮ上に送信される。こ＼で
、線Ａ、　Ｂ、及びＣは共通中性線である線Ｎとは別個
の位相を有する線である。線Ａ、　Ｂ、及びＣはコンデ
ンサ２００ａ−２００ｃを介して変圧器２０４の巻線２
０３の中性線Ｎに接続されている。各コンデンサ２００
ａ−２００ｃは入力ＡＣ電力線の位相Ａ−Ｃを互いに分
離しながら別個の位相を有する各電力線上にデータの転
送を可能にする。抵抗２０１ａ−２０１ｃはそれぞれコ
ンデンサ２００ａ−２００ｃの両端間に並列に接続され
、回路が４８０１５７５ＶＡＣ電力線から切シ離された
時に放電路を与える。

同様に、メツセージは逓減ＡＣ電力線（変圧器の２次側
）の線り、　　Ｅ、　　Ｆ及びＮ′上に送信される。

こ＼で、線り、　　Ｅ及びＦは共通中性線である線Ｎ′
と別個に位゛相を決められた線である。線り、Ｅ及びＦ
はコンデンサ２０２ａ−２０２ｃを介して変圧器２０４
の巻線２０２の中性、ＩＪＮ／に接続されている。中性
線Ｎ及びＮ′は電力システム間の局部共通中性バスを与
えるために電気的に接続されている。中性線はブリッジ
／リピータに共通である。各コンデンサ２０２ａ−２０
２ｃは逓減ＡＣ電力線位相にある各電力線上のデータの
転送を可能にする。抵抗２０３は、コンデンサ２０２ｃ
の両端間に並列に接続され、回路が２０８ＶＡＣ電力線
から切り離された時にコンデンサの放電路を与える。

変圧器２０４の巻線２０６は巻線２０３に誘導的に接続
されている。巻線２０６の一端は正の１８ボルト電位に
接続され、またコンデンサ２０８を介して設置されてい
る。コンデンサ２１０は巻線２０６の両端部間に接続さ
れている。コンデンサ２１０及び巻線２０６は同調タン
ク回路を形成し、この回路はデータの受信を最適にしな
がらデータメツセージ中のノイズを減衰する。巻線２０
６の他端は抵抗２１を介して点２１４に接続されている
。説明された変圧器結合回路はそれぞれ電力線とモジュ
ールとの間で送信電力線キャリア信号を結合する。この
モジュールは第２図に示されているように単一の三相電
力線にも接続されており、線Ａ、　　Ｅ、　　Ｃ及びＮ
及びコンデンサ２０２ａ−２０２ｃ及び抵抗２０１ａ−
ｃが除去されている。

点２１４はツェナーダイオード２１６のカソードに接続
され、そのアノードは接地されている。点２１４はまた
電力線キャリアトランシーバ２１８のキャリア入力／出
力端子（ＣＡＲＩｌｏ）にも接続されている。トランシ
ーバ２１８は典型的にはＮａｔｉｏｎａｌＳｅｍｉｃｏ
ｎｄｕｃｔｏｒ　Ｃｏｒｐｏｒａｔｉｏｎにより製造さ
れたキャリア電流トランシーバ、商品番号ＬＭ１８９３
である。トランシーバ２１８の動作は刊行物１’−Ａ　
ＮｅｗＣａｒｒｉｅｒ　Ｃｕｒｒｅｎｔ、　Ｔｒａｎｓ
ｃｅｉｖｅｒ　１．αＪ　（Ｍｉ　ｔ、ｃｈｅｌｌＬｅ
ｅ、ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｏ
ｎｓｕｍｅｒ　Ｅｌｅｃｔｒｏｎｉｃｓ。

Ｐａｒｔｌ、Ｖｏｌｕｍｅ　（Ｊニー２８．　ＮｃＬ３
．　Ａｕｇｕｓｔ　１９８２　）汲び「Ａ　Ｃａｒｒｉ
ｅｒ　Ｃｕｒｒｅｎｔ　Ｔｒａｎｓｃｅｉｖｅｒ　１．
　Ｇ、　ｆｏｒ　ＤａｔａＴｒａｎｍｉｍｍｉｏｎ　ｏ
ｖｅｒ　ｔｈｅ　Ａ　Ｇ　Ｐｏｖｅｒ　ＬｉｎｅｓＪ（
Ｄｅｎｎｉｓ　Ｍ、　Ｍｉｔｉｃｅｌｌｉ　、Ｍｉｃｈ
ａｅｌ　Ｅ　、　ｗｒｌｇｈｔ、　Ｉ　ＥＥＥＪｏｕｒ
ｎａｌ　ｏｆ　５ｏｌｉｄ　５ｔａｔｅ　Ｃ１ｒｃｕｉ
ｔｓ、Ｖｏｌｕｍｅ　Ｓ　Ｃ−１７、Ｎｎ　６．　Ｄｅ
ｃｅｍｂｅｒ　１９８２　）に説明されている。

トランシーバ２１８は、論理高つまり「］」信号が送信
／受信選択入力（Ｔ　ｘ　／Ｒｘ　）に入力された時に
、送信データ入力（ＴｘＤ）に受信したデジタルビット
ストリーム信号を周波数偏移キーインク変調されたアナ
ログ信号出力に変換する。このＴｘ／Ｒｘ入力は抵抗２
２６を介して正の５ボルト電位に接続される。送信され
た信号はトランシーバ２１８がら出力され、ブースト段
を通ってトランシーバ２１８の外部に接続される。

ブースト段は、トランジスタ２２２のベース・エミッタ
間に接続されている抵抗２２０を含んでいる。

トランジスタ２２２は、トランシーバのブーストベース
端子（ＢＢ）に接続されたベースと、トランシーバのブ
ーストエミッタ端子（ＢＥ）に接続されたエミッタとを
有している。トランジスタ２２２（７）　：ｆｆレクタ
は点２１４に接続されている。トランジスタ２２２のエ
ミッタは抵抗２２４を介して接地されている。

受信モードにある時には、Ｔ　ｘ／Ｒｘ入力は論理低つ
まりｒＯＪ信号により駆動される。ＣＡＲＩ／○入力端
における点２１４からのキャリア信号入力はシリアル周
波数偏移キーインク（ＦＳＫ）されたビットストリーム
として与えられる。トランシーバは、受信出力（ＲＸＤ
）端において対応するシリアルデジタルビットストリー
ムが存在するようにＦＳＫデータをデジタル形式に変換
する。

トランシーバ２１８に関連したディスプレイ回路トラン
シーバが送信あるいは受信モードにある時を示すために
使用される。このディスプレイ回路はＴｘ／Ｒｘ入力に
接続された入力を有するインバータ２２８を有している
。インバータ２２８の出力はＬＥＤ２３０のカソードに
接続されている。ＬＥＤ２３０のアノードはプルアップ
抵抗２３２を介して正の５ボルト電位に接続されている
。Ｔ　ｘ／Ｒｘ信号が、高にある時に送信モードであシ
、ＬＥＤ２３０　が送信モードを示す発光を行なうよう
に導通する。受信データ（ＲｘＤ）出力は同様にプルア
ップ抵抗２３８を介して正の５ボルト電位に接続されて
いる。

Ｔｘ／Ｒｘ入力はツェナーダイオード２３４のアノード
にも接続されているダイオード２３４のカソードはコン
デンサ２３６を通して接地され％また抵抗２３７を通し
てトランシーバ２１８の入力（ＡＬＣ）に接続されてい
る。トランシーバ回路のこの部分がトランシーバ２１８
の自動レベル制御回路を制御するために使用される。

トランシーバ２１８へ供給された電力は典型的には正の
１８ボルトでありＶ十入力端に与えられる。

■＋入力は並列接続コンデンサ２４０及び２４２を介し
て接地されている。トランシーバ２１８はＺ入力端に内
部５．６ボルト基準ツェナーダイオードを有している。

２入力端は抵抗２４４を介して正の１８ボルト電位に接
続されている。コンデンサ２４６は’ＣＡＰＩ及びＣＡ
Ｐ２人力間に接続されており、ＦＦＩＥＱ入力は直列接
続された抵抗２４８及びポテンショメータ２５０を介し
て接地されている。ポテンションメータ２５０はキャリ
ア中心周波数を決定する。

リミッタフィルタ入力（ＬＦ）はコンデンサ２５２を介
して接地されている。同様に、オフセットホールドコン
デンサ入力（ＯＨＣＡＰ）及びノイズ積分器入力（ＮＩ
）はそれぞれコンデンサ２５４及び２５６を通して接地
されている。トランシーバフェーズロックループフィル
タ人力（ＰＬＬＦｌ）は直列接続の抵抗２５８及びコン
デンサ２６０を介して第２のフェーズロックループフィ
ルタ（ＰＬＬＦ２）に接続されている。

キャリア検出手段はスイッチあるいはジャンパ２６２を
介して点２１４に接続されている。直列接続のコンデン
サ２６４及び抵抗２６６はジャンパ２６２を介し゛て点
２１４を増幅器２６８の非反転入力に接続する。この増
幅器２６８の非反転入力は抵抗２７０を介して接地され
ている。背中合わせのダイオードであるダイオード２７
２及び２７４は増幅器２６８の非反転入力と接地との間
に接続されており、トランシーバが電力線上に受信の強
いキャリア信号あるいはＡＣ線からの大きいノイズを送
信している時に信号の振幅をキャリア検出回路内に制限
する。直列コンデンサ２６４及び抵抗２６６がキャリア
検出回路内に含まれておシ、トランシーバが電力線上に
送信している時のトランシーバ出力の短絡を防止する。

増幅器２６８の反転入力はポテンショメータ２７６のセ
ンター・タップに接続されている。ポテンショメータ２
７６は接地と抵抗２７８の一端との間に接続されている
。抵抗２７８の他端は正の５ボルト電位に接続されてい
る。コンデンサ２８０は増幅器２６８の反転入力と接地
との間に接続されている。増幅器２６８への入力電力は
５ボルト電位に接続された電圧入力によりあたえられ、
電力人力もコンデンサ２８２を介して接地されている。

増幅器２６８は典型的にはＬ　Ｍ　３８３デュアル増幅
器チップの半分である。

増幅器２６８の出力はダイオード２８４のアノードに接
地され、このダイオード２８４のカソードはコンデンサ
２８６を通して接地されている。増幅器２６８の出力は
プルアップ抵抗２８８を介して正の５ボルト電位にも接
続されている。抵抗２９０がダイオード２８４のアノー
ドとカソードとの間に接続されている。

ダイオード２８４のカソード、抵抗２９０及びコンデン
サ２８６の接続点は増幅器２９２の反転入力端に接続さ
れている。増幅器２９２は典型的にはＬＭ３８３デュア
ル増幅器チップの半分である。増幅器２９２の出力は、
抵抗２９４，２９６，２９８及び３００から成るフィー
ドバック回路を介して増幅器２９２の非反転入力端に接
続されている。正の５ボルト電位はフィードバック回路
に接続されている。正の５ボルト電位は限流抵抗３０２
を通してＬＥＩ：）３０４のアノードに接続され、この
ＬＥＤ３０４のカソードゝは増幅器２９２の出力端に接
続されている。Ｌ、ＥＤ３０４はキャリアが検出された
時に発光する。

キャリア検出器回路の基本動作は、増幅器２６８の非反
転入力端に受信された信号が増幅され、整流器回路（ダ
イオード２８４％抵抗２９０）に出力され１次にこれが
コンデンサ２８６を充電するというものである。Ｆ波さ
れたＤＣ電圧がコンデンサ２８６に存在し、これは増幅
器２６８の入力端におけるキャリア振幅の関数である。

キャリア検出回路の出力段（増幅器２９２及びフィード
バック回路）基本的には比較器回路である。コンデンサ
２８６上の電圧が増幅器２９２の非反転入力端に確立さ
れている基準に達しだ時に、増幅器２９２の出力電圧が
状態を変える。そのだめ、信号ＣＡＲＤＥＴはキャリア
信号が比較器２６８の入力端に存在しているか否かに応
じるので論理「１」又は「０」が増幅器２９２の出力端
に存在する。ポテンショメータ２７６はキャリア信号を
検出する際の入力段の感度をセツトするように比較器２
６８のスレシホールドを調整できる。

第５図は電力線からトランシーバによって受信されたデ
ータをサンプリングするブリッジサンプリング手段を示
している。第５図には、電力線上を送信するだめのデー
タを形成し、受信したフォーマット化メツセージからデ
ータを抽出し、そしてトークン及びメツセージ通信プロ
トコル内の処理機能を実行するマイクロコントローラ手
段も示されている。

サンプリング手段はシフトレジスタ４００及び４０２）
カラ／り４０４及び論理ゲート４０６及び４０８から成
っている。シフトレジスタ４００及び４０２は典型的に
は商品番号７４ＨＣ１６４である８ビットシリアルイン
・パラレルアウトシフトレジスタである。

シフトレジスタ４００は、トランシーバ２１８のＲｘＤ
出力に接続された１対の信号入力（Ａ及びＢ）と、４０
ＫＥ（ｚ発掘器（図示せず）に接続されたクロック入力
（ＣＬＫ）とを有している。シフトレジスタ４００のク
リア入力（ＣＬＫ）がマイクロコントローラ４１０の出
力（Ｄ２）に接続されている。シフトレジスタ４００の
出力（ＱＡ）は排他ＯＲゲート４０６の入力端に接続さ
れている。シフトレジスタ４００の別の出力（ＱＨ）は
シフトレジスタ４０２の１対の信号入力（Ａ及びＢ）に
接続されている。

シフトレジスタ４０２のクロック入力（ＣＬＫ）　は４
０ＫＨｚクロック信号を受信するために接続されている
。シフトレジスタ４０２のクリア入力（ＣＬＫ）はマイ
クロコントローラ４１０の出力（ＤＩ）に接続されてい
る。スイッチあるいはジャンパ４１２がシフトレジスタ
４０２の出力（ＱＦ比出力るいはＱ）（出力）をゲート
４０６の別の入力へ選択的に接続することを可能にする
。ゲート４０６の出力はインバータ４０８を介してカウ
ンタ４０４のカウント可能入力（ＣＴＥＮ）　に接続さ
れる。

カウンタ４０４は共形的には部品番号７４ＨＣ１９１で
ある４ビツト２進アツプ／ダウンカウンタである。シフ
トレジスタ４０２の選択された出力（ＱＦあるいはＱＨ
）はカウンタ４０４のダウン／アップ入力（ＤＮ／ＵＰ
）に接続される。カウンタ４０４のクロック入力（ＣＬ
Ｋ）は４０ＫＨｚ発振器に接続され。

一方ロート９データ入力（ＬＤ）はマイクロコントロー
ラ４１０のＤ１出力に接続されている。カウンタ４０４
のデータ入力（Ａ、　　Ｂ、　Ｃ及びＤ）はインバータ
４１４の出力端への接続によって低に保持されてお沙、
このインバータ４１４はプルアップ抵抗４１６を介して
正の５ボルト電位に接続された入力を有している。スイ
ッチあるいはジャンパ４１８はカウンタデータ入力（ａ
）を選択的にインバータ４１４の出力端にあるいは抵抗
４１６を介して５ボルト電位に接続する。カウンタ４０
４の出力（ＱＤ）はバッファ４２０の入力Ａに接続され
、このバッファ４２０はマイクロコントローラ４１０の
入力Ｇ２に対応する出力Ｙ１を有している。

マイクロコントローラ４１０はシングルチップマイクロ
コントローラ、例えばＮａｔｉｏｎａｌ　Ｓｅｍ１ｃｏ
ｎｄＵｃｔｏｒＣｏｒｐｏｒａｔｉｏｎの部品番号Ｃ０
Ｐ４４０のマイクロコントローラチップである。マイク
ロコントローラ４１０は内部演算論理ユニット、プログ
ラムメモリ、入力及び出カバソファ、命令デコード制御
論理及び内部データバスを有している。マイクロコント
ローラ４１０は１対の６進スイツチ４２２及び４２４に
接続された入力ポートＬＯ−Ｌ７を有している。ボー）
ＬＯ−Ｌ３は６進スイツチ４２２に接続され、各接続線
がそれぞれプルアップ抵抗４２６ａ−４２６ｄを介して
正の５ボルト電位に接続されている。ポートＬ４−Ｌ７
は６進スイツチ４２４に接続され、各接続線はそれぞれ
プルアップ抵抗４２６ｅ、−４２６ｎを介して正の５ボ
／１，１−電位に接続されている。６進スイツチ４２２
及び４２６はブリツジステーショ／アドレスを確立する
ためにＬ入力ポートにおいて論理「１」又は「０」のど
ちらかの選択的配置を可能にする。６進スイツチ４２２
の位置は８ビツトステーシヨンアドレスの４つの最下位
ビットを決定する。Ｌｙｔ？−トはマイクロコントロー
ラ４１０の内部バッファレジスタに接続される。内部バ
ッファレジスタ内に配置されたステーションアト９レス
は内部データビットによってＲＡＭメモリに接続され、
ブリッジがデータメツセージあるいはトークンによって
アドレス指定されている時にマイクロコントローラによ
る識別の際に使用される。

４ＭＨｚクロック信号がプロセッサタイミング用に発振
器４２８からマイクロコントローラ４１０のクロック入
力（ＣＬＫＩ）　　に与えられる。４　ＭＨｚクロック
信号はデュアル４ビツト十進カウンタ４３０の一方の半
分のＡ入力にも接続されている。カウンタ４３０ａの最
上位ビット出力（ＱＤ）はデュアル４ビツト十進カウン
タ４３０ｂの他方の半分の入力端に接続されている。カ
ウンタ４３０ｂの最上位ビット出力はレジスタ４００及
び４０２の（ＣＬＫ）入力及びカウンタ４０４に接続さ
れている。カウンタ４３０ａ及び４３０ｂは４　ＭＨｚ
クロック信号を、サンプリング回路において使用される
４０　ＫＨｚクロック信号に分周する。

デツトマンタイマーはカウンタ４３２ａ、４３２ｂ。

４３４ａ、４３４ｂ、４３６ａ汲び４３６ｂを有してい
る。

これらのカウンタは第１段への入力クロック信号４３０
ａが１０の因数によって割シ算されるようにカスケード
接続されている。好適な構成がサンプリング回路を介し
て与えられた４０ＭＨｚクロック信号を参照して先に説
明された。最後のカウンタ４３６ｂは１０による割り算
がないように（ＱＡ）出力を最上位ビットとして接続す
る。（リセット信号がない場合には）以下に説明される
カウンタ４３６ｂの（ＱＡ）出力端において２．５秒毎
に発生する信号はデツトマンタイマー回路に与えられる
。カウンタ４３６ｂの出力（ＱＡ）はＤ形フリップフロ
ップ４３８のＤ入力に接続されている。フリップフロッ
プ４３８のＣ入力はカウンタ４３２ｂのＱＤ出力に接続
されている。フリップフロップ４３８のプリセット入力
（ＰＲ）はプルアップ抵抗４１６を介して正の５ボルト
電位に接続されている。クリア入力（ＣＬＲ）はＡＮＤ
ゲート４５４の出力端に接続されている。フリップフロ
ップ４３８のｑ出力はＤ形フリップフロップ４７０のブ
リット入力（ＰＲ）に接続されている。フリップフロッ
プ４７０のＤ及びＣ入力は抵抗４１６を介して５ボルト
電位に接続されている。フリップフロップ４７０のＱ出
力はマイクロコントローラ４１０の入力ＩＮ３に接続さ
れている。フリップフロップ４７０のＱノット出力はＡ
ＮＤゲート４５０の入力端に接続されている。ＡＮＤゲ
ート４５０の出力はゲート４６８の入力端に接続されて
いる。フリップフロップ４７０のクリア入力はＡＮＤゲ
ート４４２の出力端に接続されている。ＡＮＤゲート４
４２はインバータ４７６を介してマイクロコントローラ
４１０のＨＩ出力に接続された一方の入力゛　と、ゲー
ト４５４の出力端に接続された他方の入力とを有してい
る。ＡＮＤゲート４４４はフリップフロップ４３８のＱ
出力に接続された一方の入力と、ゲート４５４の出力に
接続された他方の入力とを有している。ゲート４４４の
出力はＮＡＮＤゲート４５２の入力端と、マイクロコン
トローラ４１０のリセット入力（Ｒ３Ｔ）端とに接続さ
れている。ゲート４４４の出力は、マイクロコントロー
ラをリセットするために使用されるＭＲ−信号である。

モジュールの附勢に応じて、パワーリセット信号は、パ
ワーがパワーリセット回路内に比較器のセットにより決
定される所定レベルに達するまで、ＭＲ信号を論理的空
白状態に保持するためにゲート４４４を介して接続され
ているゲート４５４に信号を与えるという通常の回路（
図示せず）から供給される。パワーリセット回路はリセ
ット論理と共に、全ての論理要素の電圧レベルが動作レ
ベルに達するまでマイクロコントローラがリセット状態
に保持されることを保証する。スイッチ４６４．それぞ
れ５ボルト電位に接続されたプルアップ抵抗４６０及び
４６２から成るマニュアルリセット回路はＮＡＮＤゲー
ト４５６及び４５８の各入力に接続されている。ＡＮＤ
ゲート４５６及び４５８の出力はそれぞれ他方の入力端
に接続されている。ＮＡＮＤゲート４５６及び４５８の
出力はＡＮＤゲート４５４の入力端に接続されている。

スイッチ４６４を一方の位置から他方に切り換えると、
リセット信号がマニュアルリセット回路、ゲート４５４
及びゲート４４４を介してマイクロコントローラ４１０
のリセット入力端に供給され、る。

マイクロコントローラ４１０は一連の汎用出力（Ｄｏ−
Ｄ３）を有し、各出力はマイクロコントローラ１１０の
内部バッファレジスタに接続されている。出力（Ｄｏ）
は電力線上の送信のためにフォーマット化データつまり
シリアルビットストリームを与よるようにトランシーバ
２１８のＴｘＤ入力に接続されている。

出力（ＤＩ）は、バッファ４２０のリセット入力（Ｇ）
シて接続された出力を有するリセット論理インバータの
入力端に接続されている。出力Ｄ１は直接にカウンタ４
０４のロードデータ入力（ＬＤ）及びシフトレジスタ４
００及び４０２のクリア入力（ＣＬＲ）にも接続されて
おり、フォーマット化ビットストリームの送信の後にそ
れらの動作をそれぞれリセットする。これらの要素のリ
セットは、以後のデータに正当性を与えるいかなる外来
信号もクリアすることである。出力（Ｄ２）はトランシ
ーバ２１８のＴ　ｘ　／Ｒｘ人力に接続され、この線上
の信号の状態がトランシーバ２１８の送信回路あるいは
受信回路を使用可能にする。

出力（Ｄ３）はインバータ４６６を介してゲート・１６
８の入力に接続されている。ゲート４６８の出力は抵抗
４７０を介してＬＥＤ４７２のアノードに接続されてい
る。ＬＥＤ４７２　のカソードは接地されている。

ＬＥＤ４７２は、出力（Ｄ３）の信号が低であってゲー
ト４５０から出力が高である時に発光する。出力（Ｄ３
）はマイクロコントローラ４１０を介してセットされ、
ゲート４５０からの出力はプツト９マンタイマー回路が
切れ−Ｃおらずかつリセット信号（ＭＲ−）が能動でな
いという条件に基づいてセットされる。

ＬＥＤ４７２の発光はマイクロコントローラ４１０が動
作状態にあり、いかなるデツトマンタイムアウトも発生
しておらずまだモジュールがＯＫであることを示してい
る。

マイクロプロセッサ４１０は２つの別の汎用量カポ−）
（ＨＯ及びＨＩ）も使用している。出力（ＨＯ）はイン
バータ４７４を介してゲート４５２の一入力端に接続さ
れ、デツトマンタイマー回路をリセットする。マイクロ
コントローラ４１０は１００ミリ秒毎にデッドマンタイ
マ二にパルスを送り、タイマーを時間切れてならないよ
うにする。これはブリッジが依然として動作状態にある
という指標として使用される。出力（Ｈｌ）はインバー
タ１７６を介してゲート４４２の入力に接続され、デツ
トマンタイムアウトが発生したことを示すフラッグをリ
セットする。

マイクロコントローラは４つの゛汎用入力（ＩＮＱ−工
Ｎ３）を使用している。入力（ＩＮＱ及びＩＮＩ）は、
ゾルアップ抵抗４８０を介して正の５ボルト電位に接続
することにより、常に論理高つまり「１」に接続されて
いる。

キャリア検出回路から与えられたキャリア検出信号（Ｃ
ＡＲＤＥＴ−）はマイクロコントローラ４１０の入力（
ＩＮ２）に接続されている。キャリア検出信号ハ、マイ
クロプロセッサがサンプリング回路から０３入力端に受
信したデータスｈ　’Ｊ−ムの処理を開始することを可
能にする。

第６図のフォーマット化ビットストリームは。

受信トランシーバを同期しかつインシャルメッセージエ
ラー検出のだめの３つの部分のプリアンプルを含んでい
る。プリアンプルは、ＰＬＯ初期設定周期、これに続く
送信／受信同期化周期、これに続く固有のコードワード
から成っている。この固有のコードワードは同期化エラ
ーを検出する機会を最小にするために解析的に選択され
る。

プリアンプルの第１の部分は、「１」と「０」とが交互
する４つのサイクルから成るＰＬＯ初期設定である。Ｐ
ＬＯ初期設定シーケンスは受信トランシーバにより使用
される。受信トランシーバの自動調整機能は、入来する
キャリアをロックするフェーズロックループのために、
受信されるべき１つの高及び低遷移を要求する。このよ
うに、ＰＬＯ回路は、第１の１及びＯ遷移の際に正当な
受信データを出力することを保証できない。しかし、こ
の時間中には、受信ユニットはビットタイムのスター゛
トを決定している。遷移が発生した時に受信クロックを
初期設定することによりこれが行なわれる。第１の遷移
が正当であることが保証されないので、クロックを同期
化するだめに受信器に対して３つの別の高−低遷移があ
る。遷移の際の重大な遅延を発生せずに、数多い機会と
して受信器を入来する信号に同期することを可能にする
ために１回ではなく３回の遷移が与えられる。

プリアンプルの第２の部分は送信／受信同期化周期から
成っている。送信器は２つの０を送シ、続いて１．２つ
のＯそして２つの０を送る。これはＰＬＯ初期設定シー
ケンスが完了したことを示すために受信器によって使用
される。受信器が初期設定シーケンスにおいて１点以上
において同期化することが可能であるので、プリアンプ
ルのこの部分は、受信器が初期設定の終端を容易に特定
でき次のコードワードをチェックする準備ができるとい
うように設計されている。受信したビットストリーム中
の２つの０の第１の発生を待つことによりこれが実行さ
れる。これはプリアンプルの第１の部分中のＯ及び１パ
ターンの交替によって容易に微分できる。２つの０の第
１の列が誤って受信された場合には、送信器は２つのＯ
の第２の列を送信する。これは受信器が初期設定シーケ
ンスの終端を正しく特定する２度目の機会を与える。

プリアンプルの第３の部分は、受信マイクロコントロー
ラが入来メツセージと正しく同期したことを証明するた
めに使用される電力線通信メツセージフォーマットに固
有のコードワードから成つている。このコードワードゝ
は２つのｒＯＪ　、これに繞く３つの「１」、これに続
く「０」、「１」および「０」から成っている。マイク
ロコントローラの内部ファームウェアによるこのシーケ
ンスの検証に応じて、受信マイクロコントローラは正当
なメツセージが続くことを決定する。一度コードワード
が受信マイクロコントローラにより検証されると、マイ
クロコントローラはメツセージのデータ部分を再同期し
ない。

マイクロコントローラチップは多くの機能ブロックから
構成されており、これらは中央処理ユニ゛ット（ＣＰＵ
）、演算論理ユニツ）　（ＡＬＵ）、読取り専用メモリ
（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）。

カウンタ／タイマーユニット、及び入力−出力回路を含
んでいる。全てのこれらの機能ブロックは送信及び受信
動作の両方の間に使用される。

送信中には、全体のメツセージがまず、マイクロコント
ローラの内部ＲＡＭ内で構成され、メツセージが一連の
逐次ビットとして記憶される。一度メッセージが発生さ
れると、マイクロコントローラがＴ　ｘ　／Ｒｘ出力（
Ｄ２）を論理１にセットする。

これがＰＬＯ）ランシーバを送信状態にする。マイクロ
コントローラは次にＴｘＤ出力（ＤＯ）を送信メツセー
ジ中の第１のビットの状態にセットする。

カウンタ／タイマーは次にビット時間（１／２３００秒
）毎に一度ＣＰＵを割シ込ませるようにセットする。カ
ウンタ／タイマーの割り込みが発生した時には、マイク
ロコントローラは次にメツセージ中の次のビットを送信
する。

受信中には、マイクロコントローラはＲｘＤ（Ｇ３）入
力及びＣＡＲＤＥＴ−（ＩＮ２）入力を使用する。

ＣＡＲＤＥＴ−が論理「１」から論理「０」への遷移を
行なった時に、マイクロコントローラはこれを、メツセ
ージが送信されていることの指標として使用する。次に
これはＲＸＤ入力からの入来データをチェックしそして
高−低遷移を待つ。この遷移はビット時間のスタートを
指定するっマイクロコントローラは％ビット時間の間遅
延し１次にカウンタ／タイマーに受信ビットの中心から
ビット時間（１／２３００秒）毎に一回割シ込みを開始
させる。

カウンタ／タイマーの割シ込みが発生した時には、マイ
クロコントローラはＲｘＤ入力の状態を読み取シそして
ＲＡＭ内にこのビットの状態を保存する。ビットを逐次
に保存することにより、マイクロコントローラは全体の
受信メツセージをＲＡＭ内に構成する。

完了すると、チェックサムが計算され受信メツセージに
ついて検証される。

コードワードは「１」から成るメツセージスタートビッ
トを伴っている。メツセージデータがスタートビットに
続く。メツセージデータは最上位バイトから最下位バイ
トへ送信され、そして各バイト内では最上位ビットから
最下位ビットに送信される。

フレーム制御バイトが直ちにスタートビットに続きｓ８
ビットフィールド９がトークン、システム放送メツセー
ジ、モジュール命令、初期システムデータ、モジュール
要求あるいは入力／出力命令等のようなメツセージ形式
を特定するために使用される。

ソース制御バイトがフレーム制御バイトに続き、これは
メツセージを開始するモジュールのアドレスを有する８
ビツトフイールドゝである。このアビレスは各モジュー
ルについての所定の固有の識別アトゝレスにセットされ
る６進スイツチによって決定される。ソースアドレスバ
イトは送信を始めだモジュールを識別する。メツセージ
データストップ／スタートビットがソースアドレスバイ
トに続いている。

このビットは「１」とこれに続り「０」である。

ソースアドレスバイトに続いて、メツセージデータスト
ップ／スタートビットがフォーマットマイクロコントロ
ーラにより受信メツセージデータ中に配置される。メツ
セージデータストップ／スタートピッ］・は受信マイク
ロコントローラにより入来データについての同期を検証
するために使用さハる。メツセージデータストップ／ス
タートビット１６ビツトの間隔で送信されたメツセージ
中に配置される。

メツセージデータストップ／スタートビットの第１回の
発生の後に５メツセージを受信するべきモジュールのア
ドレスを含んでいる目的アドレスバイトとじて指定され
た８ビットフィールドが続く。目的アト９レスビツトに
続いて、メツセージデータがブリッジモジュールを介し
て送信された時に８ビツトフイールドゞが使用される。

このアドレス情報は最終の目的地を決定するためにブリ
ッジモジュールによって使用される。このアドレスがブ
リッジアビレスに一致した場合には、目的はブリッジ自
体である。他のアドレスがある場合にはブリッジはメツ
セージをその特定されたモジュールに再送信する。

アドレス拡張バイトの後に典型的には「１」とこれに続
く「０」であるメツセージデータストップ／スタートビ
ットが続く。前述したように、メツセージデータストッ
プ／スタートビットは入来データの同期を検証するため
に受信マイクロコントローラによって使用される。

メツセージデータストップ／スタートビットの第２のグ
ループはデータフィールドを伴う。データフィールドは
、第５図に示されているように単一バイト（８ビツト）
データフィールドであるかあるいは９バイト（７２ビツ
ト）データフィールドである。データフィールド９が９
バイトから成る時には、１６ビツト間隔でメツセージデ
ータストップ／スタートビットが前述したように挿入さ
れる。

第６図に示したように、データフィールビは、単一のデ
ータフィールド９バイトでありチェックサムバイトが後
に続く。チェックサムバイトは２つの４ピントチエツク
値を含む８ビツトフイールドゝである。第１のチェック
値はメツセージデータストップ／スタートビット、つま
り、フレーム制御バイト、ソースアドレスバイト、目的
アドレスバイト、アドレス拡張バイト及びデータフィー
ルドバイトを除いてメツセージゲータ内容の４ビット排
他的ＯＲである。第２の４ビツトチエツク値は。

「１」にセットされているメツセージデータストップ／
スタートビットを除いて、メツセージデータ中のビット
番号の４ビツトサムである。チェックサムバイトは、受
信されたメツセージデータビットが受信されたメツセー
ジデータビットに対して正確であることを示すだめに使
用される。チェックサムビットにば２メツセージ送信の
終端を示すストップビットが続く。ストップビットは２
つの「０」として送信される。

受信モジュールキャリア検出回路がキャリア信号を検出
した時に、これは受信マイクロコントローラに信号ＣＡ
ＲＤＥＴ−を与える。この信号はマイクロコントローラ
が他の同時に発生している処理に割り込み、そしてメツ
セージを受信することを可能にする。トラン７−バの同
期化が前述したようにメツセージのＰＬＣ初期設定周期
の間に発生する。受信マイクロコントローラの同期化は
第１の高−低遷移が送信／受信同期化周期中に発生した
時に完了し、この点でマイクロコントローラがその受信
クロックを開始する。高−低遷移の発生の後に受信マイ
クロコントローラが同じビット時間に入来データの状態
について３つ別の読み取りを行なう。２アウト・オブ°
３読み取りがデータが依然として低状態にあったことを
示した場合ては、同期化したことが確認される。３つの
読みとりのうちの少なくとも２つがデータが低状態にな
いことを示した場合、例えば第１の高−低遷懲がノイズ
スパイクにより発生された場合には、受信マイクロコン
トローラはこの時は受信クロックを同期しない。受信マ
イクロコントローラは次に送信／受信同期化同期におけ
る第２の高−低遷移まで再び待つ。

多重読み取り法を使用することにより、入来データの正
当性についてのノイズスパイクの影響が最小にできる。

入来メツセージの受信の間に、受信マイクロコントロー
ラは入来データについて再同期することが必要であるこ
とを検出する。これが発生した時に、マイクロコントロ
ーラが立上り縁の位置を予測することを試みる。

受信マイクロコントローラは、同期化が入来データにつ
いて正しいことを検証するだめにコードワードを探す。

マイクロコントローラは受信コードワードを対応ビット
のプログラムされたシーケンスに比較する。検証によっ
て、受信マイクロコントローラは正当なメツセージが続
くことを知る。

マイクロコントローラはコードワードの第１の高−低遷
移の際にその内部受信器論理を再び同期する。一度コー
ドワードが検証されると、受信マイクロコントローラは
メツセージのデータ部分の間に再同期しない。受信コー
ドワード ントローラにより検出されたエラーを含んでいる場合に
は，マイクロコントローラは送信／受信同期化データを
検出するために受信シーケンスを再スタートするように
プログラムされている。

コードワード５及び正しい同期の検出に応じて。

マイクロコントローラはスタービットを探す。スタート
ビットは直ちにコードワード セージデータの始めを示す。

サンプリング回路は受信メツセージビットをサンプリン
グし、ビット周期の間のビットのうちの優勢な状態に対
応する状態の出力信号を与える。

サンプリング回路はデータビットを連続的にサンプリン
グし、４３５マイクロ秒のビット時間（２３００ボー）
の中心部分の間に発生した３７５マイクロ秒周期にわた
ってとられた１５サンプルがビット状態を決定するため
に使用される。第７図は典型的なビット周期の間に発生
したサンプリング法を示している。

サンプリングハードウェアは第５図に示されている。こ
れは、ＲｘＤライン上に受信されたデータが４０ＫＨｚ
クロック速度でサンプリングされ，同じ速度でシフトレ
ジスタ４００及び４０２にシフトされるというものであ
る。４０ＫＨｚ発振器は、要件でないけれども％４ＭＨ
ｚ発振器に同期化される。データがシフトレジスタ４０
２を通る時に４ビツトカウンタ４０４によりカウントさ
れる。カウンタ４０４は高ビットのサンプリングの間は
カウントアンプし。

そしてビットが次の低ビットの間にレジスタ４００及び
４０２を通ってシフトされてい゛る時はカウンタはカウ
ントダウンする。ジャンパ４１２及び４１８が第４図に
示された位置にあれば、カウンタ４０４は、ビット周期
の間に発生した８アウトオブ１５サンプルに最も度々現
われる状態の出力指示をカウンタＱＤ出力（４ビツト２
進カウンタの最上位ビット出力）に与える。ビット周期
中に８以上のサンプルが高にある場合には、ＱＤ高出力
ビットの状態であるとして高出力を与える。ＱＤ高出力
最後の１５サンプルがカウントされた後のビット周期の
間にマイクロコントローラによりサンプリングされる。

１６サンプルがとられた後に３つのサンプルがビット周
期の間にマイクロコントローラによって取られるとして
図示されているが，マイクロコントローラによる１つの
サンプルで十分である。ジャンパ４１２及び４１８を第
４図に示されたものから反対位置へ変えることによって
、カウンタは．１３ビツトサンプルのうち７つが高にあ
る時にＱＤ高出力高であれば１からカウントを始めるよ
うにプリセットされる。

゛前述のサンプリング法を使用することによって、受信
データは、１５０マイクロ秒まで続きそして典型的には
８．３ミリ秒毎に発生するラインノイズから絶縁できる
。入来信号からノイズを除去するだめにこのサンプリン
グ法を使用することによって、マイクロコントローラは
，データ受信におけるボー速度の増加を実現するために
．データの復号に少ない時間しか必要としない。

メツセージの入来メツセージデータ部分の間には、全体
のメツセージが受信されるまでは、ストップ／スタート
ビットの検証を除いて、いかなる他の処理も受信マイク
ロコントローラによって実行されない。

全体メツセージが受信された後に、マイクロコントロー
ラが全体メツセージについてのチェックサムを再計算し
、この計算をメツセージに付加されたチェックサムデー
タに比較する。計算されたチェックサムデータが受信し
たチェックサムデータと一致する場合には正当なメツセ
ージが受信されたものとされる。メツセージデータは次
にマイクロコントローラによって処理される準備が完了
する。マイクロコントローラは、トークンあるいはメツ
セージの目的アビレスバイト内のアトゝレスがソリツジ
モジュールのステーションアドレスであるか否か決定す
る。もしそうであれば、ブリッジは目的モジュールへの
送信のためにメツセージを再びフォーマット化する。再
びフォーマット化されたメツセージは受信メツセージの
アドレス拡張バイトからのステーションアドレスを示す
データを含んでいる。アドレス拡張バイトはブリッジか
ら目的モジュールに送信されたメツセージの目的アドレ
スバイト中に転送される。再びフォーマット化されたメ
ツセージはブリッジがメツセージを送信した時にはソー
スアドレスバイト中にブリッジステーションアドレスを
、そしてアドレス拡張バイト中にはオリジナルモジュー
ルアドレスを含んでいる。再びフォーマット化されたメ
ツセージはデータフィルド中にオリジナルメツセージと
同じ情報を含んでいる。更に、ブリッジは新しいチェッ
クサム値を計算する。

【図面の簡単な説明】

第１図は典型的な電力線キャリア通信装置の回路ブロッ
ク図、第２図は電力線キャリア通信装置の別の実施例の
回路ブロック図、第３図は本発明の電力線キャリア通信
装置を用いた好適対の制御モジュールの回路ブロック図
、第４図は電力線キャリアトランシーバ回路及びキャリ
ア検出回路の回路図、第５図はデータサンプリング回路
及びマイクロコントローラ回路の回路図、第６図は本発
明に使用されたメツセージフォーマットのグラフ表示、
第７図はビット周期サンプリングタイミングのグラフ表
示である。 １０ａ　−ｄ　、　１２ａ　−１２ｄ　、　１６ａ　−
１６ｄ　：電力線、１４：変圧器、　２０．２４．２６
．３０　：　２進制御モジユー３４ニブリツジ、４０：
蓄積コンピュータインターフエーヌ４４：蓄積コンピュ
ータ、　　４Ｂ：ＣＲＴ、５２：プリンタ、　５６　、
６０　：アナログ入カモジュール、（外５名）

Claims (8)

【特許請求の範囲】
1. （１）送信モジュールによって発生された一連のオリジ
   ナルメッセージビットストリームを電力線通信回路網上
   を受信し、かつ対応する中継されたメッセージビットス
   トリームを前期電力線通信回路網上を受信モジュールへ
   中継する電力線キャリア通信装置の変圧器のブリッジ／
   リピータにおいて、電力線通信回路網へ接続するために
   設けられ、オリジナルメッセージビットストリームを受
   信し、かつ中継されたメッセージビットストリームを電
   力線通信回路網上に結合する手段、及び 前記結合手段に接続され、前記オリジナルメッセージビ
   ットストリームの所定の１つに応答して、対応する中継
   されたメッセージビットストリームを発生するプロセッ
   サ手段、 から成ることを特徴とする電力線キャリア通信装置の変
   圧器のブリッジ／リピータ。
2. （２）特許請求の範囲第１項において、前記プロセッサ
   手段が、前記オリジナルメッセージビットストリームの
   他の所定の１つに応答して、所定の受信モジュールによ
   る受信のために対応する中継されたメッセージビットス
   トリームを発生し、また前記結合手段による前記電力線
   通信回路網上への結合のために否定応答メッセージビッ
   トストリームを発生するように前記所定の受信モジュー
   ルの非能動を検出する変圧器のブリッジ／リピータ。
3. （３）特許請求の範囲第１項において、前記結合手段が
   、 前記プロセッサ手段に接続され、前記中継されたメッセ
   ージビットストリームをシリアル２進ビットストリーム
   から周波数偏移キーインクされたビットストリームに変
   換し、かつオリジナルメッセージビットストリームを周
   波数偏移キーインクされたビットストリームからシリア
   ル２進ビットストリームに変換するトランシーバ手段、 前記トランシーバ手段に接続され、前記トランシーバ手
   段に与えられた受信オリジナルメッセージビットストリ
   ームを増幅する変圧器手段、及び前記変圧器手段に接続
   されており、複数の異なった位相の線を有する電力線に
   接続するために設けられており、各位相の線を他のもの
   から絶縁し、前記オリジナルメッセージビットストリー
   ムを前記変圧器手段に結合しかつ前記中継されたメッセ
   ージビットストリームを電力線から前期変圧器手段に結
   合する絶縁手段、 から成る変圧器のブリッジ／リピータ。
4. （４）特許請求の範囲第３項において、更に、前記変圧
   器手段及び前記プロセッサ手段に接続されており、各オ
   リジナルメッセージビットストリームに応答して前記プ
   ロセッサ手段が前記中継されたメッセージビットストリ
   ームを発生することを可能にするキャリア検出信号を与
   えるキャリア検出手段を有する変圧器のブリッジ／リピ
   ータ。
5. （５）特許請求の範囲第４項において、更に、前記トラ
   ンシーバ手段と前記プロセッサ手段との間に接続されて
   おり、各オリジナルメッセージビットストリーム中の各
   ビットの状態を多重サンプリングし、かつ条件付けされ
   た入力メッセージビットストリームを与えるサンプリン
   グ手段を有し、前記条件付けされた入力メッセージビッ
   トストリーム中の各ビットが前記オリジナルメッセージ
   ビットストリーム中の各ビットのうちの優勢なサンプル
   状態に対応する変圧器のブリッジ／リピータ。
6. （６）特許請求の範囲第５項において、更に、前記プロ
   セッサ手段に接続されており、所定のステーションアド
   レス信号を与えるステーションアドレス手段を有し、前
   記プロセッサ手段が前記オリジナルメッセージビットス
   トリームのうちの所定の１つを決定するために前記所定
   のステーションアドレス信号を各オリジナルメッセージ
   ビットストリームの一部分と比較する変圧器のブリッジ
   ／リピータ。
7. （７）特許請求の範囲第１項において、前記プロセッサ
   手段が前記オリジナルメッセージビットストリームのう
   ちの選択された所定の１つに応答し前記選択された所定
   の１つが送信モジュールによって発生されたトークンビ
   ットストリームであって、ブリッジ／リピータにより受
   信されたトークンビットストリームに基づいて所定の受
   信モジュールに向けられた対応ブリッジ／リピータトー
   クンビットストリームを発生する変圧器のブリッジ／リ
   ピータ。
8. （８）特許請求の範囲第１項において、前記プロセッサ
   手段が前記オリジナルメッセージビットストリームの選
   択された所定の１つに応答し、前記選択された所定の１
   つが送信モジュールにより発生されたデータメッセージ
   及び再送信のためにブリッジ／リピータにアドレス指定
   されたビットストリームであって、ブリッジ／リピータ
   により受信されたデータメッセージビットストリームに
   基づいて所定の受信モジュールに向けられた対応ブリッ
   ジ／リピータデータメッセージビットストリームを発生
   する変圧器のブリッジ／リピータ。