JPS623580B2 - - Google Patents
Info
- Publication number
- JPS623580B2 JPS623580B2 JP61020693A JP2069386A JPS623580B2 JP S623580 B2 JPS623580 B2 JP S623580B2 JP 61020693 A JP61020693 A JP 61020693A JP 2069386 A JP2069386 A JP 2069386A JP S623580 B2 JPS623580 B2 JP S623580B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- copper foil
- semiconductor element
- insulating substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/453—Leadframes comprising flexible metallic tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体素子実装用複合印刷配線基板に
係り、詳しく述べるとIC，LSIなどの半導体素子
を収納するための収納孔を有する絶縁基板と上記
半導体素子を封止するに用いる封止樹脂の流出を
防止するための枠と導体間の吸湿防止のための樹
脂コートの役目を兼ね備えた絶縁板とを貼合せた
構造の半導体素子実装用複合印刷配線基板に関す
るものである。
係り、詳しく述べるとIC，LSIなどの半導体素子
を収納するための収納孔を有する絶縁基板と上記
半導体素子を封止するに用いる封止樹脂の流出を
防止するための枠と導体間の吸湿防止のための樹
脂コートの役目を兼ね備えた絶縁板とを貼合せた
構造の半導体素子実装用複合印刷配線基板に関す
るものである。
〈従来の技術とその問題点〉
従来から電子式腕時計、電子式卓上計算機、電
子式カメラなどの小型電気回路基板としては、セ
ラミツク基板あるいは合成樹脂製銅張積層板を用
いて、これに所定の回路を形成し、その基板上に
IC，LSIなどの半導体素子を装着して、金、アル
ミニウム、などの細線で該半導体素子と基板上の
回路とを接続する方法が実施されてきた。
子式カメラなどの小型電気回路基板としては、セ
ラミツク基板あるいは合成樹脂製銅張積層板を用
いて、これに所定の回路を形成し、その基板上に
IC，LSIなどの半導体素子を装着して、金、アル
ミニウム、などの細線で該半導体素子と基板上の
回路とを接続する方法が実施されてきた。
しかしながら、この種電子機器はますます薄型
化の要求が強くなり、このため半導体素子の一部
を基板内に埋込むことによつて薄型化をはかる方
法が採用されるようになつてきている。
化の要求が強くなり、このため半導体素子の一部
を基板内に埋込むことによつて薄型化をはかる方
法が採用されるようになつてきている。
しかして、このような半導体素子を収納するた
めの収納穴２は、これまでは第１図に示すように
銅張積層板よりなる絶縁基板１上に回路３を作成
したのち、該絶縁基板１の所定位置に機械加工に
よつて絶縁基板１の裏面までは貫通しないように
作られている。
めの収納穴２は、これまでは第１図に示すように
銅張積層板よりなる絶縁基板１上に回路３を作成
したのち、該絶縁基板１の所定位置に機械加工に
よつて絶縁基板１の裏面までは貫通しないように
作られている。
しかし、この場合穴あけ加工中に穴周囲の導体
回路が剥離したり、また穴の底面角部がうまく削
れないことから穴の深さの精度が出しにくいなど
の欠点とともに、その作業能率が悪いため加工費
が高くつくなどの問題があつた。
回路が剥離したり、また穴の底面角部がうまく削
れないことから穴の深さの精度が出しにくいなど
の欠点とともに、その作業能率が悪いため加工費
が高くつくなどの問題があつた。
また絶縁基板１上に接続された半導体素子は、
これを機械的衝撃および湿度、汚れ、温度などの
環境条件から保護するために、エポキシ樹脂など
で封止されるのであるが、この封止のために用い
る樹脂液の流出を防止するために、流出防止枠４
を被封止半導体素子周辺に設ける必要があり、さ
らに導体回路間の吸湿による電気絶縁性の低下を
防止するためにエポキシ樹脂などによる樹脂被覆
を施したりしなければならず、このため工程が非
常に煩雑になるという欠点があつた。
これを機械的衝撃および湿度、汚れ、温度などの
環境条件から保護するために、エポキシ樹脂など
で封止されるのであるが、この封止のために用い
る樹脂液の流出を防止するために、流出防止枠４
を被封止半導体素子周辺に設ける必要があり、さ
らに導体回路間の吸湿による電気絶縁性の低下を
防止するためにエポキシ樹脂などによる樹脂被覆
を施したりしなければならず、このため工程が非
常に煩雑になるという欠点があつた。
〈問題点を解決するための手段〉
本発明は、上記のような従来の回路基板におけ
る欠点をことごとく解消すべく検討の結果得られ
たものであつて、半導体素子収納穴とともに半導
体素子上にコーテイングする樹脂のための流出防
止枠と基板上に取付けた回路間の吸湿防止用塗装
樹脂を兼ね備えた表面層用絶縁基板を回路基板上
に設けたところの半導体素子実装用印刷配線基板
を安価にしかも容易に提供しようとするものであ
る。
る欠点をことごとく解消すべく検討の結果得られ
たものであつて、半導体素子収納穴とともに半導
体素子上にコーテイングする樹脂のための流出防
止枠と基板上に取付けた回路間の吸湿防止用塗装
樹脂を兼ね備えた表面層用絶縁基板を回路基板上
に設けたところの半導体素子実装用印刷配線基板
を安価にしかも容易に提供しようとするものであ
る。
〈実施例〉
以下本発明の一実施例を製造工程を示す第２図
に基づいて説明する。
に基づいて説明する。
第２図は従来セラミツク等を用いて製造されて
いたLSIフラツトパツケージを合成樹脂製電気絶
縁基板の貼合わせにて得たものであり、同図が
部分断面図、がその平面図である。
いたLSIフラツトパツケージを合成樹脂製電気絶
縁基板の貼合わせにて得たものであり、同図が
部分断面図、がその平面図である。
図において、１１が内層基板であり、この内層
基板１１は流動性を有しない接着剤（図示せず）
を予めその片面に塗布した合成樹脂製電気絶縁基
板に半導体素子収納穴１２と銅箔リード線２２作
成用穴２１さらに基準孔１３を打抜加工によつて
穿孔したのち銅箔を接着剤塗布面に熱圧着して銅
箔と前記絶縁基板を完全に接着させ、次いで銅箔
リード線作成用穴２１にエツチングレジストイン
キ等を埋込み、エツチングにより導体回路１４お
よび銅箔リード線２２を形成せしめたのち、前記
エツチングレジストインキを除去し、必要により
金、ニツケル、銀などのメツキを施して得たもの
である。
基板１１は流動性を有しない接着剤（図示せず）
を予めその片面に塗布した合成樹脂製電気絶縁基
板に半導体素子収納穴１２と銅箔リード線２２作
成用穴２１さらに基準孔１３を打抜加工によつて
穿孔したのち銅箔を接着剤塗布面に熱圧着して銅
箔と前記絶縁基板を完全に接着させ、次いで銅箔
リード線作成用穴２１にエツチングレジストイン
キ等を埋込み、エツチングにより導体回路１４お
よび銅箔リード線２２を形成せしめたのち、前記
エツチングレジストインキを除去し、必要により
金、ニツケル、銀などのメツキを施して得たもの
である。
１７は表面層用絶縁基板であり、この基板１７
には半導体素子収納孔１２より大きい穴１６と銅
箔リード線作成用穴２１と同じ穴および基準孔１
３を打抜加工で穿孔してある。
には半導体素子収納孔１２より大きい穴１６と銅
箔リード線作成用穴２１と同じ穴および基準孔１
３を打抜加工で穿孔してある。
また１５の底板用絶縁基板はその片面に流動性
のない接着剤（図示せず）を塗布するとともに基
準孔１３と銅箔リード線作成用穴２１が設けてあ
る。
のない接着剤（図示せず）を塗布するとともに基
準孔１３と銅箔リード線作成用穴２１が設けてあ
る。
次いで、上記した内層基板１１に対してその上
面に表面層用絶縁基板１７を、また下面に底板用
絶縁基板１５をそれぞれ基準孔１３に基づいて加
熱加圧によつて貼合わせると、半導体素子収納孔
１２と半導体素子封止用樹脂流出防止枠１９およ
び銅箔リード線２２を有する本発明の半導体素子
実装用複合印刷配線基板が得られるのである。
面に表面層用絶縁基板１７を、また下面に底板用
絶縁基板１５をそれぞれ基準孔１３に基づいて加
熱加圧によつて貼合わせると、半導体素子収納孔
１２と半導体素子封止用樹脂流出防止枠１９およ
び銅箔リード線２２を有する本発明の半導体素子
実装用複合印刷配線基板が得られるのである。
この実施例による複合基板は、半導体素子を装
着し、ワイヤーボンデイングにて基体導体との接
続を行ない、半導体素子を樹脂封止したのち銅リ
ード線の先端部分を打抜加工により切断すること
によつて得られるのであり、従来セラミツクなど
で製造されていたLSIフラツトパツケージが合成
樹脂製電気絶縁基板を用いて極めて容易に且つ安
価に製造できるものである。
着し、ワイヤーボンデイングにて基体導体との接
続を行ない、半導体素子を樹脂封止したのち銅リ
ード線の先端部分を打抜加工により切断すること
によつて得られるのであり、従来セラミツクなど
で製造されていたLSIフラツトパツケージが合成
樹脂製電気絶縁基板を用いて極めて容易に且つ安
価に製造できるものである。
本発明において用いる合成樹脂電気絶縁基板ま
たは合成樹脂テープ材の種類としては、特に限定
されるものではなく、例えばエポキシ樹脂ガラス
基材積層板、同テープ材、ポリイミド樹脂ガラス
基材積層板、同テープ材、ポリイミド樹脂テー
プ、トリアジン樹脂ガラス基材積層板、同テープ
材などのほか、フエノール樹脂紙基材積層板、エ
ポキシ樹脂紙基材積層板や熱可塑性樹脂のシー
ト、成形品などが用いられる。
たは合成樹脂テープ材の種類としては、特に限定
されるものではなく、例えばエポキシ樹脂ガラス
基材積層板、同テープ材、ポリイミド樹脂ガラス
基材積層板、同テープ材、ポリイミド樹脂テー
プ、トリアジン樹脂ガラス基材積層板、同テープ
材などのほか、フエノール樹脂紙基材積層板、エ
ポキシ樹脂紙基材積層板や熱可塑性樹脂のシー
ト、成形品などが用いられる。
また合成樹脂絶縁基板の厚さは任意に選択され
るが、0.2mm厚の半導体素子を実装する場合を例
にとつて説明すると、回路基板としての銅張り絶
縁基板１１は半導体素子の厚さに等しい0.2mm厚
が適当であり、底板用絶縁基板１５は0.05〜
0.075mm厚のようにできるだけ薄いものがのぞま
しくまた表面層用絶縁基板１７は0.2mm厚さのも
のを用いることにより、半導体素子（LSIチツ
プ）を実装後の複合印刷配線基板としての総厚さ
は0.5mmとなり、ほぼボンデイング用ワイヤを含
めた半導体素子の厚さに近い薄葉化が可能となる
のである。
るが、0.2mm厚の半導体素子を実装する場合を例
にとつて説明すると、回路基板としての銅張り絶
縁基板１１は半導体素子の厚さに等しい0.2mm厚
が適当であり、底板用絶縁基板１５は0.05〜
0.075mm厚のようにできるだけ薄いものがのぞま
しくまた表面層用絶縁基板１７は0.2mm厚さのも
のを用いることにより、半導体素子（LSIチツ
プ）を実装後の複合印刷配線基板としての総厚さ
は0.5mmとなり、ほぼボンデイング用ワイヤを含
めた半導体素子の厚さに近い薄葉化が可能となる
のである。
内層基板１１と底板用絶縁基板１５および表面
層用絶縁基板１７の貼合せに用いる接着剤として
は特に限定はないが、接着作業時に接着剤が流動
すると半導体素子収納穴や封止用樹脂流出防止枠
内および部品取付孔などが接着剤で埋められるお
それがあるので接着剤は流動しないことだけが必
須条件であり、それに適うものとしてブチラール
フエノール樹脂、ブチラールフエノール樹脂とエ
ポキシ樹脂の混合物、ナイロンとブチラールフエ
ノール樹脂の混合物、ナイロンとブチラール樹脂
およびエポキシ樹脂の混合物あるいは各種熱融着
フイルムなどが好ましい。
層用絶縁基板１７の貼合せに用いる接着剤として
は特に限定はないが、接着作業時に接着剤が流動
すると半導体素子収納穴や封止用樹脂流出防止枠
内および部品取付孔などが接着剤で埋められるお
それがあるので接着剤は流動しないことだけが必
須条件であり、それに適うものとしてブチラール
フエノール樹脂、ブチラールフエノール樹脂とエ
ポキシ樹脂の混合物、ナイロンとブチラールフエ
ノール樹脂の混合物、ナイロンとブチラール樹脂
およびエポキシ樹脂の混合物あるいは各種熱融着
フイルムなどが好ましい。
本発明において銅張り積層絶縁基板と底板用絶
縁基板および表面層用絶縁基板との貼合わせは各
基板に穿孔した基準孔を合致させることにより連
続的に行なわれ、ホツトロールを用いて圧力20〜
40Kg／cm2，150〜180℃の加圧、加熱下で30分間熱
圧すればよく、必要に応じて150℃で２〜４時間
アフターキユアーを行なつてもよい。
縁基板および表面層用絶縁基板との貼合わせは各
基板に穿孔した基準孔を合致させることにより連
続的に行なわれ、ホツトロールを用いて圧力20〜
40Kg／cm2，150〜180℃の加圧、加熱下で30分間熱
圧すればよく、必要に応じて150℃で２〜４時間
アフターキユアーを行なつてもよい。
本発明による半導体素子実装用複合印刷配線基
板の他の利点は、半導体素子の実装、封止樹脂注
型、同樹脂のキユアー、検査などが自動的に行な
えるため非常に生産能率が向上することである。
板の他の利点は、半導体素子の実装、封止樹脂注
型、同樹脂のキユアー、検査などが自動的に行な
えるため非常に生産能率が向上することである。
即ち、絶縁基板上に複数個以上の回路を形成
し、これに前述の如く底板用絶縁基板と表面層用
絶縁基板を貼合わせて複合基板とした連続長尺物
を所要の長さに裁断して積載し、下部から一枚づ
つコンベヤ上に取出して基準孔に基づいて半導体
素子の装着とワイヤーボンデイングを行ない、次
の工程で連続的に封止用樹脂の注入が行なわれ、
さらに硬化炉へ導かれ、最後に外径を打抜くこと
により、半導体素子実装済み回路基板が得られる
のである。
し、これに前述の如く底板用絶縁基板と表面層用
絶縁基板を貼合わせて複合基板とした連続長尺物
を所要の長さに裁断して積載し、下部から一枚づ
つコンベヤ上に取出して基準孔に基づいて半導体
素子の装着とワイヤーボンデイングを行ない、次
の工程で連続的に封止用樹脂の注入が行なわれ、
さらに硬化炉へ導かれ、最後に外径を打抜くこと
により、半導体素子実装済み回路基板が得られる
のである。
第１図は従来のプリント配線基板の一部切欠拡
大断面図、第２図は本発明の複合印刷配線基板
の構造を示す拡大断面図、第２図はは同上の部
分平面図である。 １１……内層用絶縁基板、１２……収納穴、１
４……回路、１５……底板用絶縁基板、１７……
表面層用絶縁基板、２１……銅箔リード線作成用
穴、２２……銅箔リード線。
大断面図、第２図は本発明の複合印刷配線基板
の構造を示す拡大断面図、第２図はは同上の部
分平面図である。 １１……内層用絶縁基板、１２……収納穴、１
４……回路、１５……底板用絶縁基板、１７……
表面層用絶縁基板、２１……銅箔リード線作成用
穴、２２……銅箔リード線。
Claims (1)
- １ 片面に接着剤を塗布した合成樹脂製電気絶縁
基板または合成樹脂テープの所定位置に半導体素
子収納孔と銅箔リード線作成用穴、さらに基準孔
を穿孔したのち、銅箔を接着剤塗布面に熱圧着
し、次いで銅箔リード線作成用穴にエツチングレ
ジストインキを埋込み、エツチングにより導体回
路および銅箔リード線を形成せしめた内層基板の
一方の面に、半導体素子収納孔より大きい穴と銅
箔リード線作成用穴および基準孔を穿孔しさらに
半導体素子封子用樹脂流出防止枠を有する表面層
用絶縁基板を、他面に銅箔リード線作成用穴と基
準孔を穿孔した底板用絶縁基板を貼合せたことを
特徴とする半導体素子実装用複合印刷配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61020693A JPS61179560A (ja) | 1986-01-31 | 1986-01-31 | 半導体素子実装用複合印刷配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61020693A JPS61179560A (ja) | 1986-01-31 | 1986-01-31 | 半導体素子実装用複合印刷配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61179560A JPS61179560A (ja) | 1986-08-12 |
| JPS623580B2 true JPS623580B2 (ja) | 1987-01-26 |
Family
ID=12034232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61020693A Granted JPS61179560A (ja) | 1986-01-31 | 1986-01-31 | 半導体素子実装用複合印刷配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61179560A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930024126A (ko) * | 1992-05-12 | 1993-12-22 | 아키라 기타하라 | 표면실장소자와 그의 반제품 |
-
1986
- 1986-01-31 JP JP61020693A patent/JPS61179560A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61179560A (ja) | 1986-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1037615A (en) | Functional package for complex electronic systems and method of fabrication | |
| US20050285253A1 (en) | Forming buried via hole substrates | |
| JPH0193198A (ja) | 回路基板の製造方法 | |
| JPS623580B2 (ja) | ||
| JPS60253291A (ja) | 電子部品搭載用基板およびその製造方法 | |
| JPS6344745A (ja) | 電子部品搭載用基板 | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| JPH0342860A (ja) | フレキシブルプリント配線板 | |
| JPH0358552B2 (ja) | ||
| JP2996507B2 (ja) | 金属板ベース回路基板 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JP2596788B2 (ja) | 基板集合シートとその製造方法 | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| JPH041738Y2 (ja) | ||
| JP2541268B2 (ja) | 半導体装置のリ―ド構造 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH0358551B2 (ja) | ||
| JPS60111489A (ja) | 電子部品塔載用基板およびその製造方法 | |
| JPS61287132A (ja) | 電子素子用チツプキヤリアの製造方法 | |
| JP2004342930A (ja) | 非貫通導通穴を有する多層基板 | |
| JPH0456187A (ja) | プリント配線板の製造方法 | |
| JP3099767B2 (ja) | 電子部品組立体およびその製造方法 | |
| JPS62242343A (ja) | 半導体チツプキヤリアの製造方法 | |
| JPH0687486B2 (ja) | Ｉｃカード用モジュール | |
| JPS59172791A (ja) | 電子部品搭載装置とその製造方法 |