JPS6235956A

JPS6235956A - マルチバス変換装置

Info

Publication number: JPS6235956A
Application number: JP60174360A
Authority: JP
Inventors: Yoshiki Yamada; 孝樹山田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-08-09
Filing date: 1985-08-09
Publication date: 1987-02-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は１例えばバス構造を有するコンビ互−タシステ
ムの中で、８７１６ビツトのシングルボードコンピュー
タ、メモリ拡張ボード、Ｉ１０ボード、周辺コントロー
ラを含むインテルの８０／８６フアミリをインタフェー
スすることができる、マルチバスシステムのシステムア
ップに利用するマルチバス変換装置に関するものである
。

（従来の技術）第４図は従来の８１１６ビツトモジユ一ル混在時のデー
タ転送方法を示す。８ビツト系と１６ビツト系をシステ
ムコンパチブルにさせるためには、上位バイトイネーブ
ル（ＢＨＥＮ）　１とアドレス線部Ｏビット（ＡＤＲＯ
）　２を用いて、次のように制御する必要がある。８ビ
ツトモジユール４から１６ビツトモジユール５ヘデータ
転送を行なう場合、下位バイト転送は、上位バイトイネ
ーブル１、アドレス線部Ｏビット２をともに非アクティ
ブ（電気的に「ハイ」レベル）、上位バイト転送は、上
位バイトイネーブル１を非アクティブ、アドレス線部Ｏ
ビット２をアクティブ（電気的に「ロウ」レベル）とす
るこ左により、１６ビツトモジユール５ではバイト交換
バッファ３を経由し、上位バイトとして認識する。

１６ビツトモジユール５から８ビツトモジユール４ヘデ
ータ転送を行なう場合も上記と同様の制御を行ない、」
１位バイトはバイト交換バッファ３を経由して８ビツト
モジユール４へ下位バイトとして転送する。以上のよう
に８７１６ビツトモジユ一ル両者において、上位バイト
イネーブル１及びアドレス線Ｏビット２の２つの信号を
制御する必要があり、既存システムが１ワ一ド１６ビツ
ト単位で転送を行なう１６ビツトモジユールで構築され
ており、新規のモジュール側からマルチバス６をアクセ
スし、処理能力として８ビツト系で充分であるならば、
１６ビツト系側で変更を加える方法は不向きである。

（発明が解決しようとする問題点）マルチバスシステムにおいて、８ビツトモジユールと１
６ビツトモジユールを混在させるためにはデータバスの
上位８ビツト（奇数アドレスバイト）はバイト交換バッ
ファを用いて転送することが必要となる。しかし、８７
１６ビツト両系を混在させる場合でなく、１６ビツトモ
ジユールのみで構成されているシステムへ、８ビツトモ
ジユールを付加する場合、マザーボード（システムレベ
ルバス）上でバイト（８ビツト）単位のアクセスが不可
能となることがある。その場合、既存システムを変更す
るのではなく、新規のモジュール側でインタフェースを
合わせることが必要となる。本発明は、マルチバスイン
タフェースに関し、８ビツトモジユール側で１６ビツト
系とのインタフェース変換を行ない異種インタフェース
モジュールの付加を可能にし、開発手法とし効率を高め
ることを目的とするものである。

（問題点を解決するための手段）本発明は、上記目的を達成するために、下記に示す構成
とその作用を有する。自己モジュール内をアクセスする
領域（ローカルメモリエリア）とマルチバス上のメモリ
をアクセスする領域（外部メモリエリア）をメモリマツ
プで定めておき、その外部メモリエリアをアクセスする
際、１６ビツトのメモリアドレスと同時に、２０ビツト
にするための拡張メモリアドレスを生成する手段を設け
ることにより、マルチバス上のメモリアクセスを可能に
する。また、メモリアクセス時のデータリード／ライト
は次の様に行なう。データリードの場合、一度に１６ビ
ツト分のデータをＣＰＵは読み込めないが、上位バイト
（奇数番地）、下位バイト（偶数番地）を順不間で、各
々アクセスする手段により、リード可能とする。また、
データライトに関しては、下位バイト、上位バイトの順
で出力すると、上位バイトの出力時に１６ビツトデータ
として、マルチバス上へ出力する手段を設ける。

（作　用）８ビツトＣＰＵモジユールが上記の構成をとることによ
り、データ転送を１６ビツトのワードアクセスで行なう
マルチバスシステムに、システム仕様の変更を行なわず
に付加し得る効果を得る。

（実施例）本発明の一実施例を第１図ないし第３図に示す。

８ビツトモジユール１０から、マルチバス（ここでは１
６ビツト系を指す）１１に対してメモリアクセスを行な
う場合、事前に、マルチバスをアクセスする領域をメモ
リマツピングで決めておき（例えば第２図に示すように
８ビツトＣＰＵメモリアドレス（ローカルアドレス）の
２ビツトＡ□５ｔＡ工。を１とすることにより、マルチ
バスのメモリアクセスをイネーブルにする）、これを含
む１６ビツトのメモリアドレス（ローカルアドレス）２
３を、６ビツトの拡張メモリアドレス（ローカルアドレ
スのビットＡ１５゜Ａユ、を含む）１７とともに出力す
ることにより、アドレス１８，１９．２０はローカルア
ドレスの一部１４，１５．１６そのものが、アドレス２
１は拡張メモリアドレス１７が出力され、合計２０ビツ
トのマルチバスメモリアドレス２４となる。この場合、
ローカルアドレス１４゜１６、および拡張メモリアドレ
ス１７はマルチバスアクセスイネーブル１３により、ま
たローカルアドレスのＡ１〜Ａｉ１ビット１５は外部メ
モリセレクトビットＡ工、、Ａ、、２２により外部メモ
リセレクト１２が選択されたとき、マルチバス出力とな
る。８ビツトモジユールからのマルチバス１１上のメモ
リリードは。

上位バイト（奇数番地）３４．下位バイト（偶数番地）
３５をそれぞれ、その都度バスをアクセスすることによ
り行なう。マルチバス１１へのメモリアクセスにより、
１６ビツトデータをモジュール内へ取り込むが、その時
、モジュール内アドレス線第Ｏピッ１〜の制御により、
上位バイトリードイネーブル３０と下位バイトリードイ
ネーブル３２のいずれかを選択し、奇数もしくは偶数番
地の内容を任意に読み込むことができる。次に、メモリ
ライトを行なう場合、下位バイトセレクト３３を上位バ
イトセレクト３１により、イネーブルさせることとし、
偶数番地、奇数番地の順に出力すると、奇数番地の出力
時、すなおち上位バイトセレクト３１、下位バイトセレ
クト３３の有効時に１６ビツトデータとしてマルチバス
上へ出力する。

（発明の効果）本発明は、１６ビツトＣＰＩＩモジユールで構成されて
おり、データを１ワ一ド１６ビツト単位で送受を行なう
マルチバスシステムに、１６ビツトＣＰ［Ｊの処理能力
を必要とせず、１６ビツト系モジユールからアクセスさ
れない新規のモジュールを付加する場合に適しており、
既存システムへの変更追加を行なわずに付加モジュール
内で閉じた設計となり、開発効率が高くなる。

【図面の簡単な説明】

第１図は本発明のアドレス部回路構成、第２図はメモリ
アドレス変換方法、第３図はデータ部回路構成をそれぞ
わ示す図である。第４図は従来のマルチバスシステムにおける８７１６ビ
ツトモジユ一ル混在時のデータ転送方法を示す図である
。１０・・・　８ビツトモジユール、　１１・・・１６ビ
ツト系マルチバス、　１２・・・外部メモリセレクト、
１３・・・マルチバスアクセスイネーブル、１４〜１６
・・・　ローカルメモリアドレス、１７・・・拡張メモ
リアドレス、１８〜２１・・・マルチバスメモリアドレ
ス。特許出願人　松下電器・産業株式会社ト　　　　　　　　　　　　　　〜　　　　　　　　蛸
ｒ−＼「〜　　　　　　　　−Ｃ％Ｊ

Claims

【特許請求の範囲】

ワードアクセスでデータ転送を行なうマルチバスシステ
ムに、データ送受をバイトアクセスで行ない、他モジュ
ールからアクセスされないモジュールを付加する場合の
マルチバス変換装置であって、前記他モジュールからア
クセスされないモジュールのアドレスバスを、システム
レベルバス（マザーボード）へのアクセス時に、ワード
アクセス可能なアドレスバスに拡張する拡張メモリアド
レス生成手段と、上位バイト、下位バイトをそれぞれア
クセスしてのデータ読み込みを行なう手段と、及び上位
バイトの書き込みにおいて下位バイトとともにワード出
力を行なう手段とからなることを特徴とするマルチバス
変換装置。