JPS61147352A - コンピユ−タ装置 - Google Patents
コンピユ−タ装置Info
- Publication number
- JPS61147352A JPS61147352A JP26893384A JP26893384A JPS61147352A JP S61147352 A JPS61147352 A JP S61147352A JP 26893384 A JP26893384 A JP 26893384A JP 26893384 A JP26893384 A JP 26893384A JP S61147352 A JPS61147352 A JP S61147352A
- Authority
- JP
- Japan
- Prior art keywords
- address
- address space
- processing unit
- central processing
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータ装置に係り、特に、中央処理装置
のアドレス空間を拡張したコンピュータ装置に関するも
のである。
のアドレス空間を拡張したコンピュータ装置に関するも
のである。
従来、中央処理装置と、該中央処理装置にシステムバス
により結合された第１メモリと、上記中央処理装置にロ
ーカルバスにより結合された第２メモリとを備え、上記
中央処理装置のアドレス空間を両メモリのアドレス空間
に対応させてなるコンピュータ装置が知られている。
により結合された第１メモリと、上記中央処理装置にロ
ーカルバスにより結合された第２メモリとを備え、上記
中央処理装置のアドレス空間を両メモリのアドレス空間
に対応させてなるコンピュータ装置が知られている。
第４図及び第５図は従来技術によるこの種コンピュータ
装置を示す。
装置を示す。
１は中央処理装置、２はバス選択部、３はシステムバス
で、該システムバス３は上記中央処理装置１を第１メモ
リ（図示せず）に結合させている。
で、該システムバス３は上記中央処理装置１を第１メモ
リ（図示せず）に結合させている。
４は上記中央処理装置１が搭載された印刷配線板Ｐ内の
ローカルバスで、該ローカルバス４は上記中央処理装置
ｌを第２メモリ（図示せず）に結合させている。
ローカルバスで、該ローカルバス４は上記中央処理装置
ｌを第２メモリ（図示せず）に結合させている。
次にその作用について説明する。中央処理装置ｌがシス
テムバス３をアクセスするか、ローカルバス４をアクセ
スするかはアドレスによって決定される。中央処理装置
ｌがあるアドレスをアクセスすると、ハス選択部２は、
あらかじめ割り付けられたアドレスにより、システムバ
ス３か、ローカルハス４を選択する。上記中央処理装置
１のアドレス空間Ａの割り付は例を第５図に示し、当該
アドレス空間Ａはシステムバス用領域Ｂとローカルバス
用領域Ｃとに割り付けられている。
テムバス３をアクセスするか、ローカルバス４をアクセ
スするかはアドレスによって決定される。中央処理装置
ｌがあるアドレスをアクセスすると、ハス選択部２は、
あらかじめ割り付けられたアドレスにより、システムバ
ス３か、ローカルハス４を選択する。上記中央処理装置
１のアドレス空間Ａの割り付は例を第５図に示し、当該
アドレス空間Ａはシステムバス用領域Ｂとローカルバス
用領域Ｃとに割り付けられている。
ところで、このように構成された従来技術によるコンピ
ュータ装置においては、アドレス空間Ａをシステムバス
３とローカルバス４で分割しているので、あるバスに割
り付けられたアドレス空間Ｂ又はＣは、他のバスで使用
できない。このため、アドレス空間の不足、及びバスの
使用効率の低下などの問題点があった。
ュータ装置においては、アドレス空間Ａをシステムバス
３とローカルバス４で分割しているので、あるバスに割
り付けられたアドレス空間Ｂ又はＣは、他のバスで使用
できない。このため、アドレス空間の不足、及びバスの
使用効率の低下などの問題点があった。
本発明は、中央処理装置のアドレス空間の一部をアドレ
ス変換して、第１メモリのアドレス空間に対応させるア
ドレス変換部を設けたものである。
ス変換して、第１メモリのアドレス空間に対応させるア
ドレス変換部を設けたものである。
中央処理装置のアドレス空間の一部をアドレス変換して
、第１メモリのアドレス空間に対応させるため、上記中
央処理装置のアドレス空間が拡張する。
、第１メモリのアドレス空間に対応させるため、上記中
央処理装置のアドレス空間が拡張する。
以下に、本発明の実施例を第１図乃至第３図に基づき説
明する。なお、従来技術と同一構成要素には同一符号を
付して説明を省略するものとする。
明する。なお、従来技術と同一構成要素には同一符号を
付して説明を省略するものとする。
然るに、１１はアドレス変換部で、該アドレス変換部１
１はアドレス変換用レジスタ１２を内ムしており、第２
図に示す如く、中央処理装置ｌのアドレス空間Ａの特定
領域りをシステムバス３で結合された第１メモリのアド
レス空間りにアドレス変換部するようになっている。
１はアドレス変換用レジスタ１２を内ムしており、第２
図に示す如く、中央処理装置ｌのアドレス空間Ａの特定
領域りをシステムバス３で結合された第１メモリのアド
レス空間りにアドレス変換部するようになっている。
次にその作用について説明する。
中央処理装置１があるアドレスをアクセスすると、バス
選択部２が、システムバス３かローカルバス４を選択す
る。ローカルバス４が選択された場合は、従来と変わら
ないが、システムバス３が選択された場合は、アドレス
変換部１１は、中央処理装置１がアクセスしたアドレス
データのうち、上位３ビツトを、予め、中央処理装置１
が書き込んだアドレス変換部１１のアドレス変換用レジ
スタ１２の内容と交換する。このレジスタ１２の内容を
書きかえることにより、第１メモリのアドレス空間りを
１／２３に分割した任意の領域をアクセスすることが可
能となる。アドレス空間の割付けと、アドレス変換の例
を第３図に示す。また、上記実施例では、アドレスデー
タのうち上位３ビツトを交換したが、第１メモリのアド
レス空間りをアクセスする単位を細かくしたい時は、交
換するビット数を増やすだけで簡単に実現できる。
選択部２が、システムバス３かローカルバス４を選択す
る。ローカルバス４が選択された場合は、従来と変わら
ないが、システムバス３が選択された場合は、アドレス
変換部１１は、中央処理装置１がアクセスしたアドレス
データのうち、上位３ビツトを、予め、中央処理装置１
が書き込んだアドレス変換部１１のアドレス変換用レジ
スタ１２の内容と交換する。このレジスタ１２の内容を
書きかえることにより、第１メモリのアドレス空間りを
１／２３に分割した任意の領域をアクセスすることが可
能となる。アドレス空間の割付けと、アドレス変換の例
を第３図に示す。また、上記実施例では、アドレスデー
タのうち上位３ビツトを交換したが、第１メモリのアド
レス空間りをアクセスする単位を細かくしたい時は、交
換するビット数を増やすだけで簡単に実現できる。
（ｎビット交換でも良い）
〔効果〕
以上説明したように本発明によれば、中央処理装置のア
ドレス空間の一部をアドレス変換して、第１メモリのア
ドレス空間に対応させるアドレス変換部を設けたので、
上記中央処理装置のアドレス空間を拡張でき、しかも、
システムバス及びローカルバスを有効に活用できる。
ドレス空間の一部をアドレス変換して、第１メモリのア
ドレス空間に対応させるアドレス変換部を設けたので、
上記中央処理装置のアドレス空間を拡張でき、しかも、
システムバス及びローカルバスを有効に活用できる。
第１図は本発明の一実施例を示す構成図、第２図は本発
明を実施した場合のアドレス空間の割付けを説明する説
明図、第３図はアドレス変換の例を示す説明図、第４図
は従来技術による構成図、第５図は従来のアドレス空間
の割付は例を示す説明図である。 １・・・中央処理装置、２・・・バス選択部、３・・・
システムバス、４・・・ローカルバス、１１・・・アド
レス変換部。
明を実施した場合のアドレス空間の割付けを説明する説
明図、第３図はアドレス変換の例を示す説明図、第４図
は従来技術による構成図、第５図は従来のアドレス空間
の割付は例を示す説明図である。 １・・・中央処理装置、２・・・バス選択部、３・・・
システムバス、４・・・ローカルバス、１１・・・アド
レス変換部。
Claims (1)
- 中央処理装置と、該中央処理装置にシステムバスにより
結合された第１メモリと、該中央処理装置にローカルバ
スにより結合された第２メモリとを備え、上記中央処理
装置のアドレス空間を両メモリのアドレス空間に対応さ
せて両メモリへのデータの書込み又は読出しが可能とな
るようにしたコンピュータ装置において、上記中央処理
装置のアドレス空間の一部をアドレス変換して、上記第
１メモリのアドレス空間に対応させるアドレス変換部を
設けることにより、上記中央処理装置のアドレス空間を
拡張したことを特徴とするコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26893384A JPS61147352A (ja) | 1984-12-20 | 1984-12-20 | コンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26893384A JPS61147352A (ja) | 1984-12-20 | 1984-12-20 | コンピユ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61147352A true JPS61147352A (ja) | 1986-07-05 |
Family
ID=17465297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26893384A Pending JPS61147352A (ja) | 1984-12-20 | 1984-12-20 | コンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61147352A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383849A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | アドレス変換方式 |
| JPH07262125A (ja) * | 1994-03-24 | 1995-10-13 | Nec Corp | 情報処理装置 |
-
1984
- 1984-12-20 JP JP26893384A patent/JPS61147352A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383849A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | アドレス変換方式 |
| JPH07262125A (ja) * | 1994-03-24 | 1995-10-13 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1305801C (en) | Memory mapping unit | |
| JPS61103258A (ja) | 多重プロセッサ・システム | |
| US4695948A (en) | Bus to bus converter using a RAM for multiple address mapping | |
| US4870572A (en) | Multi-processor system | |
| JP2774862B2 (ja) | Ｄｍａ制御装置および情報処理装置 | |
| JPH0519183B2 (ja) | ||
| JPS61147352A (ja) | コンピユ−タ装置 | |
| JPH04288643A (ja) | マルチプロセッサシステムのメモリマッピング方式 | |
| JPH08235105A (ja) | コンピュータ・システム | |
| JPH01291343A (ja) | メモリ管理装置 | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JPS62284421A (ja) | 制御装置 | |
| JPH05197617A (ja) | マルチプロセッサシステム | |
| JPH04237348A (ja) | メモリアクセス装置 | |
| JPS5953588B2 (ja) | メモリ・インタリ−ブ制御方式 | |
| JPH0244445A (ja) | データ処理装置 | |
| JPH0562786B2 (ja) | ||
| JPH04432Y2 (ja) | ||
| JPS63245545A (ja) | Ｄｍａ方式 | |
| JP2001337909A (ja) | Ｐｃｉブリッジ | |
| JPH01140342A (ja) | 仮想計算機システム | |
| JPH0772892B2 (ja) | メモリアドレス割付け管理方式 | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPS6242308B2 (ja) | ||
| JPH01243146A (ja) | 共用メモリアクセス方式 |