JPS6236144Y2 - - Google Patents
Info
- Publication number
- JPS6236144Y2 JPS6236144Y2 JP1983077621U JP7762183U JPS6236144Y2 JP S6236144 Y2 JPS6236144 Y2 JP S6236144Y2 JP 1983077621 U JP1983077621 U JP 1983077621U JP 7762183 U JP7762183 U JP 7762183U JP S6236144 Y2 JPS6236144 Y2 JP S6236144Y2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- circuit
- power supply
- external power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Direct Current Feeding And Distribution (AREA)
- Logic Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、集積回路、特にMOS／LSI回路に関
するものである。
するものである。
集積回路において確かな論理信号を発生するこ
とは、一部には電源電圧を特定の限界内に維持す
ることに依存する。より複雑な集積回路において
は、供給される外部電圧が信頼性のある動作をす
るのに充分であるかどうかを内部的に感知できる
ことが重要である。
とは、一部には電源電圧を特定の限界内に維持す
ることに依存する。より複雑な集積回路において
は、供給される外部電圧が信頼性のある動作をす
るのに充分であるかどうかを内部的に感知できる
ことが重要である。
TTL集積回路装置においては、ツエナーダイ
オードを用いて基準電圧を作り出して電源電圧が
その基準電圧を超えるとき集積回路が作動しうる
ようになるようにすることは比較的簡単なことで
ある。しかし都合の悪いことには、実際問題とし
てツエナーダイオードはMOS集積回路装置にお
いては利用できない。それ故に、充分な電圧レベ
ルが確実に供給されるようにするためにMOS装
置では別の手段が使用されねばならない。
オードを用いて基準電圧を作り出して電源電圧が
その基準電圧を超えるとき集積回路が作動しうる
ようになるようにすることは比較的簡単なことで
ある。しかし都合の悪いことには、実際問題とし
てツエナーダイオードはMOS集積回路装置にお
いては利用できない。それ故に、充分な電圧レベ
ルが確実に供給されるようにするためにMOS装
置では別の手段が使用されねばならない。
ある特定のMOS集積回路装置に満足的な１つ
の方法は、電力をオンした後ある時間の間集積回
路を不作動のままとする遅延回路を使用すること
である。このような方法の成否は、外部電源の立
上り時間を如何に正確に予想するかにかかつてい
る。従つて、このような方法は、その予想が不正
確であつても問題とならないような場合にしか使
用できない。例えば、ある種のポケツト計算機は
このような遅延原理で動作している。この場合、
もし計算機が不適切にパワーアツプするときに
は、手動でクリアされうる。しかし、この種の遅
延回路方法は、電源電圧が遅延時間内に充分な電
圧レベルに達しない場合に生ずる早期動作が問題
となる集積回路装置の場合には満足的ではない。
マイクロコンピユータはこのような装置の１つで
ある。
の方法は、電力をオンした後ある時間の間集積回
路を不作動のままとする遅延回路を使用すること
である。このような方法の成否は、外部電源の立
上り時間を如何に正確に予想するかにかかつてい
る。従つて、このような方法は、その予想が不正
確であつても問題とならないような場合にしか使
用できない。例えば、ある種のポケツト計算機は
このような遅延原理で動作している。この場合、
もし計算機が不適切にパワーアツプするときに
は、手動でクリアされうる。しかし、この種の遅
延回路方法は、電源電圧が遅延時間内に充分な電
圧レベルに達しない場合に生ずる早期動作が問題
となる集積回路装置の場合には満足的ではない。
マイクロコンピユータはこのような装置の１つで
ある。
単一チツプMOS／LSIマイクロコンピユータ
は、1977年７月15日に出願された米国特許出願第
815932号明細書に記載されている。マイクロコン
ピユータは、多種多様の用途を有するものなの
で、それらの種々の用途において正確に動作する
ことができなければならない。そして、それらの
種々の用途のうちのある用途では、起動時等のど
んな条件のもとでも不適切な論理信号が生じては
ならない。さらに、マイクロコンピユータは内部
記憶プログラムの指示のもとで動作するので、プ
ログラム命令セツトにおける適当な出発点で情報
処理が開始されることが最も重要である。起動中
に誤つた信号が発生すれば適切なプログラム実行
ができなくなつてしまうことは認められよう。
は、1977年７月15日に出願された米国特許出願第
815932号明細書に記載されている。マイクロコン
ピユータは、多種多様の用途を有するものなの
で、それらの種々の用途において正確に動作する
ことができなければならない。そして、それらの
種々の用途のうちのある用途では、起動時等のど
んな条件のもとでも不適切な論理信号が生じては
ならない。さらに、マイクロコンピユータは内部
記憶プログラムの指示のもとで動作するので、プ
ログラム命令セツトにおける適当な出発点で情報
処理が開始されることが最も重要である。起動中
に誤つた信号が発生すれば適切なプログラム実行
ができなくなつてしまうことは認められよう。
本考案は、MOS／LSI集積回路装置、特に、マ
イクロコンピユータに使用し外部電源電圧が立上
り時間に関係なく最小の特定電圧レベルに達した
ことを確実に指示する内部回路を提供する。
イクロコンピユータに使用し外部電源電圧が立上
り時間に関係なく最小の特定電圧レベルに達した
ことを確実に指示する内部回路を提供する。
本考案によれば、集積回路に、外部電源によつ
て供給される電圧レベルを検出しその供給電圧が
所定電圧レベルを越える時にある信号が内部的に
発生されるようにする回路が設けられる。その所
定電圧レベルは、確かな論理レベル電圧に依存す
る内部回路が信頼性のある動作をするに充分な電
圧が確実に集積回路へ供給されるように選定され
る。供給電圧とある関数関係を有する基準電圧が
供給電圧の所定電圧を越えたことを示す確実な指
示を他の内部回路部分へ与えるのに使用される。
て供給される電圧レベルを検出しその供給電圧が
所定電圧レベルを越える時にある信号が内部的に
発生されるようにする回路が設けられる。その所
定電圧レベルは、確かな論理レベル電圧に依存す
る内部回路が信頼性のある動作をするに充分な電
圧が確実に集積回路へ供給されるように選定され
る。供給電圧とある関数関係を有する基準電圧が
供給電圧の所定電圧を越えたことを示す確実な指
示を他の内部回路部分へ与えるのに使用される。
次に、添付図面に基づいて本考案の実施例につ
いて本考案を詳細に説明する。
いて本考案を詳細に説明する。
第１図は、本考案の集積回路装置に関して使用
される電源の代表的な電力立上り曲線を示すグラ
フである。電源電圧は、通常のMOS／LSIパラメ
ータ命名法に従つてＶDDとされている。電源は集
積回路装置の外部装置であるので、実際問題とし
てＶDDの立上り時間は未知である。集積回路の内
部動作が依存する確かな論理信号をその集積回路
が発生するようにするため、ＶDDはまず最初この
実施例では公称５ボルトである定常状態値への途
中である最小電圧レベルＶMINに達さねばならな
い。代表的なMOS集積回路は、ＶDDが約3.5ボル
トのＶMINを越えるとき確かな論理信号を発生す
る。電源電圧がＶMINに達するに要する時間t1は
装置および動作条件に従つて変化し、従つて、集
積回路の動作をトリガするのに使用するのに信頼
性のあるパラメータではない。従つて、早期作動
を許容し得ないような適用例の場合には、ＶDDが
ＶMINを完全に越えているＶXとされた所定電圧ま
で上昇したときにのみ、初期動作がトリガされる
ようにすることが必要である。本考案は、ＶDDが
ＶXより上に上昇したときを検出して本考案の回
路が一部を構成しているMOS集積回路の動作を
トリガするための信号を発生する信頼性のある回
路を提供する。
される電源の代表的な電力立上り曲線を示すグラ
フである。電源電圧は、通常のMOS／LSIパラメ
ータ命名法に従つてＶDDとされている。電源は集
積回路装置の外部装置であるので、実際問題とし
てＶDDの立上り時間は未知である。集積回路の内
部動作が依存する確かな論理信号をその集積回路
が発生するようにするため、ＶDDはまず最初この
実施例では公称５ボルトである定常状態値への途
中である最小電圧レベルＶMINに達さねばならな
い。代表的なMOS集積回路は、ＶDDが約3.5ボル
トのＶMINを越えるとき確かな論理信号を発生す
る。電源電圧がＶMINに達するに要する時間t1は
装置および動作条件に従つて変化し、従つて、集
積回路の動作をトリガするのに使用するのに信頼
性のあるパラメータではない。従つて、早期作動
を許容し得ないような適用例の場合には、ＶDDが
ＶMINを完全に越えているＶXとされた所定電圧ま
で上昇したときにのみ、初期動作がトリガされる
ようにすることが必要である。本考案は、ＶDDが
ＶXより上に上昇したときを検出して本考案の回
路が一部を構成しているMOS集積回路の動作を
トリガするための信号を発生する信頼性のある回
路を提供する。
第２図は全体として参照番号１０で示したこの
種の検出および信号発生回路を例示している。こ
の回路１０は、電源電圧ＶDDに応答し且つV1お
よびV2とされた２つの基準電圧を発生する回路
を備える第１の部分１２を有している。この回路
部分１２は、ＶDDがＶXより小さいときV1がV2を
越え、ＶDDがＶXより大きいときV2がV1を越えて
いるように構成されている。回路１０の第２の部
分１４は、V2がV1を越えていることを検出して
電力上昇信号１６を発生するように構成されてい
る。この電力上昇信号１６は、集積回路装置の他
の回路（図示していない）をトリガするのに使用
されうる。
種の検出および信号発生回路を例示している。こ
の回路１０は、電源電圧ＶDDに応答し且つV1お
よびV2とされた２つの基準電圧を発生する回路
を備える第１の部分１２を有している。この回路
部分１２は、ＶDDがＶXより小さいときV1がV2を
越え、ＶDDがＶXより大きいときV2がV1を越えて
いるように構成されている。回路１０の第２の部
分１４は、V2がV1を越えていることを検出して
電力上昇信号１６を発生するように構成されてい
る。この電力上昇信号１６は、集積回路装置の他
の回路（図示していない）をトリガするのに使用
されうる。
基本的なMOS素子の種々な組合せによつて、
ＶDDに対して種々な機能的関係を有する種々な基
準電圧を発生させることができる。第３図は、基
準電圧ＶRがＶDDの上昇につれて直線的な関係で
上昇するような第１の一般的な特性を例示してい
る。第４図は、ＶRがＶDDの上昇につれて増大し
た割合で上昇するような第２の一般的な特性を例
示している。第５図は、ＶRがＶDDの上昇につれ
て減少した割合で上昇するような第３の一般的な
特性を例示している。これらの３つの特性曲線ま
たはその他の類似の曲線のうちの任意の２つのも
のが、後述するように、基準電圧V1およびV2を
発生するのに選択されうる。
ＶDDに対して種々な機能的関係を有する種々な基
準電圧を発生させることができる。第３図は、基
準電圧ＶRがＶDDの上昇につれて直線的な関係で
上昇するような第１の一般的な特性を例示してい
る。第４図は、ＶRがＶDDの上昇につれて増大し
た割合で上昇するような第２の一般的な特性を例
示している。第５図は、ＶRがＶDDの上昇につれ
て減少した割合で上昇するような第３の一般的な
特性を例示している。これらの３つの特性曲線ま
たはその他の類似の曲線のうちの任意の２つのも
のが、後述するように、基準電圧V1およびV2を
発生するのに選択されうる。
第３図に示した直線的特性は、第３ａ図に示す
ような抵抗性回路網を使用して発生されうる。抵
抗R1およびR2は既知の方法で形成され、好まし
くは、所望の関係を得るため種々な長さの多結晶
シリコンストリツプを使用して形成されうる。抵
抗R1およびR2はＶDDとアースとの間に接続さ
れ、基準電圧ＶRは図示の如くそれらの抵抗の間
から取り出される。
ような抵抗性回路網を使用して発生されうる。抵
抗R1およびR2は既知の方法で形成され、好まし
くは、所望の関係を得るため種々な長さの多結晶
シリコンストリツプを使用して形成されうる。抵
抗R1およびR2はＶDDとアースとの間に接続さ
れ、基準電圧ＶRは図示の如くそれらの抵抗の間
から取り出される。
第４図および第５図に示した２つの非直線性特
性は、種々な回路網、例えば、第４ａ図、第４ｂ
図、第５ａ図および第５ｂ図に示すような回路網
によつて作り出されうる。ＶDDとアースとの間に
接続されるこれらの回路網の各々は負荷装置と直
列に少なくとも１つの電界効果トランジスタを備
えており、図示の如く負荷装置と電界効果トラン
ジスタとの間からＶRが取り出されている。負荷
装置は、抵抗または別の電界効果トランジスタで
あつてよく、ＶDDの関数としてのＶRの所望の曲
線を得るように選定されたインピーダンスを有し
ている。電界効果トランジスタおよび負荷装置の
種々な構成が可能であるが、最終的な回路構成は
所望のＶR応答に従つて決定される。
性は、種々な回路網、例えば、第４ａ図、第４ｂ
図、第５ａ図および第５ｂ図に示すような回路網
によつて作り出されうる。ＶDDとアースとの間に
接続されるこれらの回路網の各々は負荷装置と直
列に少なくとも１つの電界効果トランジスタを備
えており、図示の如く負荷装置と電界効果トラン
ジスタとの間からＶRが取り出されている。負荷
装置は、抵抗または別の電界効果トランジスタで
あつてよく、ＶDDの関数としてのＶRの所望の曲
線を得るように選定されたインピーダンスを有し
ている。電界効果トランジスタおよび負荷装置の
種々な構成が可能であるが、最終的な回路構成は
所望のＶR応答に従つて決定される。
詳細に説明すると、上昇割合の増大するような
ＶR特性は、第４ａ図または第４ｂ図の回路によ
つて都合よく作り出されうる。そして、上昇割合
の減少するようなＶR特性は、第５ａ図または第
５ｂ図の回路によつて都合よく作り出されうる。
電界効果トランジスタは任意の適当な形に接続さ
れ、例えば、トランジスタT1およびT2における
ようにゲートをドレインに結合させるようにして
接続される。この場合に、これらトランジスタ
は、エンハンスメントモードまたはデプリーシヨ
ンモードにて動作する。電界効果トランジスタが
トランジスタT3およびT4によつて例示されるよ
うにゲートをソースに結合させるようにして接続
されるならば、これら電界効果トランジスタは、
当業者によつて理解されるように、ターンオンす
るためにはデプリーシヨンモードにて動作せねば
ならない。
ＶR特性は、第４ａ図または第４ｂ図の回路によ
つて都合よく作り出されうる。そして、上昇割合
の減少するようなＶR特性は、第５ａ図または第
５ｂ図の回路によつて都合よく作り出されうる。
電界効果トランジスタは任意の適当な形に接続さ
れ、例えば、トランジスタT1およびT2における
ようにゲートをドレインに結合させるようにして
接続される。この場合に、これらトランジスタ
は、エンハンスメントモードまたはデプリーシヨ
ンモードにて動作する。電界効果トランジスタが
トランジスタT3およびT4によつて例示されるよ
うにゲートをソースに結合させるようにして接続
されるならば、これら電界効果トランジスタは、
当業者によつて理解されるように、ターンオンす
るためにはデプリーシヨンモードにて動作せねば
ならない。
第６図、第７図および第８図は、MOS集積回
路の信頼性のある動作をさせるのに必要なＶXの
所定値をＶDDが越えたことを決定しうるように異
なつた特性の２つの基準電圧を使用する方法を例
示している。各々の場合において、基準電圧V1
およびV2を生ずる回路は、ＶDDがＶXまで上昇し
たときに２つの曲線が交差するようにさせるよう
選定された型およびサイズの素子を有している。
第６図においては、直線性基準電圧V1が上昇割
合の増大する型の非線形基準電圧V2と共に使用
されている。第７図においては、上昇割合の減少
する型の非線形基準電圧V1が直線性基準電圧V2
と共に使用されている。第８図においては、基準
電圧V1およびV2は非線形特性を有している。
路の信頼性のある動作をさせるのに必要なＶXの
所定値をＶDDが越えたことを決定しうるように異
なつた特性の２つの基準電圧を使用する方法を例
示している。各々の場合において、基準電圧V1
およびV2を生ずる回路は、ＶDDがＶXまで上昇し
たときに２つの曲線が交差するようにさせるよう
選定された型およびサイズの素子を有している。
第６図においては、直線性基準電圧V1が上昇割
合の増大する型の非線形基準電圧V2と共に使用
されている。第７図においては、上昇割合の減少
する型の非線形基準電圧V1が直線性基準電圧V2
と共に使用されている。第８図においては、基準
電圧V1およびV2は非線形特性を有している。
本考案の現在のところ最も好ましい実施例で
は、第６図に例示する方法が使用される。何故な
らば、この方法を使用すると対応する特性を最も
容易に制御できるからである。換言するならば、
ＶXを決定する交差点の変動は、基準電圧V1を発
生するため第３ａ図の回路を使用し且つ基準電圧
V2を発生するため第４ａ図の回路を使用するこ
とにより、約3.75ボルトから約4.0ボルトまでの
狭い範囲内に維持されうる。ＶXの上述したよう
な範囲は、Ｎチヤンネルシリコンゲート方法を使
用した単一チツプマイクロコンピユータに好まし
いものである。第３ａ図の抵抗R1およびR2は、
好ましくは、各長さが約６：４の比に比例してい
るような多結晶ストリツプからなるとよい。第４
ａ図において、トランジスタT1は、エンハンス
メント型電界効果トランジスタであるのが好まし
い。こうすることにより、第４図の曲線は、T1
の閾値に達するまでＶDD軸に初期的に追従するよ
うにされる。この閾値電圧は、初期的には、約
0.1ボルトと0.2ボルトとの間にあり、その後、約
0.7ボルトの定常状態値まで上昇する。第４ａ図
の負荷装置は、T1とほぼ同じサイズでゲートを
ドレインに接続させたもう１つ別のエンハンスメ
ント型電界効果トランジスタであるのが好まし
い。現在のところ上述したようなトランジスタお
よび抵抗素子が好ましいのであるが、本考案は、
ＶXの所望値を中心とした許容範囲内で交差する
ような基準電圧曲線を作り出す任意の素子の組合
せによつて首尾よく実施されうるものである。
は、第６図に例示する方法が使用される。何故な
らば、この方法を使用すると対応する特性を最も
容易に制御できるからである。換言するならば、
ＶXを決定する交差点の変動は、基準電圧V1を発
生するため第３ａ図の回路を使用し且つ基準電圧
V2を発生するため第４ａ図の回路を使用するこ
とにより、約3.75ボルトから約4.0ボルトまでの
狭い範囲内に維持されうる。ＶXの上述したよう
な範囲は、Ｎチヤンネルシリコンゲート方法を使
用した単一チツプマイクロコンピユータに好まし
いものである。第３ａ図の抵抗R1およびR2は、
好ましくは、各長さが約６：４の比に比例してい
るような多結晶ストリツプからなるとよい。第４
ａ図において、トランジスタT1は、エンハンス
メント型電界効果トランジスタであるのが好まし
い。こうすることにより、第４図の曲線は、T1
の閾値に達するまでＶDD軸に初期的に追従するよ
うにされる。この閾値電圧は、初期的には、約
0.1ボルトと0.2ボルトとの間にあり、その後、約
0.7ボルトの定常状態値まで上昇する。第４ａ図
の負荷装置は、T1とほぼ同じサイズでゲートを
ドレインに接続させたもう１つ別のエンハンスメ
ント型電界効果トランジスタであるのが好まし
い。現在のところ上述したようなトランジスタお
よび抵抗素子が好ましいのであるが、本考案は、
ＶXの所望値を中心とした許容範囲内で交差する
ような基準電圧曲線を作り出す任意の素子の組合
せによつて首尾よく実施されうるものである。
第９図は本考案の現在の好ましい回路実施例の
更に詳細を示している。基準電圧V1およびV2を
発生するための回路部分１２は、回路ブロツク１
８および２０として示した２つの回路網を備えて
いる。回路網１８および２０は第３図から第５図
に示した曲線のうちの任意の２つの曲線の如き２
つの適当な特性曲線を作り出すための可能な配列
のどれでもよいのであるが、前述したようにＶX
をより良好に制御するためには、回路網１８は第
３ａ図の回路からなり回路網２０は第４ａ図の回
路からなるのが好ましい。回路部分１４は、高利
得差動増巾器２２および２４およびその出力に応
答して電力上昇信号１６を発生する回路手段を備
えている。基準電圧V1およびV2は、第１の差動
増巾器２２へ入力を与え、この第１の差動増巾器
２２は、第２の差動増巾器２４を駆動する。この
ような２段差動増巾器配列は、V1およびV2が交
差点（第６図から第８図に例示した）を通過する
ときをすばやく検出しその論理信号表示を与える
ことができる。差動増巾器２４の出力は、良好な
論理レベルを与えるため、ソースホロワ回路２６
によつてレベルシフトされる。それから、回路段
２６からの出力は、分離および雑音波を行なう
回路段２８および３０によつて緩衝され反転され
る。回路１０によつて発生される信号１６は、電
源電圧ＶDDが所定レベルＶXを越え集積回路の他
の回路部分の信頼性のある動作が開始されうるよ
うになつたことの確実な指示を与える。回路２６
は、V1およびV2の相対的値に無関係にＶDDが約
1.5から2.0ボルトに達する前には電力上昇信号１
６が発生されないように、構成されている。こう
することにより、ＶDDの非常に低い値で種々な理
由で生ずることがありうる基準電圧の瞬時的な交
差により早期に電力上昇信号１６が発生されるよ
うなことがないようにされる。マイクロコンピユ
ータ集積回路において、電力上昇信号１６は、レ
ジスタをクリアしたり、タイミング回路をリセツ
トしたり、記憶プログラムの第１のロケーション
を命令レジスタへロードしたり、当業者には理解
されるようなその他の種々な機能を果すのに使用
されうる。
更に詳細を示している。基準電圧V1およびV2を
発生するための回路部分１２は、回路ブロツク１
８および２０として示した２つの回路網を備えて
いる。回路網１８および２０は第３図から第５図
に示した曲線のうちの任意の２つの曲線の如き２
つの適当な特性曲線を作り出すための可能な配列
のどれでもよいのであるが、前述したようにＶX
をより良好に制御するためには、回路網１８は第
３ａ図の回路からなり回路網２０は第４ａ図の回
路からなるのが好ましい。回路部分１４は、高利
得差動増巾器２２および２４およびその出力に応
答して電力上昇信号１６を発生する回路手段を備
えている。基準電圧V1およびV2は、第１の差動
増巾器２２へ入力を与え、この第１の差動増巾器
２２は、第２の差動増巾器２４を駆動する。この
ような２段差動増巾器配列は、V1およびV2が交
差点（第６図から第８図に例示した）を通過する
ときをすばやく検出しその論理信号表示を与える
ことができる。差動増巾器２４の出力は、良好な
論理レベルを与えるため、ソースホロワ回路２６
によつてレベルシフトされる。それから、回路段
２６からの出力は、分離および雑音波を行なう
回路段２８および３０によつて緩衝され反転され
る。回路１０によつて発生される信号１６は、電
源電圧ＶDDが所定レベルＶXを越え集積回路の他
の回路部分の信頼性のある動作が開始されうるよ
うになつたことの確実な指示を与える。回路２６
は、V1およびV2の相対的値に無関係にＶDDが約
1.5から2.0ボルトに達する前には電力上昇信号１
６が発生されないように、構成されている。こう
することにより、ＶDDの非常に低い値で種々な理
由で生ずることがありうる基準電圧の瞬時的な交
差により早期に電力上昇信号１６が発生されるよ
うなことがないようにされる。マイクロコンピユ
ータ集積回路において、電力上昇信号１６は、レ
ジスタをクリアしたり、タイミング回路をリセツ
トしたり、記憶プログラムの第１のロケーション
を命令レジスタへロードしたり、当業者には理解
されるようなその他の種々な機能を果すのに使用
されうる。
本考案の好ましい実施例について詳述したが、
本考案の精神および範囲から逸脱せずに種々な変
形変更が可能である。例えば、本考案はＮチヤネ
ル集積回路装置に適用しうるものとして説明した
が、本考案は、適当な変更を加えることによりＰ
チヤネル集積回路にも適用しうるものである。
本考案の精神および範囲から逸脱せずに種々な変
形変更が可能である。例えば、本考案はＮチヤネ
ル集積回路装置に適用しうるものとして説明した
が、本考案は、適当な変更を加えることによりＰ
チヤネル集積回路にも適用しうるものである。
添付図面の第１図は本考案の装置に関連して使
用される代表的な電源の始動中の電圧を例示する
図、第２図は本考案の動作を例示する回路ブロツ
ク線図、第３図から第５図は本考案で使用する電
源電圧の関数としての種々の基準電圧の一般的特
性を例示する図、第３ａ図は第３図の基準電圧特
性を作り出す回路を例示する図、第４ａ図および
第４ｂ図は第４図の基準電圧特性を作り出す回路
を例示する図、第５ａ図および第５ｂ図は第５図
の基準電圧特性を作り出す回路を例示する図、第
６図から第８図は本考案で使用する基準電圧特性
の組合せを例示する図、第９図は第２図の回路の
更に詳細を例示する図である。 １０……検出および信号発生回路、１２……第
１の回路部分、１４……第２の回路部分、ＶDD…
…電源電圧、V1，V2……基準電圧、１６……電
力上昇信号、T1，T2，T3，T4……トランジス
タ、R1，R2……抵抗、１８，２０……回路ブロ
ツク、２２，２４……差動増巾器、２６……ソー
スホロワ回路、２８，３０……回路段。
用される代表的な電源の始動中の電圧を例示する
図、第２図は本考案の動作を例示する回路ブロツ
ク線図、第３図から第５図は本考案で使用する電
源電圧の関数としての種々の基準電圧の一般的特
性を例示する図、第３ａ図は第３図の基準電圧特
性を作り出す回路を例示する図、第４ａ図および
第４ｂ図は第４図の基準電圧特性を作り出す回路
を例示する図、第５ａ図および第５ｂ図は第５図
の基準電圧特性を作り出す回路を例示する図、第
６図から第８図は本考案で使用する基準電圧特性
の組合せを例示する図、第９図は第２図の回路の
更に詳細を例示する図である。 １０……検出および信号発生回路、１２……第
１の回路部分、１４……第２の回路部分、ＶDD…
…電源電圧、V1，V2……基準電圧、１６……電
力上昇信号、T1，T2，T3，T4……トランジス
タ、R1，R2……抵抗、１８，２０……回路ブロ
ツク、２２，２４……差動増巾器、２６……ソー
スホロワ回路、２８，３０……回路段。
Claims (1)
- 【実用新案登録請求の範囲】 電源の電圧レベルが主回路を駆動するに充分で
ある時、前記主回路のための電源立上り信号を発
生するように外部電源によつて付勢される集積回
路装置であつて、 第１の独立した基準電圧を発生するために前記
外部電源に応答する第１の装置と、 負荷装置と直列に少なくとも１つの電界効果ト
ランジスタを含んだ少なくとも１つの非直線回路
網で構成され、前記外部電源に応答して第２の独
立した基準電圧を発生する第２の装置であつて、
前記非直線回路網は、前記第２の独立した基準電
圧が前記電源電圧と非直線関係を有するようにな
つており、前記第１の基準電圧は、前記外部電源
によつて与えられる電圧が或る所定電圧値以下の
時前記第２の基準電圧を超え、そして前記第２の
基準電圧は、前記外部電源によつて与えられる電
圧が前記所定電圧値より大きい時前記第１の基準
電圧を超える前記第２の装置と、 前記第１の独立した基準電圧を前記第２の独立
した基準電圧と比較し、前記第２の基準電圧が前
記第１の基準電圧を超えた時電源立上り信号を発
生して前記電源電圧が前記主回路に与えられるの
を可能とした比較装置と、 を備えたことを特徴とする集積回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US825,602 | 1977-08-18 | ||
| US05/825,602 US4142118A (en) | 1977-08-18 | 1977-08-18 | Integrated circuit with power supply voltage level detection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59100269U JPS59100269U (ja) | 1984-07-06 |
| JPS6236144Y2 true JPS6236144Y2 (ja) | 1987-09-14 |
Family
ID=25244437
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9628478A Pending JPS5435785A (en) | 1977-08-18 | 1978-08-09 | Integrated circuit with supply voltage level detecting function |
| JP1983077621U Granted JPS59100269U (ja) | 1977-08-18 | 1983-05-25 | 電源電圧レベル検出機能を有する集積回路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9628478A Pending JPS5435785A (en) | 1977-08-18 | 1978-08-09 | Integrated circuit with supply voltage level detecting function |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4142118A (ja) |
| JP (2) | JPS5435785A (ja) |
| DE (1) | DE2834110A1 (ja) |
| FR (1) | FR2400710A1 (ja) |
| GB (1) | GB2003350B (ja) |
| IT (1) | IT1195018B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4301380A (en) * | 1979-05-01 | 1981-11-17 | Motorola, Inc. | Voltage detector |
| JPS5915929U (ja) * | 1982-07-21 | 1984-01-31 | 東芝テック株式会社 | ロ−ドセル秤 |
| JPS5915930U (ja) * | 1982-07-21 | 1984-01-31 | 東芝テック株式会社 | ロ−ドセル秤 |
| US4488065A (en) * | 1982-08-16 | 1984-12-11 | Ncr Corporation | Sensing and logic for multiple bit per cell ROM |
| US4595972A (en) * | 1984-12-18 | 1986-06-17 | Motorola, Inc. | On/off power detector |
| FR2641083B1 (ja) * | 1988-12-22 | 1991-05-10 | Sgs Thomson Microelectronics | |
| US5361033A (en) * | 1991-07-25 | 1994-11-01 | Texas Instruments Incorporated | On chip bi-stable power-spike detection circuit |
| US5369309A (en) * | 1991-10-30 | 1994-11-29 | Harris Corporation | Analog-to-digital converter and method of fabrication |
| JP2761687B2 (ja) * | 1991-12-19 | 1998-06-04 | 三菱電機株式会社 | 電圧レベル検出回路 |
| EP0606094B1 (en) * | 1993-01-08 | 1999-10-06 | Sony Corporation | Monolithic microwave integrated circuit |
| KR960011205B1 (ko) * | 1993-11-08 | 1996-08-21 | 삼성전자 주식회사 | 반도체메모리장치의 안정된 파워-온을 위한 스타트-엎회로 |
| US5537077A (en) * | 1994-12-23 | 1996-07-16 | Advanced Micro Devices, Inc. | Power supply dependent method of controlling a charge pump |
| KR100219501B1 (ko) * | 1996-11-13 | 1999-09-01 | 윤종용 | 파워 온 리셋 회로 |
| JP3254159B2 (ja) * | 1997-02-04 | 2002-02-04 | セイコーインスツルメンツ株式会社 | 充放電制御回路 |
| JP2000036732A (ja) * | 1998-07-17 | 2000-02-02 | Mitsubishi Electric Corp | パワーオンリセット回路並びに半導体装置 |
| JP2001077681A (ja) * | 1999-09-02 | 2001-03-23 | Fujitsu Ltd | パワー・オン・リセット信号作成回路 |
| US6342802B1 (en) * | 1999-10-28 | 2002-01-29 | Seagate Technology Llc | Multi-voltage power-up stable input/output buffer circuit in a disc drive |
| JP2001210076A (ja) | 2000-01-27 | 2001-08-03 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の内部電源電圧発生方法 |
| US6380769B1 (en) * | 2000-05-30 | 2002-04-30 | Semiconductor Components Industries Llc | Low voltage output drive circuit |
| KR100487536B1 (ko) * | 2002-08-20 | 2005-05-03 | 삼성전자주식회사 | 파워-온 리셋 회로 |
| US7116139B2 (en) * | 2002-09-13 | 2006-10-03 | Texas Instruments Incorporated | Apparatus and method for controlling operation of a processor device during startup |
| US6686783B1 (en) * | 2002-10-28 | 2004-02-03 | Analog Devices, Inc. | Power-on reset system |
| US7030668B1 (en) * | 2003-06-24 | 2006-04-18 | Xilinx, Inc. | Voltage detector |
| KR100605594B1 (ko) * | 2003-10-31 | 2006-07-28 | 주식회사 하이닉스반도체 | 파워업신호 발생 장치 |
| US7466171B2 (en) * | 2007-01-15 | 2008-12-16 | International Business Machines Corporation | Voltage detection circuit and circuit for generating a trigger flag signal |
| US7873921B2 (en) * | 2007-11-30 | 2011-01-18 | International Business Machines Corporation | Structure for a voltage detection circuit in an integrated circuit and method of generating a trigger flag signal |
| JP2010049971A (ja) * | 2008-08-22 | 2010-03-04 | Fujikura Ltd | フラットケーブル及びその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3105939A (en) * | 1959-09-15 | 1963-10-01 | Marconi Co Canada | Precision time delay generator |
| US3676783A (en) * | 1968-04-23 | 1972-07-11 | Japan Atomic Energy Res Inst | Waveform discriminating circuit |
| US3683284A (en) * | 1968-06-25 | 1972-08-08 | Picker Corp | Pulse height analyzer |
| DE1809857A1 (de) * | 1968-11-15 | 1970-06-04 | Licentia Gmbh | Anordnung zur Erfassung eines bestimmten Gleichspannungswertes |
| GB1273428A (en) * | 1969-08-01 | 1972-05-10 | Standard Telephones Cables Ltd | Improvements in or relating to measuring instruments |
| DE2142711C3 (de) * | 1971-08-26 | 1975-07-10 | Bodenseewerk Geraetetechnik Gmbh, 7770 Ueberlingen | Signalprüfschaltung für Signale, für welche bestimmte Toleranzbereiche vorgegeben sind |
| US3733498A (en) * | 1971-09-27 | 1973-05-15 | Telex Computer Products | Dual-voltage feedback comparator for simultaneously monitoring a positive and negative voltage |
| JPS5441951Y2 (ja) * | 1973-04-26 | 1979-12-07 | ||
| ES414624A1 (es) * | 1973-05-10 | 1976-11-01 | Arteche Instr | Sistema de deteccion de una senal electrica con ajuste de porcentaje de retorno, aplicable a automatismos. |
| IT1026895B (it) * | 1973-12-12 | 1978-10-20 | Itt | Circuito integrabile per il controllo di una tensione di alimentazione |
| US3894247A (en) * | 1973-12-26 | 1975-07-08 | Rockwell International Corp | Circuit for initalizing logic following power turn on |
| US3975648A (en) * | 1975-06-16 | 1976-08-17 | Hewlett-Packard Company | Flat-band voltage reference |
| JPS5221870A (en) * | 1975-08-11 | 1977-02-18 | Seiko Instr & Electronics Ltd | Circuit for detecting battery voltage |
| DE2559397A1 (de) * | 1975-11-28 | 1977-06-02 | Nippon Kogaku Kk | Spannungspruefvorrichtung |
-
1977
- 1977-08-18 US US05/825,602 patent/US4142118A/en not_active Expired - Lifetime
-
1978
- 1978-08-02 IT IT26412/78A patent/IT1195018B/it active
- 1978-08-03 DE DE19782834110 patent/DE2834110A1/de active Granted
- 1978-08-09 JP JP9628478A patent/JPS5435785A/ja active Pending
- 1978-08-16 GB GB7833541A patent/GB2003350B/en not_active Expired
- 1978-08-17 FR FR7824034A patent/FR2400710A1/fr active Granted
-
1983
- 1983-05-25 JP JP1983077621U patent/JPS59100269U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB2003350B (en) | 1982-11-10 |
| IT7826412A0 (it) | 1978-08-02 |
| JPS5435785A (en) | 1979-03-16 |
| FR2400710B1 (ja) | 1983-02-25 |
| JPS59100269U (ja) | 1984-07-06 |
| DE2834110C2 (ja) | 1991-03-21 |
| DE2834110A1 (de) | 1979-02-22 |
| FR2400710A1 (fr) | 1979-03-16 |
| US4142118A (en) | 1979-02-27 |
| GB2003350A (en) | 1979-03-07 |
| IT1195018B (it) | 1988-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4142118A (en) | Integrated circuit with power supply voltage level detection | |
| US6229352B1 (en) | Power level detection circuit | |
| US4551841A (en) | One-chip semiconductor device incorporating a power-supply-potential detecting circuit with reset function | |
| KR100301368B1 (ko) | 파워온리셋회로 | |
| US6346834B1 (en) | Power on reset circuit | |
| JP3219019B2 (ja) | 異常電流検出回路およびそれを用いた負荷駆動回路 | |
| JP2578465B2 (ja) | パルス信号発生回路 | |
| KR930009027B1 (ko) | 반도체 집적회로 | |
| US12298331B2 (en) | Power detection circuit | |
| US6943596B2 (en) | Power-on reset circuit for use in low power supply voltage applications | |
| JPS5928986B2 (ja) | 半導体集積回路 | |
| JP2004525552A (ja) | ３端子非反転トランジスタスイッチ | |
| JPH08251010A (ja) | 半導体装置 | |
| JP2927112B2 (ja) | テスト回路 | |
| JPH0697796A (ja) | パワーオンリセット回路 | |
| JP2884895B2 (ja) | 電圧検知回路 | |
| JPS61223671A (ja) | シユミツトトリガ入力バツフア回路 | |
| KR100500947B1 (ko) | 전압 감지 장치 | |
| JPH04301921A (ja) | インバータ回路 | |
| JPH0353712A (ja) | 入力バッファ回路 | |
| JPH01182757A (ja) | 電源電圧検知回路 | |
| JPH02195718A (ja) | 半導体集積回路装置の入力回路 | |
| JPH06130092A (ja) | 半導体集積回路装置 | |
| JPH08254563A (ja) | 入力ピンのオープンエラー検出回路 | |
| JPH07170161A (ja) | 電位レベル判定回路 |