JPS6236190B2 - - Google Patents

Info

Publication number
JPS6236190B2
JPS6236190B2 JP54134662A JP13466279A JPS6236190B2 JP S6236190 B2 JPS6236190 B2 JP S6236190B2 JP 54134662 A JP54134662 A JP 54134662A JP 13466279 A JP13466279 A JP 13466279A JP S6236190 B2 JPS6236190 B2 JP S6236190B2
Authority
JP
Japan
Prior art keywords
time
bit
output
bits
detection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54134662A
Other languages
Japanese (ja)
Other versions
JPS5658680A (en
Inventor
Hiroshi Aoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP13466279A priority Critical patent/JPS5658680A/en
Publication of JPS5658680A publication Critical patent/JPS5658680A/en
Publication of JPS6236190B2 publication Critical patent/JPS6236190B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C13/00Driving mechanisms for clocks by primary clocks
    • G04C13/02Circuit arrangements; Electric clock installations
    • G04C13/027Circuit arrangements; Electric clock installations primary-secondary systems using transmission of other driving signals, e.g. coded signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromechanical Clocks (AREA)

Description

【発明の詳細な説明】 本発明は時刻検出装置に関するものである。[Detailed description of the invention] The present invention relates to a time detection device.

例えば、アナログ表示の報時時計で報時数を電
子的に制御する場合には、報時数のカウンタと表
示時刻との同期をとる必要がある。その一例とし
て、時針軸に円板を取り付け、この円板に1時か
ら12時までの各時刻の4ビツトのコードパターン
を形成し、ブラシを弾接させて各時刻を検出する
ものがある。これによると、コード検出用の4本
のブラシとコモン用のブラシとが必要であり、接
点数が多くなるため信頼性および構成上の面で好
ましくなかつた。
For example, when electronically controlling the number of times reported by a time signal clock with an analog display, it is necessary to synchronize the time number counter and the displayed time. One example is one in which a disk is attached to the hour hand shaft, a 4-bit code pattern for each time from 1 o'clock to 12 o'clock is formed on the disk, and a brush is brought into elastic contact to detect each time. According to this, four brushes for code detection and a common brush are required, which increases the number of contacts, which is not desirable in terms of reliability and configuration.

しかも上記カウンタを内蔵する集積回路に、コ
ード入力用の4本のピンを設けなければならなか
つた。
Moreover, the integrated circuit containing the counter had to be provided with four pins for code input.

そこで本発明は、簡単な構成によつてコードパ
ターンを読み取り、信頼性を向上させるとともに
回路への入力端子数を減らすようにし、従来の欠
点を除去するものである。
SUMMARY OF THE INVENTION Accordingly, the present invention aims to read code patterns with a simple configuration, improve reliability, reduce the number of input terminals to the circuit, and eliminate the conventional drawbacks.

以下本発明の一実施例を図面に基づいて説明す
る。第1図において、は時針軸(図示せず)に
固着した円板であり、0時から11時までの各時刻
を表すコードパターンP0…P11を形成してある。
各コードパターンは4ビツトからなつており、ビ
ツトb0…b3はそれぞれ20、21、22、23の重みづけ
をしてある。そしてハツチングを施したビツトに
は導電材によつて電極を形成してあり、各電極は
共通電極cと導通させてある。共通電極cには接
片t1を弾接して電源のプラス側に接続してある。
ビツト検出装置を構成する接片t2,t3はそれぞれ
コードパターンの内周および外周に弾接させてあ
り、それぞれ第2図の抵抗r1,r2を介して電源の
マイナス側に接続してある。
An embodiment of the present invention will be described below based on the drawings. In FIG. 1, A is a disk fixed to an hour hand shaft (not shown), and has code patterns P0 ... P11 representing each time from 0:00 to 11:00 formed thereon.
Each code pattern consists of 4 bits, and bits b0 ... b3 are weighted 20 , 21 , 22 , and 23, respectively. Electrodes are formed on the hatched bits using a conductive material, and each electrode is electrically connected to a common electrode c. A contact piece t1 is in elastic contact with the common electrode c and connected to the positive side of the power source.
The contact pieces t 2 and t 3 that constitute the bit detection device are in elastic contact with the inner and outer peripheries of the code pattern, respectively, and are connected to the negative side of the power supply via the resistors r 1 and r 2 shown in Fig. 2, respectively. There is.

第2図において、F1,F2は記憶回路を構成す
るフリツプフロツプ回路、Lはラツチ回路、Vは
インバータであり、これらは集積化されており、
q1,q2はそのコード入力用の端子である。
In FIG. 2, F 1 and F 2 are flip-flop circuits constituting a memory circuit, L is a latch circuit, and V is an inverter, which are integrated.
q 1 and q 2 are terminals for inputting the code.

以上の構成において、表示時刻が11時30分のと
き、第1図の円板が同図示の位置にくるよう
に、組立ての際に予め位置合せをしておく。すな
わち接片t2,t3がそれぞれビツトb0,b2に弾接し
ている。それから30分が経過して12時00分が表示
されると、円板は1/24回転して第3図示の状
態になり、接片t2,t3がそれぞれビツトb1,b3
弾接する。こうして円板の回転により、接片
t2,t3の出力にはそれぞれ第4図B,Cのごとく
出力が生じる。各接片t2,t3の出力は第2図のフ
リツプフロツプ回路F1,F2に供給されるととも
にラツチ回路Lに供給される。
In the above configuration, the positioning is performed in advance during assembly so that when the displayed time is 11:30, the disk A in FIG. 1 is at the position shown in the same figure. That is, the contact pieces t 2 and t 3 are in elastic contact with the bits b 0 and b 2 , respectively. When 12:00 is displayed after 30 minutes have elapsed, the disk A rotates 1/24 and becomes the state shown in the third diagram, and the contact pieces t 2 and t 3 change to bits b 1 and b 3 respectively. comes into ballistic contact with. In this way, due to the rotation of disk A , the contact piece
Outputs at t 2 and t 3 are generated as shown in FIG. 4, B and C, respectively. The outputs of the contacts t 2 and t 3 are supplied to the flip-flop circuits F 1 and F 2 of FIG. 2, as well as to the latch circuit L.

一方フリツプフロツプ回路F1,F2の入力端子
aには、例えば分針カム(図示せず)等により、
第4図Aのごとく毎時30分に立上り、正時に立下
るパルスを供給してある。そのため、毎時30分に
おける接片t2,t3の出力が、上記パルスの立上り
によつてフリツプフロツプ回路F1,F2に書き込
まれる。したがつて、フリツプフロツプ回路
F1,F2の出力Qには、それぞれ第4図D,Fの
ごとく出力が生じ、端子l1,l2に供給される。ま
た、端子l1,l3には、接片t2,t3の出力が直接供給
されている。したがつて12時00分になると、端子
l1,l3にそれぞれ接片t2,t3からのビツトb1,b3
検出出力が発生する。
On the other hand, input terminals a of the flip-flop circuits F 1 and F 2 are connected to, for example, a minute hand cam (not shown) or the like.
As shown in Figure 4A, a pulse is supplied that rises at 30 minutes every hour and falls at the hour. Therefore, the outputs of the contacts t 2 and t 3 at 30 minutes every hour are written to the flip-flop circuits F 1 and F 2 by the rising edge of the pulse. Therefore, the flip-flop circuit
Outputs Q of F 1 and F 2 are generated as shown in FIG. 4 D and F, respectively, and are supplied to terminals l 1 and l 2 . Further, the outputs of the contact pieces t 2 and t 3 are directly supplied to the terminals l 1 and l 3 . Therefore, at 12:00, the terminal
Detection outputs of bits b 1 and b 3 from contact pieces t 2 and t 3 are generated at l 1 and l 3 , respectively.

すなわち11時30分および12時00分において接片
t2から順次直列的に発生したビツトb0,b2の検出
出力がそれぞれ端子l0,l1に発生し、2ビツトの
並列出力に変換される。同様に、11時30分および
12時00分において接片t3から順次直列的に発生し
たビツトb1,b3の検出出力がそれぞれ端子l2,l3
に発生し、2ビツトの並列出力に変換されるので
ある。その結果、端子l0〜l3からは12時を表す4
ビツトのコード出力が発生する。
i.e. at 11:30 and 12:00
Detection outputs of bits b 0 and b 2 generated in series starting from t 2 are generated at terminals l 0 and l 1 , respectively, and are converted into 2-bit parallel outputs. Similarly, 11:30 and
At 12:00, the detection outputs of bits b 1 and b 3 generated in series from contact t 3 are output to terminals l 2 and l 3, respectively.
It is generated in parallel and converted into a 2-bit parallel output. As a result, terminals l 0 to l 3 output 4, which represents 12 o'clock.
Bit code output occurs.

このコード出力は12時に端子aのパルスが立下
ることによつてラツチ回路Lにラツチされる。
This code output is latched by the latch circuit L when the pulse at the terminal a falls at 12 o'clock.

こうして例えば、1時には(1000)の、2時に
は(0100)の各時刻を表すコード出力が端子l0
l3から並列的に発生するものである。
In this way, for example, code outputs representing times (1000) at 1 o'clock and (0100) at 2 o'clock are output from terminals l 0 to
This occurs in parallel from l 3 .

このようにして、毎正時にその正時に対応した
コードパターンの各ビツトが端子l0〜l3から並列
的に発生して、その時刻を表すコード出力とな
り、報時数の制御などに用いられるものである。
In this way, every hour on the hour, each bit of the code pattern corresponding to that hour is generated in parallel from terminals l 0 to l 3 , resulting in a code output representing that time, which is used to control the number of times reported, etc. It is something.

ところで、円板を小型化した場合に、接片
t2,t3を第1図のように近接して設けることがで
きなくなるが、この場合には第5図のように内周
のビツトと外周のビツトをずらして形成するもの
である。同図では、内周と外周を90度ずらしてあ
るため、接片t2,t3間を十分隔てることができ
る。
By the way, when disc A is downsized, the contact piece
Although it is no longer possible to provide t 2 and t 3 close to each other as shown in FIG. 1, in this case, the inner and outer bits are offset from each other as shown in FIG. In the figure, since the inner circumference and the outer circumference are shifted by 90 degrees, the contact pieces t 2 and t 3 can be sufficiently spaced apart.

なお、上記の実施例では各コードパターンを構
成するビツトを2周にわけたが、これに限らず、
一円周を48分割し、各時刻のコードパターンを直
列に配設してもよい。この場合には、分針カム等
による15分周期のパルスによつて各ビツトを順次
シフトレジスタに書き込むようにすればよい。
In addition, in the above embodiment, the bits constituting each code pattern are divided into two cycles, but the present invention is not limited to this.
One circumference may be divided into 48 parts and the code patterns for each time may be arranged in series. In this case, each bit may be sequentially written into the shift register using pulses with a 15-minute period from a minute hand cam or the like.

また上記の実施例では、接片および電極によつ
てビツトを検出したが、例えばフオトカプラー等
によつて検出するようにしてもよい。
Further, in the above embodiment, the bits are detected by the contacts and electrodes, but they may be detected by, for example, a photocoupler or the like.

さらに回転体は、上記のように円板に限らずド
ラムを用いてもよく、この場合にはその周面にコ
ードパターンを形成するものである。
Further, the rotating body is not limited to the disk as described above, but a drum may be used, and in this case, a code pattern is formed on the circumferential surface of the drum.

また上記の実施例では、指針表示式の時計に用
いた場合について述べたが、リーフ式あるいはド
ラム式のデジタル表示時計等に用いてもよい。
Further, in the above embodiment, the case where the present invention is used in a hand display type timepiece is described, but the present invention may also be used in a leaf type or drum type digital display timepiece.

以上詳述したごとく本発明によれば、複数のビ
ツトを同一円周上に並設して時刻データのコード
パターンを形成し、共通のビツト検出装置によつ
て直列的に検出される同一円周上のビツトの検出
出力を並列出力に変換して時刻を表すコード出力
を発生するようにしたので、接片などのビツト検
出装置が少なくてすみ、構成的に簡素化できると
ともに時刻データ読取りの信頼性が向上する。し
かも変換回路などを集積化した回路への入力端子
を減らすことができる。
As described in detail above, according to the present invention, a plurality of bits are arranged side by side on the same circumference to form a code pattern of time data, and the bits on the same circumference are serially detected by a common bit detection device. Since the detection output of the upper bit is converted to a parallel output to generate a code output representing the time, the number of bit detection devices such as contacts can be reduced, simplifying the configuration and increasing the reliability of time data reading. Improves sex. Furthermore, the number of input terminals to a circuit that integrates a conversion circuit or the like can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示した平面図、第
2図は本発明の回路構成の一例を示した電気回路
図、第3図は第1図の円板を1/24回転した状態
を示した平面図、第4図は動作説明のためのタイ
ムチヤート、第5図は他の実施例を示した平面図
である。 …円板、P0〜P11…コードパターン、b0〜b3
…ビツト、t1〜t3…接片、F1,F2…フリツプフロ
ツプ回路、l0〜l3…端子。
Figure 1 is a plan view showing an embodiment of the present invention, Figure 2 is an electric circuit diagram showing an example of the circuit configuration of the present invention, and Figure 3 is a 1/24 rotation of the disk in Figure 1. FIG. 4 is a plan view showing the state, FIG. 4 is a time chart for explaining the operation, and FIG. 5 is a plan view showing another embodiment. A ...Disk, P0 to P11 ...Code pattern, b0 to b3
…Bits, t1 to t3 …contacts, F1 , F2 …flip-flop circuits, l0 to l3 …terminals.

Claims (1)

【特許請求の範囲】 1 時刻表示部に連動して回転する回転体と、 この回転体の少なくとも一つの円周上に複数の
ビツトを並設して形成した時刻データのコードパ
ターンと、 上記円周に対応した位置に設けてあり上記ビツ
トを検出するビツト検出装置と、 このビツト検出装置からの検出出力をデータ入
力とし上記回転体の回転に同期して発生するパル
スをクロツク入力とする記憶回路とからなり、 この記憶回路の出力および上記ビツト検出装置
からの検出出力を並列出力に変換し、時刻を表す
コード出力を発生することを特徴とする時刻検出
装置。
[Scope of Claims] 1. A rotating body that rotates in conjunction with a time display section; A time data code pattern formed by arranging a plurality of bits in parallel on at least one circumference of the rotating body; A bit detection device is provided at a position corresponding to the circumference and detects the above-mentioned bit, and a storage circuit whose detection output from this bit detection device is used as data input and a pulse generated in synchronization with the rotation of the above-mentioned rotating body is used as clock input. A time detection device comprising: converting the output of the storage circuit and the detection output from the bit detection device into parallel outputs to generate a code output representing time.
JP13466279A 1979-10-18 1979-10-18 Time detection device Granted JPS5658680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13466279A JPS5658680A (en) 1979-10-18 1979-10-18 Time detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13466279A JPS5658680A (en) 1979-10-18 1979-10-18 Time detection device

Publications (2)

Publication Number Publication Date
JPS5658680A JPS5658680A (en) 1981-05-21
JPS6236190B2 true JPS6236190B2 (en) 1987-08-05

Family

ID=15133615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13466279A Granted JPS5658680A (en) 1979-10-18 1979-10-18 Time detection device

Country Status (1)

Country Link
JP (1) JPS5658680A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224087A (en) * 1984-04-20 1985-11-08 Seikosha Co Ltd Time detector
CN1132079C (en) * 1997-04-25 2003-12-24 精工电子有限公司 Electronic timepiece

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2263619C3 (en) * 1972-12-27 1978-05-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Device for error-detecting and error-free reading of devices that are subject to calibration and monitoring, in particular scales

Also Published As

Publication number Publication date
JPS5658680A (en) 1981-05-21

Similar Documents

Publication Publication Date Title
JPS6236190B2 (en)
US3841087A (en) In-operation indicating device for clocks
US4087679A (en) Programmable timing device for indicating appointments
US5734626A (en) Synchronisation device comprising a time zone detector
JPS6026477B2 (en) Method for generating and processing electrical pulses
CA1057963A (en) Programmable signal clock with electronic appointments marking calendar
JPS6215919B2 (en)
US6137748A (en) Electronic timepiece equipped with calendar function
JPS62222183A (en) Hand display type electronic time-piece
JPS643100Y2 (en)
US2961500A (en) Commutator clock
JPS61290619A (en) Output unit for equipment
JPH0115837B2 (en)
JPS6234115B2 (en)
JPS6193036U (en)
JP2516237Y2 (en) Auxiliary circuit of time signal clock
US1772211A (en) Commutator-controlling device for printing tabulators
JPH0733179Y2 (en) Reset circuit for digital circuit test
JPS62145184U (en)
SU680169A2 (en) Pulse sequence decoder
JPS5812155Y2 (en) timed pulse generator
SU1095225A1 (en) Device for displaying information
JPS6349748Y2 (en)
SU752429A1 (en) Shaft angular position- to-code converter
JPS6342600Y2 (en)