JPS6236366Y2 - - Google Patents
Info
- Publication number
- JPS6236366Y2 JPS6236366Y2 JP1981157942U JP15794281U JPS6236366Y2 JP S6236366 Y2 JPS6236366 Y2 JP S6236366Y2 JP 1981157942 U JP1981157942 U JP 1981157942U JP 15794281 U JP15794281 U JP 15794281U JP S6236366 Y2 JPS6236366 Y2 JP S6236366Y2
- Authority
- JP
- Japan
- Prior art keywords
- receiver
- circuit
- level
- terminal
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Transceivers (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
この考案は複数の無線受信機あるいは送受信機
を用いて、複数の電波を受信する場合に、予め定
めた受信優先度の順に動作するように構成した受
信機ミユート回路に関するものである。
を用いて、複数の電波を受信する場合に、予め定
めた受信優先度の順に動作するように構成した受
信機ミユート回路に関するものである。
現在の受信機（送受信機の受信部についても同
様であるが、以下は記載を省略する）では受信周
波数の表示精度および安定度が十分に良好な機器
が多く、不定期に発射される電波の待機受信装置
は簡単に設備することができる。ただし、２台以
上の受信機を１人または受信機台数より少人数で
操作する状態では、同時に複数の受信機を操作す
ることにより混乱を生ずる可能性がある。
様であるが、以下は記載を省略する）では受信周
波数の表示精度および安定度が十分に良好な機器
が多く、不定期に発射される電波の待機受信装置
は簡単に設備することができる。ただし、２台以
上の受信機を１人または受信機台数より少人数で
操作する状態では、同時に複数の受信機を操作す
ることにより混乱を生ずる可能性がある。
この考案は簡単な制御回路を受信機に組込んで
おくことにより、受信優先度の順に同時に１台の
受信機のみが動作するように構成するものであつ
て、第１図は受信機の設置状況を示し、各受信機
には受信優先度上位の受信機より制御レベルを入
力する端子Ａと、受信優先度下位の受信機に制御
レベルを出力する端子Ｂとを備えており、受信優
先度１の受信機の出力端子B1と受信優先度２の
受信機の入力端子A2とを接ぎ、同様にして受信
優先度２の受信機の出力端子B2と受信優先度ｎ
の受信機の入力端子Anとを接ぐというように、
受信優先度上位の受信機から下位の受信機に順次
接続し、待機受信中は入力端子はＨレベル・出力
端子はＬレベルとなり、それより受信優先度下位
の受信機はすべてミユートされるように動作す
る。
おくことにより、受信優先度の順に同時に１台の
受信機のみが動作するように構成するものであつ
て、第１図は受信機の設置状況を示し、各受信機
には受信優先度上位の受信機より制御レベルを入
力する端子Ａと、受信優先度下位の受信機に制御
レベルを出力する端子Ｂとを備えており、受信優
先度１の受信機の出力端子B1と受信優先度２の
受信機の入力端子A2とを接ぎ、同様にして受信
優先度２の受信機の出力端子B2と受信優先度ｎ
の受信機の入力端子Anとを接ぐというように、
受信優先度上位の受信機から下位の受信機に順次
接続し、待機受信中は入力端子はＨレベル・出力
端子はＬレベルとなり、それより受信優先度下位
の受信機はすべてミユートされるように動作す
る。
第２図は本考案の実施回路例であつて、１は
AF増幅器、２はスピーカ、３，４は結合コンデ
ンサ、６は検波あるいは前段増幅器の出力、５は
抵抗で前段の内部抵抗を含めた値である。７は第
１の制御用トランジスタ（PNP型）で、エミツタ
をVccに、コレクタは抵抗８を通してAF回路
へ、抵抗９，１０は直列にしてエミツタと入力端
子Ａとの間に入れ、抵抗の接合点をベースに接
ぐ。端子Ａの回路が開放状態（他の受信機に接が
れていても）であれば抵抗９，１０には電流が流
れないので、トランジスタ７のエミツタとベース
間は同電位であり、コレクタ・エミツタ間はカツ
トオフであるから、AF回路には影響しない。ま
た端子Ａの回路がＬレベルとなると、抵抗１０に
は電圧降下が生じ、それがトランジスタのベース
に順バイアスとして加わるので、コレクタ・エミ
ツタ間は導通し、Vcc回路はバイパスコンデンサ
１１でAF的にはアース電位であるので、AF増幅
器１に加わるAF信号は抵抗５とトランジスタの
導通内部抵抗とで分割され、この比が十分に大き
ければ、音声出力は完全にミユートされ、コレク
タと直列の抵抗８を加減して適当な小音量に低下
することも出来る。
AF増幅器、２はスピーカ、３，４は結合コンデ
ンサ、６は検波あるいは前段増幅器の出力、５は
抵抗で前段の内部抵抗を含めた値である。７は第
１の制御用トランジスタ（PNP型）で、エミツタ
をVccに、コレクタは抵抗８を通してAF回路
へ、抵抗９，１０は直列にしてエミツタと入力端
子Ａとの間に入れ、抵抗の接合点をベースに接
ぐ。端子Ａの回路が開放状態（他の受信機に接が
れていても）であれば抵抗９，１０には電流が流
れないので、トランジスタ７のエミツタとベース
間は同電位であり、コレクタ・エミツタ間はカツ
トオフであるから、AF回路には影響しない。ま
た端子Ａの回路がＬレベルとなると、抵抗１０に
は電圧降下が生じ、それがトランジスタのベース
に順バイアスとして加わるので、コレクタ・エミ
ツタ間は導通し、Vcc回路はバイパスコンデンサ
１１でAF的にはアース電位であるので、AF増幅
器１に加わるAF信号は抵抗５とトランジスタの
導通内部抵抗とで分割され、この比が十分に大き
ければ、音声出力は完全にミユートされ、コレク
タと直列の抵抗８を加減して適当な小音量に低下
することも出来る。
第２の制御用トランジスタ（NPN型）１２は
コレクタを出力端子Ｂ回路に、エミツタをアース
に、ベースは抵抗１３を経てコンデンサ１４とダ
イオード１５とから成る時定数保持回路を通り、
スレシヨルド調整器１６により動作レベルを設定
する。スレシヨルド用電圧１７は受信波の強度と
関連する出力計回路、スケルチ回路、AGC回路
等より導入することが出来る。トランジスタ１２
のベースに順方向バイアスが加わり、コレクタと
エミツタ間が導通すると端子ＢはＬレベルとな
り、自分より優先度下位の受信機の入力端子回路
をＬレベルにして動作をミユートする。ベース回
路の時定数保持回路はこの動作を安定にするため
のもので、ダイオード１５はSSBや電信受信時に
必要な、フアストアタツク・スローレリーズとす
るために比較的大容量のコンデンサの充電時定数
を短縮する効果がある。
コレクタを出力端子Ｂ回路に、エミツタをアース
に、ベースは抵抗１３を経てコンデンサ１４とダ
イオード１５とから成る時定数保持回路を通り、
スレシヨルド調整器１６により動作レベルを設定
する。スレシヨルド用電圧１７は受信波の強度と
関連する出力計回路、スケルチ回路、AGC回路
等より導入することが出来る。トランジスタ１２
のベースに順方向バイアスが加わり、コレクタと
エミツタ間が導通すると端子ＢはＬレベルとな
り、自分より優先度下位の受信機の入力端子回路
をＬレベルにして動作をミユートする。ベース回
路の時定数保持回路はこの動作を安定にするため
のもので、ダイオード１５はSSBや電信受信時に
必要な、フアストアタツク・スローレリーズとす
るために比較的大容量のコンデンサの充電時定数
を短縮する効果がある。
端子ＡとＢの間にそう入したダイオードは、３
台以上の受信機を上記方法で連結して使用時に隣
接以下の優先度下位の受信機をすべてミユートす
るための効果がある。
台以上の受信機を上記方法で連結して使用時に隣
接以下の優先度下位の受信機をすべてミユートす
るための効果がある。
以上に述べたように本考案によるときは、複数
の待機受信機において最も優先度の高い受信機の
みが動作するのであるから、操作者は１人でもよ
く、優先受信の順位を誤まるおそれもない実用上
の効果は大きいものである。
の待機受信機において最も優先度の高い受信機の
みが動作するのであるから、操作者は１人でもよ
く、優先受信の順位を誤まるおそれもない実用上
の効果は大きいものである。
第１図は本考案による使用例の図解、第２図は
本考案の実施回路例を示す。 １……AF増幅器、２……スピーカ、３，４，
１１，１４……コンデンサ、５，８，９，１０，
１３……抵抗、７，１２……トランジスタ、１
５，１８……ダイオード、１６……スレシヨルド
調整器。
本考案の実施回路例を示す。 １……AF増幅器、２……スピーカ、３，４，
１１，１４……コンデンサ、５，８，９，１０，
１３……抵抗、７，１２……トランジスタ、１
５，１８……ダイオード、１６……スレシヨルド
調整器。
Claims (1)
- 【実用新案登録請求の範囲】 無線受信機あるいは送受信機において、 (1) 受信優先度上位の受信機あるいは送受信機よ
り制御レベルを入力する端子と、受信優先度下
位の受信機あるいは送受信機に制御レベルを出
力する端子と、 (2) 前記入力端子のレベルがＬのとき、AF信号
回路に並列に設けた第１の制御用トランジスタ
のコレクタ・エミツタ間導通をONにすること
によりAF信号をミユートする回路と、 (3) 受信入力により第２の制御用トランジスタの
コレクタ・エミツタ間導通をONにする回路
と、前記出力端子のレベルを、トランジスタが
ONのときにＬレベルにクランプする回路と、 (4) 前記入力端子と前記出力端子間にそう入し、
入力端子ラインがＬレベルのとき、出力端子ラ
インをＬレベルにクランプするダイオードと、 より成ることを特徴とする優先順位付の受信機
ミユート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981157942U JPS5864146U (ja) | 1981-10-23 | 1981-10-23 | 優先順位付の受信機ミユ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981157942U JPS5864146U (ja) | 1981-10-23 | 1981-10-23 | 優先順位付の受信機ミユ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5864146U JPS5864146U (ja) | 1983-04-30 |
| JPS6236366Y2 true JPS6236366Y2 (ja) | 1987-09-16 |
Family
ID=29950447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981157942U Granted JPS5864146U (ja) | 1981-10-23 | 1981-10-23 | 優先順位付の受信機ミユ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5864146U (ja) |
-
1981
- 1981-10-23 JP JP1981157942U patent/JPS5864146U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5864146U (ja) | 1983-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4019160A (en) | Signal attenuator circuit for TV tuner | |
| JPH01162020A (ja) | Ｆｍラジオ受信機 | |
| KR910010897A (ko) | Am라디오 수신기 | |
| JPS5918761Y2 (ja) | Ｆｍ受信機のミュ−ティング回路 | |
| US4334320A (en) | Traffic information radio signal receiver | |
| US3999132A (en) | Stereo inhibit circuit | |
| JPH02500074A (ja) | 直流エラー過渡現象の適応型修正 | |
| JPS6236366Y2 (ja) | ||
| US2904678A (en) | Semi-conductor squelch circuit | |
| US2950356A (en) | Radio-phonograph circuits | |
| US4241453A (en) | Citizens band radio receiver with squelch control | |
| US3543165A (en) | Transistor switch circuit responsive to change in direct current voltage | |
| JPS6223141Y2 (ja) | ||
| JPH0317457Y2 (ja) | ||
| US3038071A (en) | Transistor receiver squelch circuit | |
| JPS5938763Y2 (ja) | ミュ−ティング回路 | |
| JPS5852737Y2 (ja) | 受信機 | |
| JPS6012367Y2 (ja) | ラジオ受信機 | |
| JPS6345081Y2 (ja) | ||
| JPS5834810Y2 (ja) | スケルチ回路 | |
| JPS6017959Y2 (ja) | 雑音軽減装置 | |
| JPS6324672Y2 (ja) | ||
| US3178644A (en) | Transistor vehicular radio receiver operable over a range of power supply voltages | |
| US3622892A (en) | Single pole multifrequency selective squelch | |
| JPS5832361Y2 (ja) | Ｆｍステレオ受信回路 |