JPS6236384B2 - - Google Patents

Info

Publication number
JPS6236384B2
JPS6236384B2 JP55500484A JP50048480A JPS6236384B2 JP S6236384 B2 JPS6236384 B2 JP S6236384B2 JP 55500484 A JP55500484 A JP 55500484A JP 50048480 A JP50048480 A JP 50048480A JP S6236384 B2 JPS6236384 B2 JP S6236384B2
Authority
JP
Japan
Prior art keywords
thin film
plasma
growth
semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55500484A
Other languages
English (en)
Other versions
JPS55501202A (ja
Inventor
Robaato Pangu Hengu Changu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of JPS55501202A publication Critical patent/JPS55501202A/ja
Publication of JPS6236384B2 publication Critical patent/JPS6236384B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302Non-deposition formation processes
    • H10P14/6304Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6312Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group III-V semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302Non-deposition formation processes
    • H10P14/6319Formation by plasma treatments, e.g. plasma oxidation of the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302Non-deposition formation processes
    • H10P14/6322Formation by thermal treatments
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90Thermal treatments, e.g. annealing or sintering
    • H10P95/904Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors

Landscapes

  • Formation Of Insulating Films (AREA)

Description

請求の範囲 1 自生薄膜を成長させるために半導体成分の少
なくとも1つと優先的に反応する少なくとも1つ
の第1の反応物に半導体を露わす工程を含む半導
体上に自生薄膜を成長させる方法において、 半導体は、更に少なくとも1つの第2の反応物
に露わされ、該第2の反応物は第1の反応物と優
先的には反応しない少なくとも1つの半導体生物
と優先的に反応し、それによつて向上した化学量
論の薄膜を形成することを特徴とする自生薄膜を
成長させる方法。
2 請求の範囲第1項に記載の方法において、第
1の反応物は酸素を含み、これによつて自生薄膜
である酸化物薄膜を成長させることを特徴とする
自生薄膜を成長させる方法。
3 請求の範囲第1項又は第2項に記載の方法に
おいて、 反応を起こす環境を含むプラズマに反応物を導
入することを特徴とする自生薄膜を成長させる方
法。
4 請求の範囲第3項に記載の方法において、 プラズマを磁気的に制限することを特徴とする
自生薄膜を成長させる方法。
5 請求の範囲第3項に記載の方法において、 プラズマは酸素プラズマを含むことを特徴とす
る自生薄膜を成長させる方法。
6 請求の範囲前記各項のいずれかに記載の方法
において、 半導体はガリウムヒ素であることを特徴とする
自生薄膜を成長させる方法。
7 請求の範囲第6項に記載の方法において、 第2反応物はフツ素を含むことを特徴とする自
生薄膜を成長させる方法。
8 請求の範囲の前記各項のいずれかに記載の方
法において、 第2の反応物が酸素プラズマに加えられたCF4
ガスを含むことを特徴とする自生薄膜を成長させ
る方法。
9 請求の範囲第8項に記載の方法において、
CF4/O2比は0.1と3との間であることを特徴と
する自生薄膜を成長させる方法。
10 請求の範囲の前記各項のいずれかに記載の
方法において、 自生薄膜成長の次に、水素と窒素を含む環境中
で薄膜を熱的にアニールすることを特徴とする自
生薄膜を成長させる方法。
11 請求の範囲の前記各項のいずれかに記載の
方法において、 第2の反応物は少なくとも1つの半導体成分と
反応し、製造された薄膜内に含まれることを特徴
とする自生薄膜を成長させる方法。
12 請求の範囲第1項乃至第10項のいずれか
一項に記載の方法において、 第2の反応物は、次に基板を離れる揮発性成分
を形成する化合物半導体成分の少なくとも1つと
優先的に反応することを特徴とする自生薄膜を成
長させる方法。
13 請求の範囲第5項に記載の方法において、 酸素プラズマを、一対のRF電極を用いた9×
10-3torr以下の背景圧で形成し、 両電極を、同一の電圧、1Wと500Wとの間の電
力及び20mHzと30mHzとの間の周波数にほぼ平
衡するように駆動し、 制限用の外部磁場を1ガウスと500ガウスとの
間にし、 磁力によつてプラズマを半導体基板に向け、 半導体基板を磁力線に対してほぼ直角になるよ
う配向させ、 半導体基板をプラズマに対して正になるように
バイアスし、酸素プラズマにフツ素を加えること
を特徴とする自生薄膜を成長させる方法。
14 請求の範囲第13項に記載の方法におい
て、 プラズマが電子を108電子/c.c.と1012電子/c.c.
との間の濃度を含み、電子源に対して基板を
0.2V乃至500Vだけ正になるようバイアスするこ
とを特徴とする自生化合物を成長させる方法。
発明の背景 1 発明の分野 本発明は自生薄膜の成長に関する。
2 従来技術の説明 大規模集積デバイス及び超大規模集積デバイス
の急速なる増加は、主に薄膜成長及び処理技術を
向上させた結果製造可能となつた。そのような薄
膜は現在成長させることができ半導体基板上で超
高解像度で処理することができる。言うまでもな
く、そのような成長及び処理工程は、製造される
デバイスの電気的特性について大きな障害となる
不純物構造とならないように行なわねばならな
い。そのような好ましくない元素は、周囲の原子
又は分子の形で現われるか、又は成長工程又は処
理工程中に生じる不完全な又は不十分な化学物質
から生じる。
半導体集積デバイスの最初の製造工程は通常半
導体基板上に薄膜を成長させる過程を含む。その
ような薄膜は基板に被着してもよいし、また基板
から成長させてもよい。通常自生酸化物薄膜と称
する典型的な酸化物薄膜の成長は、半導体基板を
酸素発生化合物に露した時に起きる。この酸素発
生化合物は適正な電気的、熱的及び/又は化学的
条件において、半導体を通つて拡散し更に半導体
と反応して酸化を形成する。
薄膜が化合物半導体上に成長した時、正確な化
学量論からのどんなずれがあつても、又は薄膜中
若しくは薄膜と下層の半導体との間の界面領域中
にどんな未反応成分があつても(ここでは両者共
総括的に「非化学量論」と称する。)それらは製
造された装置の電気的性能に有害な影響を及ぼ
す。通常好ましくない非化学量論の原因を究明す
ると、化合物半導体薄膜の成長過程に含まれる複
雑な化学物質が問題となる。特に、化合物基板の
種々の成分の各々は、たいてい成長中に用いられ
る化学物質についてそれぞれ異なつた反応特性を
有する。従つて、化合物半導体の成分は均一に反
応せず、そして反応した材料は非化学量論的、即
ち未反応半導体成分中に散在している。化合物半
導体の組成に依存して変化する問題となる反応パ
ラメータは化学的反応速度、拡散速度及び揮発パ
ラメータを含む。
自生化合物半導体薄膜の成長についての非化学
量論的効果は、薄膜並びに薄膜及び基板の間の界
面領域の両方に現われる。そのような非化学量論
的効果は、自生ガリウムヒ素酸化物薄膜を米国特
許第4062747号に記載の特定のプラズマ酸化技術
を用いて成長した時に形成される界面領域によつ
て例示される。この成長工程はガリウムヒ素酸化
物基板を酸素発生化合物を含む適正なプラズマに
露す過程を含む。このようにして成長されたデバ
イスは、特殊な予防工程を用いなければ界面領域
と薄膜との両方に過剰未反応ヒ素を含むようにな
るということがわかつた。そのような工程は米国
特許第4062747号で開示されている。その過剰ヒ
素が最小化されないと、界面準位密度が大きくな
り、関連したC−V曲線には顕著なヒステリシス
が現われる。有害なヒ素は高N2温度アニールに
対してさえも安定である。実際、窒素ガス中にお
ける金属性ドメインとなり、従つて酸化物と半導
体との間の導通を厳密に変化させる。
前記に界面領域に現れる傾向があるどんな不平
衡をも最小化するための従来技術を示した。その
ような予防工程中には、水素中で450℃で行なわ
れるアニール過程がある。それらの条件下では、
C−V曲線中のヒステリシスを本質的に除くため
に明らかに水素を酸化物及びヒ素層と反応させ
る。しかしながらそのようなアニールでは酸化物
もまた漏れやすくしてしまう。それは多分酸化物
中の水素を発生する化合物が良好な誘電体でない
からである。代わりに、急速な成長(即ち〜
500A/分)によつて薄膜のパラメータを変更す
ることができ、そしてフイルタとして働く表面薄
膜は界面におけるヒ素の蓄積を減少させるために
好ましく用いることができる。しかしながら、そ
れらの方法は、C−V曲線のヒステリシスをなく
すと同時に酸化物が漏れやすくなるのを防止する
ことについては成功していない。
発明の概要 本発明は、改良されたバルクと界面特性を用い
て半導体薄膜を成長させる技術である。本発明は
当該技術では公知の全ての技術を用いた薄膜の成
長を考慮した。本発明は、従来技術の成長工程に
用いる化学物質に、不平衡成分と反応する一種類
又は複数の元素を加える工程を含む。これらの元
素が加えられない場合にはその成分は過剰とな
る。優先的反応物は薄膜を通して拡散する。そし
て典型的実施例ではその反応物は過剰な元素と優
先的に反応する。この反応により揮発性化合物が
形成される。次にこの化合物は、自然に、又は次
に行なわれるアニールの影響を受けてのいずれか
によつて界面領域から外へと拡散する。理想的に
は、増加した反応は薄膜成長に匹敵するものであ
つてはならないし、本発明の実施例では、それ以
外の場合に薄膜バルス上の界面領域中に過剰に生
じるそれらの成分と反応するにすぎないものであ
るべきである。
特定の実施例では、フツ素を発生する化合物
を、すでに開示されたプラズマ成長工程(米国特
許第4062747号)中に用いられるO2プラズマ環境
に加える。そのような条件では、フツ素は全ての
過剰ヒ素と優先的に反応する。そして、多分機体
から外へ部分的に拡散し、かつ高温アニールによ
つて次に除去されるフツ化ヒ素(AsF3)であると
考えられるものが発生する。
【図面の簡単な説明】
第1図は、本発明の特定の実施例の教示に従う
薄膜成長の化学的深さのプロフアイルを示す。
第2図は、本発明の特定の実施例の教示に従う
薄膜成長についてのC/Vグラフを示す。
詳細な説明 本発明は化合物半導体上に自生薄膜を成長させ
る技術である。本発明の技術によるそのような薄
膜の成長により、ブレークダウン電圧の上昇と、
リークの少ないデバイスの製造と、ヒステリシス
をほとんど生じない減少された表面準位、界面準
位及びトラツプ不安定性を含む向上された電気的
特性が得られる。本発明の最も一般的形態では、
本発明は、化合物半導体の成分と優先的に反応し
て形成された薄膜中又は薄膜と半導体との間の界
面領域中に良好な化学両論を形成する成分を薄膜
成長化学反応に用いることを含む。
本発明を完全に応用するには、薄膜成長の化学
反応と従来技術のプロセス欠点とについていくつ
か説明する必要がある。典型的化合物半導体は、
典型的−族半導体のような少なくとも2つの
成分から成る。多元化合物半導体は、例えばガリ
ウムアルミニウムヒ素等のように2種以上の成分
から成る。(シリコン等がドープされた元素半導
体上への自生薄膜の成長もまた問題点を有してい
て、本件発明はこれを解決することもその目的と
している。従つて本件発明ではドープされた元素
半導体も含めて「化合物半導体」なる表現を用い
る。)本発明はこのような化合物半導体上に自生
薄膜を成長させることを目的とする。
自生薄膜は被着されない。自生薄膜はむしろ半
導体を一種又は多種の反応物に露すことによつて
形成される。この反応物は基板自体と化合して必
要とされる薄膜を形成する。例えば、適正な条件
下ではガリウムヒ素が酸素に露されるとガリウム
ヒ素酸化物薄膜が形成される。適正な環境下では
酸素は典型的ガリウムヒ素と化合して好ましい酸
化物を形成する。本発明はその広い意味におい
て、熱酸化、化学的陽極酸化、写真化学的酸化又
はプラズマ酸化を含む多くのそのような成長プロ
セスを行なうことを目的とする。本発明は、典型
的酸化物及び窒化物薄膜を含むがそれらに限定さ
れない多種の薄膜の成長に応用される。
前記の化合物半導体上での自生薄膜の成長は、
化合物半導体成分と付加的成分との反応を必然的
に含み、これらの成分は共に最終的に薄膜を形成
する。前記の例では、酸素とガリウムヒ素とが化
合してガリウムヒ素酸化物を形成する。最も頻ぱ
んに添加される成分即ち上記例における酸素は化
合物半導体の種々の成分と異なつた速度で反応す
る。上記例において、酸素がヒ素に対してよりも
ガリウムに対して速く反応することがわかつた。
同様に反応したヒ素は反応したガリウムよりも揮
発性でありかつ高い拡散係数を有するということ
がわかつた。化合物半導体成分の化学反応につい
てのそのような違いによつて、薄膜又は薄膜と基
板との間に界面に過剰の未反応成分が形成され
る。典型的なガリウムヒ素の場合、界面領域にヒ
素層が形成され薄膜バルクに1乃至2パーセント
の未反応ヒ素が現われることが示された。そのよ
うな非化学量論は、薄膜中であろうと界面領域で
あろうと、いずれに形成されたデバイスの電気的
特性に真に必然的に影響を及ぼす。典型的MOS
構体では、デバイス中の容量は影響を受け、そし
そ「浮遊ゲート」は付加的に形成され、ヒステリ
シス効果が生じる。長い間の研究の結果、界面領
域中の未反応層には、形成された電気的デバイス
の有害な電気的特性の原因となる重大な働きがあ
るということがわかつた。
非化学量論を制限し生成物の電気的特性を向上
するための、多くの示唆が与えられている。それ
らの示唆は、層をなした構体の成長と同様に種々
のアニール工程を含む。それにもかかわらず、良
好な反転特性と最小のヒステリシス効果を有する
化合物半導体構体を製造することは未だ困難であ
る。
本発明は、自生薄膜の成長における向上された
化学量論の研究についての全く新しい方策を採つ
ている。従来技術による方法では化合物半導体の
種々の成分に均一な影響を及ぼす化学反応を強調
してきた。このようにして、成分の反応は均一で
あり、より完全な化学量論的が形成されていると
思われていた。しかしながら、本出願人は、化学
反応は容易に平衡に達するはずがないという仮定
に基づいている。それらの方法、即ち本発明の方
法は、従来技術に本質的にある優先的化学物質の
不均一な効果を除去する付加的優先的化学物質を
添加することである。従つて、例えば、その化学
反応ではガリウムヒ素薄膜の成長において酸素と
ガリウムが反応してヒ素富化層を形成する反応が
優先的に行なわれることがわかつた場合、実際こ
の場合と同様に本出願人は優先的ではあるがヒ素
との反応を優先させる典型的付加的化学物質を付
加することを教示する。このようにして全体の化
学的反応が平衡に達し、未反応成分の量が最小と
なり、薄膜の化学量論が更に向上する。
次に、本発明では、従来技術で化合物半導体の
成分のうちの少なくとも1つと反応した方が良い
ことがわかつているいずれの自生薄膜成長工程の
使用を考える。本発明は、従来技術の化学的組成
に加えて、非化学量論組成を除くために少なくと
も一つの部分的に未反応成分と好ましく反応する
好ましい添加化学物質を特徴とする。
例 本発明は化合物半導体上に自生薄膜を成長させ
ることのできるいずれの工程にも応用できるが、
実施例は米国特許第4062747号に記載のGaAs上へ
の酸化物のプラズマ成長である。そのようなプラ
ズマ成長では酸素とガリウムとが優先的に反応す
るために、酸化物とGaAsとの界面でヒ素が分離
するということは明らかとなつている。ヒ素層
は、ある応用について有害な界面準位を形成す
る。従つて、この元素状ヒ素層を除去するか又は
このヒ素層を有害でない他の化合物に変化させる
かのいずれかの処理をすることが好ましい。
上記プラズマ成長条件下において、ヒ素層を変
化させるために優先的化学物質が研究された。酸
化物は、10-3torr以下の周囲圧でCF4/O2比が0.1
と3との間にあるO2とCF4ガスとの混合気を用い
て成長させた。典型的酸化プラズマ(濃度〜1010
粒子/cm3、電子温度Te〜4eV)は、背景圧
10-3torr及び周囲温度〜30℃で、一対のrf電極を
用いて形成される。その両電極は、20mHzと30
mHzとの間の周波数の数百ワツトの典型的rf電
力を用いて同一の直流電圧と駆動される。(プラ
ズマもまたひとそろいのフイラメントと外部コイ
ルを用いて容易に形成される。)このようにして
プラズマデバイスの源領域内に形成されたプラズ
マは数百ガウスの外部磁場によつて制限される。
(磁気による制限はまた室壁からの汚染物を減少
させるのに効果的な方法である。)プラズマ柱は
直径数cm長さ約1mである。試料(例えば、<100
>方向で、Teを〜2×1015/c.c.ドープした
GaAs)は、先ず研摩され化学的エツチング溶液
内で洗浄される。次に、試料を、酸化プラズマ中
に浸した適正な試料支持器に装着する。プラズマ
発生電極からのスパツタ汚染物を除去するために
ウエハ表面を電極から少なくとも30cm離し、ウエ
ハ表面を磁力線に対して垂直にする。試料支持器
は通常、基板の温度をrfの干渉なしで0℃乃至
100℃に維持及びモニタでき、他方基板をプラズ
マに対して約0.2乃至5百ボルトにバイアスでき
るように設計されている。試料支持器自体は通
常、それを取り囲むプラズマを乱さないように絶
縁物で形成する。
このようにして形成されたプラズマはOx=1-
、F-中性なF及び電子と同様にCF、CO及び
CFO錯体の混合体を含む。プラズマに対して
GaAs基板を正になるようにバイアスすることに
より、負に帯電したフツ素と酸化物イオンは更に
基板に引き寄せられる。深さプロフアイルによ
り、それらの条件において形成された酸化物薄膜
内に第1図示の分布で含まれるということが示さ
れた。赤外線分析によりフツ素がAsF3の形態で
存在していることが示された。フツ素含有量は40
原子パーセント程度の量であるが、そのような濃
度では界面が更に拡散してしまい、Ga/As比が
増加してこれが1よりずつと大きな値になつてし
まい、製造された素子の電気的特性が低化する。
本発明のプロセスを用いると、フツ素は酸化物内
に全体的に含有され、その含有量はO2中に10パ
ーセントCF4を含む場合における1000Aの薄膜内
の9.2×1015/cm2から、O2内に75パーセントCF4
を含む場合における2000Aの薄膜内の3.07×
1017/cm2まで変化する。6原子パーセント又はそ
れ以下のオーダーのフツ素濃度については第1図
に示されている。
深さプロフアイルについての研究の結果、
GaAs界面にフツ素が蓄積することがわかるが、
そうでなければ酸化物は本質的に化学量論的であ
る。酸化物中に含まれる約30パーセントのフツ素
は高温(約450℃)処理によつて除去される。こ
の濃度はフツ素の含有量が減少するに従つて増加
する。低フツ素濃度(6パーセント以下)では、
全てのフツ素でなくともその大部分は熱処理によ
つて除去できる。フツ素はいく分か残存していた
方が好ましい。それは、シリコン技術において塩
素が果たす役割と同様に、フツ素はアルカリイオ
ンによる影響を減少するためと、界面準位を不動
態化するため有用であることがわかつたからであ
る。CF2含有量を増加することによつて大量のフ
ツ素を含ませることができる。
本発明の技術に従つて製造されたデバイスにつ
いての典型的高周波数(1MHz)C−V曲線を第
2図に示す。このデータは、ND=2×1015/c.c.
の(100)GaAsの気相エピタキシヤル層上に成長
した厚さ1500Aの酸化物について得られた。酸化
物をCF4/O2=1の気体混合物を伴なうプラズマ
中で選択的に成長させた。次に酸化物をH2/N2
=1の媒体中で450℃で半時間アニールした。C
−V曲線は本質的にヒステリシスを示さず、選択
的酸化過程によりほとんどのトラツプ準位を除い
たことを示しているということに留意されたい。
C−V曲線は負バイアスされた時に反転する。こ
のことは酸化物が漏れていないことを示す。
JP55500484A 1979-02-14 1980-01-31 Expired JPS6236384B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/012,192 US4246296A (en) 1979-02-14 1979-02-14 Controlling the properties of native films using selective growth chemistry

Publications (2)

Publication Number Publication Date
JPS55501202A JPS55501202A (ja) 1980-12-25
JPS6236384B2 true JPS6236384B2 (ja) 1987-08-06

Family

ID=21753790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55500484A Expired JPS6236384B2 (ja) 1979-02-14 1980-01-31

Country Status (5)

Country Link
US (1) US4246296A (ja)
EP (1) EP0023911B1 (ja)
JP (1) JPS6236384B2 (ja)
DE (1) DE3070692D1 (ja)
WO (1) WO1980001738A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662328A (en) * 1979-10-26 1981-05-28 Agency Of Ind Science & Technol Manufacturing of insulation membrane and insulation membrane-semiconductor interface
US4421785A (en) * 1980-08-18 1983-12-20 Sperry Corporation Superconductive tunnel junction device and method of manufacture
US4368550A (en) * 1981-04-10 1983-01-18 Stevens Gunther A Method and apparatus for winterizing a swimming pool
US4544418A (en) * 1984-04-16 1985-10-01 Gibbons James F Process for high temperature surface reactions in semiconductor material
US4588451A (en) * 1984-04-27 1986-05-13 Advanced Energy Fund Limited Partnership Metal organic chemical vapor deposition of 111-v compounds on silicon
DE4017870A1 (de) * 1990-06-02 1991-12-05 Standard Elektrik Lorenz Ag Verfahren zur herstellung und passivierung von halbleiterbauelementen
US5120680A (en) * 1990-07-19 1992-06-09 At&T Bell Laboratories Method for depositing dielectric layers
US5089442A (en) * 1990-09-20 1992-02-18 At&T Bell Laboratories Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd
JPH0883902A (ja) * 1994-09-09 1996-03-26 Mitsubishi Electric Corp 半導体装置の製造方法、及び半導体装置
US5563105A (en) * 1994-09-30 1996-10-08 International Business Machines Corporation PECVD method of depositing fluorine doped oxide using a fluorine precursor containing a glass-forming element
JPH09139494A (ja) * 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体装置の製造方法,及び半導体装置
JP3489334B2 (ja) * 1996-05-27 2004-01-19 ソニー株式会社 半導体装置の酸化膜形成方法および酸化膜形成装置
US5872031A (en) * 1996-11-27 1999-02-16 The Regents Of The University Of California Enhancement-depletion logic based on gaas mosfets
US6472695B1 (en) 1999-06-18 2002-10-29 The Regents Of The University Of California Increased lateral oxidation rate of aluminum indium arsenide

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB991263A (en) * 1963-02-15 1965-05-05 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3287243A (en) * 1965-03-29 1966-11-22 Bell Telephone Labor Inc Deposition of insulating films by cathode sputtering in an rf-supported discharge
US3692571A (en) * 1970-11-12 1972-09-19 Northern Electric Co Method of reducing the mobile ion contamination in thermally grown silicon dioxide
US3849276A (en) * 1971-03-19 1974-11-19 Ibm Process for forming reactive layers whose thickness is independent of time
US3890169A (en) * 1973-03-26 1975-06-17 Bell Telephone Labor Inc Method of forming stable native oxide on gallium arsenide based compound semiconductors by combined drying and annealing
US3914465A (en) * 1972-09-25 1975-10-21 Bell Telephone Labor Inc Surface passivation of GaAs junction laser devices
US3907616A (en) * 1972-11-15 1975-09-23 Texas Instruments Inc Method of forming doped dielectric layers utilizing reactive plasma deposition
US4062747A (en) * 1976-06-15 1977-12-13 Bell Telephone Laboratories, Incorporated Native growth of semiconductor oxide layers
US4172906A (en) * 1977-05-11 1979-10-30 Rockwell International Corporation Method for passivating III-V compound semiconductors
US4170666A (en) * 1977-05-11 1979-10-09 Rockwell International Corporation Method for reducing surface recombination velocities in III-V compound semiconductors
US4144634A (en) * 1977-06-28 1979-03-20 Bell Telephone Laboratories, Incorporated Fabrication of gallium arsenide MOS devices
US4183780A (en) * 1978-08-21 1980-01-15 International Business Machines Corporation Photon enhanced reactive ion etching

Also Published As

Publication number Publication date
EP0023911B1 (en) 1985-05-29
JPS55501202A (ja) 1980-12-25
EP0023911A1 (en) 1981-02-18
EP0023911A4 (en) 1983-03-15
US4246296A (en) 1981-01-20
DE3070692D1 (en) 1985-07-04
WO1980001738A1 (en) 1980-08-21

Similar Documents

Publication Publication Date Title
US4300989A (en) Fluorine enhanced plasma growth of native layers on silicon
KR100421767B1 (ko) 박형 절연막 제조 방법
US6888204B1 (en) Semiconductor devices, and methods for same
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
US6548366B2 (en) Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
JPS6236384B2 (ja)
US6610614B2 (en) Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US4900591A (en) Method for the deposition of high quality silicon dioxide at low temperature
JP4708426B2 (ja) 半導体基板を処理する方法
Ueno et al. Low-temperature and low-activation-energy process for the gate oxidation of Si substrates
US20080090425A9 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
US20020197882A1 (en) Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US20020197883A1 (en) Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
KR20050096181A (ko) 초저압에서 암모니아를 이용한 급속 열 어닐링을 통한실리콘 옥시나이트라이드의 나이트로겐 프로파일 테일링
CA1297764C (en) Fabrication of devices having thin dielectric layers
US6303520B1 (en) Silicon oxynitride film
US3556879A (en) Method of treating semiconductor devices
JPS638611B2 (ja)
US6780719B2 (en) Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures
JP2008258614A (ja) 基板上への酸窒化物薄膜の成長方法
US5275692A (en) Method for fabricating integrated circuits
JP4933256B2 (ja) 半導体微細構造物を形成する方法
JP2780501B2 (ja) 絶縁膜付き半導体ウェハ及びその製造方法
Biedenbender et al. Chemical Nature of Silicon Nitride‐Indium Phosphide Interface and Rapid Thermal Annealing for InP MISFETs
Takagi et al. A new technique for growth of thermal oxide films on GaAs