JPS6236390B2 - - Google Patents
Info
- Publication number
- JPS6236390B2 JPS6236390B2 JP57025402A JP2540282A JPS6236390B2 JP S6236390 B2 JPS6236390 B2 JP S6236390B2 JP 57025402 A JP57025402 A JP 57025402A JP 2540282 A JP2540282 A JP 2540282A JP S6236390 B2 JPS6236390 B2 JP S6236390B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- silicon
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は集積回路装置に関し、特に集積回路装
置内に組込まれた素子間を電気的に分離する素子
分離領域の構造に関する。
置内に組込まれた素子間を電気的に分離する素子
分離領域の構造に関する。
一般に、半導体集積回路装置においては、多く
の素子が一つの半導体基板内に組込まれている。
これらの素子が独立に機能を果すためには電気的
に絶縁されている事が必要である。この電気的絶
縁をはかる目的で素子間は電気的に絶縁体とみら
れる物質で分離される必要がある。
の素子が一つの半導体基板内に組込まれている。
これらの素子が独立に機能を果すためには電気的
に絶縁されている事が必要である。この電気的絶
縁をはかる目的で素子間は電気的に絶縁体とみら
れる物質で分離される必要がある。
従来、この目的の為に、例えばシリコン半導体
基板を用いた集積回路装置においてはシリコン基
板を酸化して得られるシリコン酸化膜が用いられ
ている。このシリコン酸化膜を任意のパターンに
形成する方法としてLOCOS法と呼ばれる方法が
広く用いられている。この方法においては、シリ
コン酸化膜を形成する部分のみにシリコン表面を
露出させ、他の部分はシリコン窒化膜で覆い、選
択的にシリコン表面を酸化するというものであ
る。しかしながら、LOCOS法においてはシリコ
ン窒化膜で覆われていない部分で成長したシリコ
ン酸化膜は、シリコン窒化膜で覆われている部分
まで横方向に成長してゆき、例えばシリコン窒化
膜で覆われていない部分のシリコン酸化膜の厚さ
が1.0μｍ位になれば横方向に1.5〜2.0μｍ伸び
て、シリコン窒化膜の下側に入り込む。集積回路
装置においては今後一層集積密度の向上が目的と
されているが、この様なシリコン酸化膜の横拡が
りという問題は素子分離領域が目的とした幅より
も拡がつてしまう事になり、それだけ素子を組込
む領域が狭くなり集積度向上を阻害するという欠
点があつた。
基板を用いた集積回路装置においてはシリコン基
板を酸化して得られるシリコン酸化膜が用いられ
ている。このシリコン酸化膜を任意のパターンに
形成する方法としてLOCOS法と呼ばれる方法が
広く用いられている。この方法においては、シリ
コン酸化膜を形成する部分のみにシリコン表面を
露出させ、他の部分はシリコン窒化膜で覆い、選
択的にシリコン表面を酸化するというものであ
る。しかしながら、LOCOS法においてはシリコ
ン窒化膜で覆われていない部分で成長したシリコ
ン酸化膜は、シリコン窒化膜で覆われている部分
まで横方向に成長してゆき、例えばシリコン窒化
膜で覆われていない部分のシリコン酸化膜の厚さ
が1.0μｍ位になれば横方向に1.5〜2.0μｍ伸び
て、シリコン窒化膜の下側に入り込む。集積回路
装置においては今後一層集積密度の向上が目的と
されているが、この様なシリコン酸化膜の横拡が
りという問題は素子分離領域が目的とした幅より
も拡がつてしまう事になり、それだけ素子を組込
む領域が狭くなり集積度向上を阻害するという欠
点があつた。
本発明は上記欠点を除き、占有面積を小さくし
た素子分離構造を有し、集積密度を向上させるこ
とのできる集積回路装置を提供するものである。
た素子分離構造を有し、集積密度を向上させるこ
とのできる集積回路装置を提供するものである。
本発明の集積回路装置は、半導体基板の素子分
離領域に設けられた凹形溝と、該凹形溝表面に設
けられた第１のシリコン酸化膜と、該シリコン酸
化膜を覆つて形成されたシリコン窒化膜と、該シ
リコン窒化膜上に形成されたポリシリコンを酸化
して得られる第２のシリコン酸化膜と、該第２の
シリコン酸化膜の上に形成されたシリカフイルム
を熱処理して得られる第３のシリコン酸化膜とか
ら成る素子分離領域を含んで構成される。
離領域に設けられた凹形溝と、該凹形溝表面に設
けられた第１のシリコン酸化膜と、該シリコン酸
化膜を覆つて形成されたシリコン窒化膜と、該シ
リコン窒化膜上に形成されたポリシリコンを酸化
して得られる第２のシリコン酸化膜と、該第２の
シリコン酸化膜の上に形成されたシリカフイルム
を熱処理して得られる第３のシリコン酸化膜とか
ら成る素子分離領域を含んで構成される。
次に、本発明の実施例について図面を用いて説
明する。
明する。
第１図ａ〜ｅは本発明の第１の実施例の製造方
法を説明するための製造工程順の断面図である。
法を説明するための製造工程順の断面図である。
まず、第１図ａに示すように、Ｐ型シリコン基
板１１の素子分離領域を形成すべき場所が露出す
るように、基板表面に選択的にホトレジスト膜１
２を設ける。このホトレジスト膜１２をマスクに
して、リアクテイブイオンエツチング法のよう
に、サイドエツチングのないエツチング法を用い
て、基板１１をエツチングして凹形の溝１３を設
ける。更に、ホトレジスト膜１２をマスクにして
ホウ素等のアクセプタ型不純物をイオン注入して
Ｐ型領域１４を溝１３の底面に形成する。
板１１の素子分離領域を形成すべき場所が露出す
るように、基板表面に選択的にホトレジスト膜１
２を設ける。このホトレジスト膜１２をマスクに
して、リアクテイブイオンエツチング法のよう
に、サイドエツチングのないエツチング法を用い
て、基板１１をエツチングして凹形の溝１３を設
ける。更に、ホトレジスト膜１２をマスクにして
ホウ素等のアクセプタ型不純物をイオン注入して
Ｐ型領域１４を溝１３の底面に形成する。
次に、第１図ｂに示すように、ホトレジスト膜
１２を除去し、シリコン基板１１を全面的に酸化
して1000〜2000Åの膜厚のシリコン酸化膜１５を
設ける。このシリコン酸化膜１５の上に数千Åの
厚さにシリコン窒化膜１６を設け、その上にポリ
シリコン膜１７を形成する。
１２を除去し、シリコン基板１１を全面的に酸化
して1000〜2000Åの膜厚のシリコン酸化膜１５を
設ける。このシリコン酸化膜１５の上に数千Åの
厚さにシリコン窒化膜１６を設け、その上にポリ
シリコン膜１７を形成する。
次に、第１図ｃに示すように、ポリシリコン膜
１７の上にシリカフイルム１８を塗布法によつて
形成する。
１７の上にシリカフイルム１８を塗布法によつて
形成する。
次に、第１図ｄに示すように、1000〜1100℃の
酸化雰囲気中で熱処理してシリカフイルム１８を
第３のシリコン酸化膜２０に変えると共に、ポリ
シリコン膜１７も第２のシリコン酸化膜１９に変
える。
酸化雰囲気中で熱処理してシリカフイルム１８を
第３のシリコン酸化膜２０に変えると共に、ポリ
シリコン膜１７も第２のシリコン酸化膜１９に変
える。
最後に、第１図ｅに示すように、素子分離領域
以外の第１、第２、第３のシリコン酸化膜１５，
１９，２０、シリコン窒化膜１６をホトレジスト
を用いて選択的にエツチング除去して、素子分離
領域を完成する。
以外の第１、第２、第３のシリコン酸化膜１５，
１９，２０、シリコン窒化膜１６をホトレジスト
を用いて選択的にエツチング除去して、素子分離
領域を完成する。
以上説明した製造方法を用いると、凹形溝１３
の形成はリアテイブイオンエツチングのようにサ
イドエツチの少ないエツチング法を用いているこ
と、溝１３を酸化して得られる第１のシリコン酸
化膜１５は1000〜2000Å程度の薄さにしているの
で溝１３の壁面から横方向への素子分離域の拡が
りは1000Å位しかないこと、更にまた第１のシリ
コン酸化膜１５上をシリコン窒化膜１６で覆つて
いるため、シリヤフイルム１８を塗布後にシリコ
ン酸化膜２０を変える為の酸化時にも構１３の側
面は全く酸化されない事、等の為に素子分離領域
の幅は溝１３の幅と殆んど同じ程度にできるとい
う大きな利点を有する。
の形成はリアテイブイオンエツチングのようにサ
イドエツチの少ないエツチング法を用いているこ
と、溝１３を酸化して得られる第１のシリコン酸
化膜１５は1000〜2000Å程度の薄さにしているの
で溝１３の壁面から横方向への素子分離域の拡が
りは1000Å位しかないこと、更にまた第１のシリ
コン酸化膜１５上をシリコン窒化膜１６で覆つて
いるため、シリヤフイルム１８を塗布後にシリコ
ン酸化膜２０を変える為の酸化時にも構１３の側
面は全く酸化されない事、等の為に素子分離領域
の幅は溝１３の幅と殆んど同じ程度にできるとい
う大きな利点を有する。
更にまた、ポリシリコン膜１７が酸化されてシ
リコン酸化膜１９に変化する時の体積の膨張は、
シリカフイルム１８が熱処理時に受ける体積収縮
と補いあつて打ち消され、素子分離領域がシリコ
ン基板１１に及ぼす歪は極く小さくする事が可能
となり、シリコン基板１１内に形成される素子の
Ｐ−Ｎ接合が素子分離領域に接した場合でもＰ−
Ｎ接合の逆方向リーク電流が極く小さいものにで
きて良好な素子特性を得ることができるという大
きな利点も併せもつものである。
リコン酸化膜１９に変化する時の体積の膨張は、
シリカフイルム１８が熱処理時に受ける体積収縮
と補いあつて打ち消され、素子分離領域がシリコ
ン基板１１に及ぼす歪は極く小さくする事が可能
となり、シリコン基板１１内に形成される素子の
Ｐ−Ｎ接合が素子分離領域に接した場合でもＰ−
Ｎ接合の逆方向リーク電流が極く小さいものにで
きて良好な素子特性を得ることができるという大
きな利点も併せもつものである。
第２図は本発明の第２の実施例の断面図であ
る。
る。
この第２の実施例は、第１図ｄで説明した工程
後にリアクテイブイオンエツチによつて基板の全
面を少しエツチングする事でシリコン基板１１の
表面で素子分離領域以外に残つている第１のシリ
コン酸化膜１５、シリコン窒化膜１６、第２の酸
化膜１９、第３のシリコン酸化膜２０を除去す
る。この第２の実施例においても各絶縁膜はエツ
ムングされるが深さ方向にみると厚いから充分素
子分離のために必要なだけ残つており、素子を組
込む領域の表面からマスクなしで容易にシリコン
酸化膜１５，１９，２０及びシリコン酸化膜１６
が除かれるという利点を有する。また、同様に第
１図ｄで説明した工程後に、まずシリコン酸化膜
２０，１９を弗酸系のエツチング液でエツチング
し、次にシリコン窒化膜１６をリン酸を含むエツ
チング液でエツチングし、最後にまたシリコン酸
化膜１５を弗酸系のエツチング液で除去する方法
でもマスクなしで素子分離領域を決める事ができ
集積度の向上に大きく役立つ事になる。
後にリアクテイブイオンエツチによつて基板の全
面を少しエツチングする事でシリコン基板１１の
表面で素子分離領域以外に残つている第１のシリ
コン酸化膜１５、シリコン窒化膜１６、第２の酸
化膜１９、第３のシリコン酸化膜２０を除去す
る。この第２の実施例においても各絶縁膜はエツ
ムングされるが深さ方向にみると厚いから充分素
子分離のために必要なだけ残つており、素子を組
込む領域の表面からマスクなしで容易にシリコン
酸化膜１５，１９，２０及びシリコン酸化膜１６
が除かれるという利点を有する。また、同様に第
１図ｄで説明した工程後に、まずシリコン酸化膜
２０，１９を弗酸系のエツチング液でエツチング
し、次にシリコン窒化膜１６をリン酸を含むエツ
チング液でエツチングし、最後にまたシリコン酸
化膜１５を弗酸系のエツチング液で除去する方法
でもマスクなしで素子分離領域を決める事ができ
集積度の向上に大きく役立つ事になる。
以上詳細に説明したように、本発明によれば占
有面積の小さい素子分離領域を有し、集積密度を
向上させく集積回路装置が得られるのでその効果
は大きい。
有面積の小さい素子分離領域を有し、集積密度を
向上させく集積回路装置が得られるのでその効果
は大きい。
第１図ａ〜ｅは本発明の第１の実施例の製造方
法を説明するための製造工程順の断面図、第２図
は本発明の第２の実施例の断面図である。 １１……Ｐ型シリコン基板、１２……ホトレジ
スト膜、１３……溝、１４……Ｐ型領域、１５…
…第１のシリコン酸化膜、１６……シリコン窒化
膜、１７……ポリシリコン膜、１８……シリカフ
イルム、１９……第２のシリコン酸化膜、２０…
…第３のシリコン酸化膜。
法を説明するための製造工程順の断面図、第２図
は本発明の第２の実施例の断面図である。 １１……Ｐ型シリコン基板、１２……ホトレジ
スト膜、１３……溝、１４……Ｐ型領域、１５…
…第１のシリコン酸化膜、１６……シリコン窒化
膜、１７……ポリシリコン膜、１８……シリカフ
イルム、１９……第２のシリコン酸化膜、２０…
…第３のシリコン酸化膜。
Claims (1)
- １ 半導体基板の素子分離領域に設けられた凹形
溝と、該凹形溝表面に設けられた第１のシリコン
酸化膜と、該シリコン酸化膜を覆つて形成された
シリコン窒化膜と、該シリコン窒化膜上に形成さ
れたポリシリコンを酸化して得られる第２のシリ
コン酸化膜と、該第２のシリコン酸化膜の上に形
成されたシリカフイルムを熱処理して得られる第
３のシリコン酸化膜とから成る素子分離領域を有
することを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025402A JPS58141538A (ja) | 1982-02-18 | 1982-02-18 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57025402A JPS58141538A (ja) | 1982-02-18 | 1982-02-18 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58141538A JPS58141538A (ja) | 1983-08-22 |
| JPS6236390B2 true JPS6236390B2 (ja) | 1987-08-06 |
Family
ID=12164906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57025402A Granted JPS58141538A (ja) | 1982-02-18 | 1982-02-18 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58141538A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007290073A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Works Ltd | 絶縁分離構造の形成方法 |
-
1982
- 1982-02-18 JP JP57025402A patent/JPS58141538A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007290073A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Works Ltd | 絶縁分離構造の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58141538A (ja) | 1983-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100227766B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR950000096B1 (ko) | 반도체 장치의 접촉부 형성방법 | |
| WO1979000684A1 (en) | Isolation of integrated circuits by stepwise selective etching,diffusion and thermal oxidation | |
| WO1988001436A1 (en) | Process for fabricating stacked mos structures | |
| US5229317A (en) | Method for preventing out-diffusion of phosphorous and boron in a bpsg-buried trench | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JP2861856B2 (ja) | 半導体装置の製造方法 | |
| JPS6325708B2 (ja) | ||
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPS6236390B2 (ja) | ||
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| US6239478B1 (en) | Semiconductor structure for a MOS transistor | |
| KR100191714B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100215698B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100192164B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR100203897B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100390895B1 (ko) | 반도체 장치의 소자 분리막의 형성 방법 | |
| KR100245087B1 (ko) | 반도체소자의 소자분리절연막 형성방법 |