JPS6236637B2 - - Google Patents
Info
- Publication number
- JPS6236637B2 JPS6236637B2 JP58180861A JP18086183A JPS6236637B2 JP S6236637 B2 JPS6236637 B2 JP S6236637B2 JP 58180861 A JP58180861 A JP 58180861A JP 18086183 A JP18086183 A JP 18086183A JP S6236637 B2 JPS6236637 B2 JP S6236637B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- rays
- metal
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2037—Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
- G03F7/2039—X-ray radiation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0551—Exposure mask directly printed on the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Bipolar Transistors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、集積回路の製造に於けるパターンの
形成に於て用いられる改良されたレジスト・マス
クの形成方法に係り、更に具体的に云えば、多層
セラミツク（MLC）構造体に於て用いられる自
己整合されたレジスト・マスクの形成方法に係
る。
形成に於て用いられる改良されたレジスト・マス
クの形成方法に係り、更に具体的に云えば、多層
セラミツク（MLC）構造体に於て用いられる自
己整合されたレジスト・マスクの形成方法に係
る。
従来、MLCパツケージ基板に於ては、各々セ
ラミツク材料より成り、各々個性化された導電性
配線パターンを有している。20乃至30個程度の多
数の層が用いられている。それらの層は相互に積
重ねられて、相互接続されている電力供給層、信
号層、再分配層等を構成している。
ラミツク材料より成り、各々個性化された導電性
配線パターンを有している。20乃至30個程度の多
数の層が用いられている。それらの層は相互に積
重ねられて、相互接続されている電力供給層、信
号層、再分配層等を構成している。
基板上には、多数のVLSLチツプ及びそれらの
チツプへのそしてそれらのチツプ間の電気的接続
体が設けられている。又、基板上の各チツプ位置
は、１回り又は２回りの以上の技術変更パツドに
より包囲された、接点パツド、Ｉ／Ｏ接続体等の
配列体を有している。その様なMLC構造体につ
いては、IBM Journal of Research and
Development、第26巻、第１号、1982年１月に於
けるA.J.Blodgett及びD.R.Barbourによる
“Thermal Conduction Module：Ａ High−
Performance Multilayer Ceramic Package”と
題する文献；及び18th Annual Proceedings、
Reliability Physics、1980 IEEE Catalog
No.80CH1531−３に於けるG.A.Walkerによる
“Failure Analysis of Multilayer Ceramic
Substrates”と題する文献に詳細に記載されてい
る。
チツプへのそしてそれらのチツプ間の電気的接続
体が設けられている。又、基板上の各チツプ位置
は、１回り又は２回りの以上の技術変更パツドに
より包囲された、接点パツド、Ｉ／Ｏ接続体等の
配列体を有している。その様なMLC構造体につ
いては、IBM Journal of Research and
Development、第26巻、第１号、1982年１月に於
けるA.J.Blodgett及びD.R.Barbourによる
“Thermal Conduction Module：Ａ High−
Performance Multilayer Ceramic Package”と
題する文献；及び18th Annual Proceedings、
Reliability Physics、1980 IEEE Catalog
No.80CH1531−３に於けるG.A.Walkerによる
“Failure Analysis of Multilayer Ceramic
Substrates”と題する文献に詳細に記載されてい
る。
それらのMLC構造体は、上面にモリブデン
（Mo）金属パターンを有する焼成されたアルミナ
（Al2O3）基板より成る。焼成の後、チツプ、Ｉ／
Ｏピン及びフランジを接合するために、上記Mo
金属層を設ける必要がある。今日では、その金属
層を画成するために、金属めつきが用いられてい
る。その様なめつき技術は、完全なMLC構造体
の製造に大きな処理の問題が生じる。例えば、め
つきは、不要な部分に行われることがあり、パタ
ーンの間にブリツジを形成したり、逆、に或るパ
ターンをめつきしなかつたりする場合もある。正
確なめつきを行うための浴の化学及び制御も複雑
である。例えば、通常は浴中の時間による厚さの
制御を正確に再現することは困難である。バルク
及び表面の両方に関して同時に付着される不純物
の影響は重大な問題である。更に、使用された浴
の投棄及び処理に対しても、厳しい環境条件が存
在する。コストの問題、処理の問題及び構造体に
生じる欠陥も、最終的構造体の全体的な歩留りを
低下させる。それらの最終的工程に達するための
長時間（数ケ月）の処理を要するので、全体的歩
留りを低下させる処理は最小限にされねばならな
い。更に別個のマスク工程は必ずしも既に存在す
る金属層と正確に整合されておらず、めつき工程
に誤りが生じて、修正に長時間を要することがあ
る。従つて、MLC構造体の焼成後に、許容され
得る金属層の画成を行うための改良された技術を
実現することが必要とされている。
（Mo）金属パターンを有する焼成されたアルミナ
（Al2O3）基板より成る。焼成の後、チツプ、Ｉ／
Ｏピン及びフランジを接合するために、上記Mo
金属層を設ける必要がある。今日では、その金属
層を画成するために、金属めつきが用いられてい
る。その様なめつき技術は、完全なMLC構造体
の製造に大きな処理の問題が生じる。例えば、め
つきは、不要な部分に行われることがあり、パタ
ーンの間にブリツジを形成したり、逆、に或るパ
ターンをめつきしなかつたりする場合もある。正
確なめつきを行うための浴の化学及び制御も複雑
である。例えば、通常は浴中の時間による厚さの
制御を正確に再現することは困難である。バルク
及び表面の両方に関して同時に付着される不純物
の影響は重大な問題である。更に、使用された浴
の投棄及び処理に対しても、厳しい環境条件が存
在する。コストの問題、処理の問題及び構造体に
生じる欠陥も、最終的構造体の全体的な歩留りを
低下させる。それらの最終的工程に達するための
長時間（数ケ月）の処理を要するので、全体的歩
留りを低下させる処理は最小限にされねばならな
い。更に別個のマスク工程は必ずしも既に存在す
る金属層と正確に整合されておらず、めつき工程
に誤りが生じて、修正に長時間を要することがあ
る。従つて、MLC構造体の焼成後に、許容され
得る金属層の画成を行うための改良された技術を
実現することが必要とされている。
従来、種々のマスク及び整合システムをＸ線リ
ソグラフイ技術と組合わせて用いる方法が数多く
提案されている。それらの典型的な例は、米国特
許第3740280号、第3742229号、第3742230号、第
3743842号、第3767398号、第4022927号及び第
4035522号の明細書に提案されている種々のシス
テムである。基板の裏側からＸ線を照射して整合
されたマスクを形成する方法を開示している米国
特許第4018938号明細書に於ては、表面上にめつ
き領域及び第１レジストの領域を有する薄いめつ
き層を有している基板より成る中間的構造体上
に、更に第２レジストが全面的に被覆される。次
に、上記めつき領域により保護されていない上記
第２レジストの部分を露光するために、上記基板
が略8.3Åの波長を有するＸ線により照射され
る。それらのめつき領域は、Ｘ線の照射を変調さ
せ、即ちそれ自体がマスクとして働いて、誤つた
整合を除く。それから、上記レジストが現像され
て、めつき領域の真上の非露光領域に開孔が形成
される。次に、上記めつき領域の高さを増すため
に第２のめつき処理が施され、両レジスト層が除
去されて、適当な縦横比を有する最終的構造体が
残される。
ソグラフイ技術と組合わせて用いる方法が数多く
提案されている。それらの典型的な例は、米国特
許第3740280号、第3742229号、第3742230号、第
3743842号、第3767398号、第4022927号及び第
4035522号の明細書に提案されている種々のシス
テムである。基板の裏側からＸ線を照射して整合
されたマスクを形成する方法を開示している米国
特許第4018938号明細書に於ては、表面上にめつ
き領域及び第１レジストの領域を有する薄いめつ
き層を有している基板より成る中間的構造体上
に、更に第２レジストが全面的に被覆される。次
に、上記めつき領域により保護されていない上記
第２レジストの部分を露光するために、上記基板
が略8.3Åの波長を有するＸ線により照射され
る。それらのめつき領域は、Ｘ線の照射を変調さ
せ、即ちそれ自体がマスクとして働いて、誤つた
整合を除く。それから、上記レジストが現像され
て、めつき領域の真上の非露光領域に開孔が形成
される。次に、上記めつき領域の高さを増すため
に第２のめつき処理が施され、両レジスト層が除
去されて、適当な縦横比を有する最終的構造体が
残される。
米国特許第4215192号明細書は、Ｘ線源と、処
理のために基板上に被覆されたレジストとの間に
挿入されている吸収材を有するマスクの膜を用い
た、Ｘ線リソグラフイについて開示している。よ
り高い電力密度での処理を可能にするためにター
ゲツトとしてタングステンを用いることにより、
露光時間の短縮が達成されている。このシステム
は、処理時間の点で有利であるが、表面に極めて
高密度の金属層の配列体を有するMLC構造体に
於て必要とされる自己整合を実現しない。
理のために基板上に被覆されたレジストとの間に
挿入されている吸収材を有するマスクの膜を用い
た、Ｘ線リソグラフイについて開示している。よ
り高い電力密度での処理を可能にするためにター
ゲツトとしてタングステンを用いることにより、
露光時間の短縮が達成されている。このシステム
は、処理時間の点で有利であるが、表面に極めて
高密度の金属層の配列体を有するMLC構造体に
於て必要とされる自己整合を実現しない。
従来技術に於ては又、Ｘ線リソグラフイ・シス
テムに於て用いられるレジスト材料に関して様々
な多くの提案が成されている。それらの典型的な
例は、IBM Technical Disclosure Bulletin、第
18巻、第７号、1975年12月、第2344頁乃至第2347
頁；IBM、TDB、第19巻、第11号、1977年４
月、第4193頁；Solid State Technology、1980年
５月、第73頁に於けるTaylorによる“Ｘ−Ray
Resist Materials”と題する文献；米国特許第
4061829号明細書；及びIBM Journal、1968年５
月、第251頁乃至第256頁に於けるHaller等による
“High、Resolution Positive Resist for
Electron Beam、Exposure”と題する文献に記
載されている如き、種々のレジスト処理技術であ
る。
テムに於て用いられるレジスト材料に関して様々
な多くの提案が成されている。それらの典型的な
例は、IBM Technical Disclosure Bulletin、第
18巻、第７号、1975年12月、第2344頁乃至第2347
頁；IBM、TDB、第19巻、第11号、1977年４
月、第4193頁；Solid State Technology、1980年
５月、第73頁に於けるTaylorによる“Ｘ−Ray
Resist Materials”と題する文献；米国特許第
4061829号明細書；及びIBM Journal、1968年５
月、第251頁乃至第256頁に於けるHaller等による
“High、Resolution Positive Resist for
Electron Beam、Exposure”と題する文献に記
載されている如き、種々のレジスト処理技術であ
る。
従つて、従来に於て、多数のＸ線リソグラフイ
処理技術及び多数のレジスト材料が提案されてい
るが、この技術に於ては、Al2O3セラミツク基板
の上面に於ける極めて複雑なMo金属パターンに
関して自己整合が行われる方法を定現することが
必要とされている。その様な自己整合を行うマス
クは、完全なMLC構造体の形成に於ける最終的
金属層のためのめつきを不要にして、大きな処理
の問題を除く。
処理技術及び多数のレジスト材料が提案されてい
るが、この技術に於ては、Al2O3セラミツク基板
の上面に於ける極めて複雑なMo金属パターンに
関して自己整合が行われる方法を定現することが
必要とされている。その様な自己整合を行うマス
クは、完全なMLC構造体の形成に於ける最終的
金属層のためのめつきを不要にして、大きな処理
の問題を除く。
本発明の目的は、自己整合されそして後の金属
めつきを不要にするレジスト・マスクを誘電体基
板の表面上に形成する方法を提供することであ
る。
めつきを不要にするレジスト・マスクを誘電体基
板の表面上に形成する方法を提供することであ
る。
本発明の他の目的は、MLC構造体の上面に配
置されたレジストを現像するために上記セラミツ
ク基板の金属成分によるＸ線の放出を誘起させる
Ｘ線の照射を用いている、レジスト・マスクの形
成方法を提供することである。
置されたレジストを現像するために上記セラミツ
ク基板の金属成分によるＸ線の放出を誘起させる
Ｘ線の照射を用いている、レジスト・マスクの形
成方法を提供することである。
本発明の更に他の目的は、表面上に導電性Mo
金属パターンを有するAl2O3セラミツク基板上
に、自己整合されたレジスト・マスクを形成する
方法を提供することである。
金属パターンを有するAl2O3セラミツク基板上
に、自己整合されたレジスト・マスクを形成する
方法を提供することである。
上記目的は、表面上に導電性Mo金属パターン
を有する誘電体Al2O3セラミツク基板の表面上に
レジスト・マスクを形成する、本発明による方法
を用いることによつて達成される。AlによるＸ
線の放出に感応するレジストが全面的に被覆され
る。それから、基板に設けるAlによるＸ線の放
出を誘起させるＸ線で、基板が照射される。しか
しながら、上記レジストはそのＸ線の照射によつ
て影響されず、そのＸ線の照射によつて誘起され
たAlによるＸ線の放出にのみ感応するMoパター
ンが存在する部分に於ては、AlによるＸ線の励
起が極めて僅かしか生じず、該パターン上のレジ
ストは何ら影響を受けない。従つて、表面上の
Mo金属パターンに隣接する部分のレジストが、
AlのよるＸ線の放出により浸透されて硬化され
るが、Mo金属パターン上の領域はそれによつて
浸透されない。それから、上記のネガテイブ型レ
ジストが現像され、Mo金属パターンの“軟か
い”部分だけが除去されて、AlによるＸ線の放
出により浸透されたレジストが残される。従つ
て、Mo金属パターン自体が、AlによるＸ線の放
出により浸透されるレジストの領域を決定するの
で、後の処理のために自己整合されたレジスト・
マスクが得られる。従つて、そのマスクは、蒸気
又はスパツタリングのいずれによる金属層の被覆
にも適しており、従来技術によるめつきを不要に
する。
を有する誘電体Al2O3セラミツク基板の表面上に
レジスト・マスクを形成する、本発明による方法
を用いることによつて達成される。AlによるＸ
線の放出に感応するレジストが全面的に被覆され
る。それから、基板に設けるAlによるＸ線の放
出を誘起させるＸ線で、基板が照射される。しか
しながら、上記レジストはそのＸ線の照射によつ
て影響されず、そのＸ線の照射によつて誘起され
たAlによるＸ線の放出にのみ感応するMoパター
ンが存在する部分に於ては、AlによるＸ線の励
起が極めて僅かしか生じず、該パターン上のレジ
ストは何ら影響を受けない。従つて、表面上の
Mo金属パターンに隣接する部分のレジストが、
AlのよるＸ線の放出により浸透されて硬化され
るが、Mo金属パターン上の領域はそれによつて
浸透されない。それから、上記のネガテイブ型レ
ジストが現像され、Mo金属パターンの“軟か
い”部分だけが除去されて、AlによるＸ線の放
出により浸透されたレジストが残される。従つ
て、Mo金属パターン自体が、AlによるＸ線の放
出により浸透されるレジストの領域を決定するの
で、後の処理のために自己整合されたレジスト・
マスクが得られる。従つて、そのマスクは、蒸気
又はスパツタリングのいずれによる金属層の被覆
にも適しており、従来技術によるめつきを不要に
する。
第１図は、焼成された後のMLC構造体の一部
を示す縦断面図である。焼成されたMLC基板１
０は、Al2O3セラミツクより成り、その表面１３
上にMo金属パターン１２を有する。それらのMo
金属パターン１２は、Ｉ／Ｏピン及びフランジの
接合、チツプの接続、技術変更パツド等のための
種々の接点を画成する。第１図に於ては、MLC
構造体に於ける種々の個性化された層が省かれ
て、幾つかの金属パターンのみが示されており、
本発明の方法の説明に於てその様な詳細は不要で
ある。Mo金属パターン１２へのそれらの接続体
を画成するために、更に金属層を画成する必要が
ある。従来技術によるめつきは、前述の如く、多
くの処理の問題を生じている。
を示す縦断面図である。焼成されたMLC基板１
０は、Al2O3セラミツクより成り、その表面１３
上にMo金属パターン１２を有する。それらのMo
金属パターン１２は、Ｉ／Ｏピン及びフランジの
接合、チツプの接続、技術変更パツド等のための
種々の接点を画成する。第１図に於ては、MLC
構造体に於ける種々の個性化された層が省かれ
て、幾つかの金属パターンのみが示されており、
本発明の方法の説明に於てその様な詳細は不要で
ある。Mo金属パターン１２へのそれらの接続体
を画成するために、更に金属層を画成する必要が
ある。従来技術によるめつきは、前述の如く、多
くの処理の問題を生じている。
本発明の方法に従つて、第２図に示されている
如く、MLC構造体の表面上に、Ｘ線の照射１５
により誘起された、AlによるＸ線の放出１７に
感応するレジスト１４が付着される。例えば、炭
化水素レジスト、臭素化テトラチアフルバレン−
官能基を有するポリ（スチレン）、アクリル酸
塩、Ｔ−１ポリ（メタクリル酸メチル−co−メタ
クリル酸）又はポリ（メタクリル酸メチル）から
選択されたレジストが基板の表面１３及びMo金
属パターン１２上に被覆される。レジスト１４の
典型的な厚さは、充分に表面を被覆し、しかも後
の金属層のために適した深さの開孔を設ける様な
厚さである。レジスト１４は、非露光領域が除去
されるネガテイブ型レジストより成る。
如く、MLC構造体の表面上に、Ｘ線の照射１５
により誘起された、AlによるＸ線の放出１７に
感応するレジスト１４が付着される。例えば、炭
化水素レジスト、臭素化テトラチアフルバレン−
官能基を有するポリ（スチレン）、アクリル酸
塩、Ｔ−１ポリ（メタクリル酸メチル−co−メタ
クリル酸）又はポリ（メタクリル酸メチル）から
選択されたレジストが基板の表面１３及びMo金
属パターン１２上に被覆される。レジスト１４の
典型的な厚さは、充分に表面を被覆し、しかも後
の金属層のために適した深さの開孔を設ける様な
厚さである。レジスト１４は、非露光領域が除去
されるネガテイブ型レジストより成る。
Ｘ線の照射が、用いられている特定のレジスト
の感度以上になる様に調節された照射量で、適当
なエネルギ・レベルに於て施される。その照射量
は、レジスト１４を感光させないが、Al2O3セラ
ミツク基板からAlによるＸ線の放出を励起させ
ることが出来る。数十乃至数百mj／cm2の範囲で
ある。即ち、レジスト１４は、Ｘ線の照射に感応
しないが、Mo金属パターン１２によりマスクさ
れていない領域のレジストに浸透する、上記Ｘ線
の照射により誘起された、基板１０のAlのよる
Ｘ線の放出に感応する。
の感度以上になる様に調節された照射量で、適当
なエネルギ・レベルに於て施される。その照射量
は、レジスト１４を感光させないが、Al2O3セラ
ミツク基板からAlによるＸ線の放出を励起させ
ることが出来る。数十乃至数百mj／cm2の範囲で
ある。即ち、レジスト１４は、Ｘ線の照射に感応
しないが、Mo金属パターン１２によりマスクさ
れていない領域のレジストに浸透する、上記Ｘ線
の照射により誘起された、基板１０のAlのよる
Ｘ線の放出に感応する。
Mo Ｋα λ＝0.7107Å
Al Ｋα λ＝8.338Å
であり、従つて
△λ＝7.628
であることが知られている。従つて、MoはAlに
よるＸ線の放出を変調させる様に働き、Mo金属
パターン自体が、誘起されたAlによるＸ線の放
出に感応しない特定のレジスト・パターンを画成
する。誘起されたAlによるＸ線の放出により浸
透されたレジスト１４の部分が硬化され、Moパ
ターン上の部分は何ら影響されない。
よるＸ線の放出を変調させる様に働き、Mo金属
パターン自体が、誘起されたAlによるＸ線の放
出に感応しない特定のレジスト・パターンを画成
する。誘起されたAlによるＸ線の放出により浸
透されたレジスト１４の部分が硬化され、Moパ
ターン上の部分は何ら影響されない。
第３図は、ネガテイブ型レジスト１４が従来の
如く処理されて、Mo金属パターンの上面から除
去され、レジスト１４中に開孔１６が形成されて
いる、中間的構造体を示している。従つて、第３
図に示されている如く、Mo金属パターンと自己
整合されたレジスト・マスク１４が形成される。
そのマスクが本来的に自己整合されていることに
より、後の金属層の蒸着又はスパツタリングによ
る被覆が容易に行われる。それらの技術を用いる
ことにより、第４図に示されている如く、第２レ
ベルの金属層１８が開孔１６中に付着される。こ
れは、レジスト・マスク１４がMoパターンと本
来的に整合されているので、重要な利点である。
スパツタリング又は蒸着技術を用いることによ
り、金属層１８及び２０が全面的に付着される。
しかしながら、第５図に示されている如く、レジ
スト・マスクが除去されるとき、余分な金属層２
０も除去されて、第２のレベルの金属層１８が
Mo金属パターン１２上に残される。
如く処理されて、Mo金属パターンの上面から除
去され、レジスト１４中に開孔１６が形成されて
いる、中間的構造体を示している。従つて、第３
図に示されている如く、Mo金属パターンと自己
整合されたレジスト・マスク１４が形成される。
そのマスクが本来的に自己整合されていることに
より、後の金属層の蒸着又はスパツタリングによ
る被覆が容易に行われる。それらの技術を用いる
ことにより、第４図に示されている如く、第２レ
ベルの金属層１８が開孔１６中に付着される。こ
れは、レジスト・マスク１４がMoパターンと本
来的に整合されているので、重要な利点である。
スパツタリング又は蒸着技術を用いることによ
り、金属層１８及び２０が全面的に付着される。
しかしながら、第５図に示されている如く、レジ
スト・マスクが除去されるとき、余分な金属層２
０も除去されて、第２のレベルの金属層１８が
Mo金属パターン１２上に残される。
従つて、本発明の方法は、表面上にMo金属パ
ターンを有するAl2O3セラミツク基板上に、自己
整合された、何ら中間的にマスクを必要としない
レジスト・マスクを形成する方法を実現する。
ターンを有するAl2O3セラミツク基板上に、自己
整合された、何ら中間的にマスクを必要としない
レジスト・マスクを形成する方法を実現する。
Mo金属パターンが、誘起されたAlによるＸ線
の放出によつて浸透されるそれ自身のマスク・パ
ターンを画成する。この技術は、従来困難であ
り、高価であり、時間のかかる方法であつた、
MCL構造体の上面のめつきを不要にする。
の放出によつて浸透されるそれ自身のマスク・パ
ターンを画成する。この技術は、従来困難であ
り、高価であり、時間のかかる方法であつた、
MCL構造体の上面のめつきを不要にする。
以上に於て、本発明の方法を、Mo金属パター
ンを有するAl2O3セラミツク基板に関して説明し
たが、△λが充分に大きい他の材料を用いても本
発明の方法を実施することが出来る。その様な場
合には、レジスト材料が、セラミツク基盤の金属
成分による特定のＸ線の放出に感応する様に選択
される。従つて、Mg及びAlの珪酸塩（コージー
ライト）の如きガラス・セラミツク上にCu導体
が用いられる場合には、 Cu Ｋα λ＝1.542Å Al Ｋα λ＝8.338Å であり、従つて △λ＝6.796 である。
ンを有するAl2O3セラミツク基板に関して説明し
たが、△λが充分に大きい他の材料を用いても本
発明の方法を実施することが出来る。その様な場
合には、レジスト材料が、セラミツク基盤の金属
成分による特定のＸ線の放出に感応する様に選択
される。従つて、Mg及びAlの珪酸塩（コージー
ライト）の如きガラス・セラミツク上にCu導体
が用いられる場合には、 Cu Ｋα λ＝1.542Å Al Ｋα λ＝8.338Å であり、従つて △λ＝6.796 である。
本発明の方法に於て、本発明の要旨を逸脱する
ことなく、他の組合せの材料を用いることも出
来、又他の変更を行うことも出来ることは、当業
者に明らかである。
ことなく、他の組合せの材料を用いることも出
来、又他の変更を行うことも出来ることは、当業
者に明らかである。
第１図乃至第５図は、本発明の方法の種々の段
階に於けるMLC構造体の一部を示す概略的縦断
面図である。 １０……MLC基板（Al2O3セラミツク基板）、
１２……Mo金属パターン、１３……基板の表
面、１４……AlによるＸ線の放出に感応するネ
ガテイブ型レジスト（レジスト・マスク）、１５
……Ｘ線の照射、１６……開孔、１７……Ｘ線の
照射により誘起されたAlによるＸ線の放出、１
８……第２レベルの金属層、２０……余分な金属
層。
階に於けるMLC構造体の一部を示す概略的縦断
面図である。 １０……MLC基板（Al2O3セラミツク基板）、
１２……Mo金属パターン、１３……基板の表
面、１４……AlによるＸ線の放出に感応するネ
ガテイブ型レジスト（レジスト・マスク）、１５
……Ｘ線の照射、１６……開孔、１７……Ｘ線の
照射により誘起されたAlによるＸ線の放出、１
８……第２レベルの金属層、２０……余分な金属
層。
Claims (1)
- 【特許請求の範囲】 １ 表面上に金属パターンを有する誘電体基板の
表面をレジストで全面的に被覆し、 上記レジストが感応しないＸ線の照射により上
記レジストを露光して、上記金属パターンにより
マスクされていない上記誘電体基板の部分から上
記レジストが感応するＸ線の放出を誘起させ、 露光された上記レジストを現像して、上記金属
パターン上の上記レジストの部分のみを除去する
ことを含む、 自己整合されたレジスト・パターンの形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45489982A | 1982-12-30 | 1982-12-30 | |
| US454899 | 1982-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59124722A JPS59124722A (ja) | 1984-07-18 |
| JPS6236637B2 true JPS6236637B2 (ja) | 1987-08-07 |
Family
ID=23806526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180861A Granted JPS59124722A (ja) | 1982-12-30 | 1983-09-30 | レジスト・マスクの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0114949B1 (ja) |
| JP (1) | JPS59124722A (ja) |
| AT (1) | ATE50461T1 (ja) |
| CA (1) | CA1196112A (ja) |
| DE (1) | DE3381228D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981150A (en) * | 1996-07-05 | 1999-11-09 | Kabushiki Kaisha Toshiba | Method for forming a resist pattern |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1097149B (de) * | 1956-12-22 | 1961-01-12 | Continental Elektro Ind Ag | Verfahren zur Vervielfaeltigung geteilter Praezisionsmassstaebe |
| DE2061202C3 (de) * | 1970-12-11 | 1974-05-09 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur selbstjustierenden Abdeckung von Flächenteilen auf der Oberfläche eines Halbleiterkörpers mit fotoempfindlichem Abdecklack |
| US4088896A (en) * | 1976-12-20 | 1978-05-09 | Rockwell International Corporation | Actinic radiation emissive pattern defining masks for fine line lithography and lithography utilizing such masks |
-
1983
- 1983-09-30 JP JP58180861A patent/JPS59124722A/ja active Granted
- 1983-10-05 CA CA000438412A patent/CA1196112A/en not_active Expired
- 1983-11-03 EP EP83110967A patent/EP0114949B1/en not_active Expired - Lifetime
- 1983-11-03 AT AT83110967T patent/ATE50461T1/de not_active IP Right Cessation
- 1983-11-03 DE DE8383110967T patent/DE3381228D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59124722A (ja) | 1984-07-18 |
| EP0114949A3 (en) | 1986-11-20 |
| EP0114949A2 (en) | 1984-08-08 |
| DE3381228D1 (de) | 1990-03-29 |
| EP0114949B1 (en) | 1990-02-21 |
| CA1196112A (en) | 1985-10-29 |
| ATE50461T1 (de) | 1990-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4165395A (en) | Process for forming a high aspect ratio structure by successive exposures with electron beam and actinic radiation | |
| JPS5844720A (ja) | 開孔パタ−ン形成方法 | |
| US5840622A (en) | Phase mask laser fabrication of fine pattern electronic interconnect structures | |
| JPH0628231B2 (ja) | 電子ビ−ム露光方法 | |
| US5334487A (en) | Method for forming a patterned layer on a substrate | |
| US5989783A (en) | Method of customizing integrated circuits by depositing two resist layers to selectively pattern layer interconnect material | |
| US4373018A (en) | Multiple exposure microlithography patterning method | |
| JPS6246523A (ja) | Ｘ線デイ−プリトグラフイ−用マスクの製造方法 | |
| US5840627A (en) | Method of customizing integrated circuits using standard masks and targeting energy beams for single resist development | |
| US4001061A (en) | Single lithography for multiple-layer bubble domain devices | |
| JPS6236637B2 (ja) | ||
| KR100432794B1 (ko) | 배선 패턴을 형성하는 공정 | |
| US4576832A (en) | Self-aligning mask | |
| US6060330A (en) | Method of customizing integrated circuits by selective secondary deposition of interconnect material | |
| US5985518A (en) | Method of customizing integrated circuits using standard masks and targeting energy beams | |
| EP0193543B1 (en) | Process for forming a layer of patterned photoresist | |
| DE10106861C1 (de) | Verfahren zur Herstellung feiner Resiststrukturen bei der Herstellung mikroelektronischer Bauelemente | |
| DE2807478A1 (de) | Belichtungsverfahren | |
| JP2000503484A (ja) | 電気絶縁支持体上に少なくとも２つの配線面を形成する方法 | |
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| JPS5925370B2 (ja) | 半導体装置の製造方法 | |
| KR100208321B1 (ko) | 패턴형성방법 | |
| JP2588775B2 (ja) | ヴイアホールの形成方法 | |
| JPH0191422A (ja) | 微細パターン形成方法 | |
| JP2000040692A (ja) | パタン形成法 |