JPH0795509B2 - レジストパタ−ンの形成方法 - Google Patents
レジストパタ−ンの形成方法Info
- Publication number
- JPH0795509B2 JPH0795509B2 JP62089541A JP8954187A JPH0795509B2 JP H0795509 B2 JPH0795509 B2 JP H0795509B2 JP 62089541 A JP62089541 A JP 62089541A JP 8954187 A JP8954187 A JP 8954187A JP H0795509 B2 JPH0795509 B2 JP H0795509B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- electron beam
- resist
- ammonium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光を用いたレジストパターンの
形成方法に関するものである。
形成方法に関するものである。
従来の技術 半導体装置のパターンが微細化されるにつれて電子ビー
ム露光がパターン形成に採用されるようになった。ま
た、解像度の向上および基板の凹凸の影響の軽減を意図
し、レジストを多層構造とする配慮も払われている。さ
らに、多層構造レジスト膜を使用した電子ビーム露光に
おいては下層レジストの膜厚が大であると入射電子によ
り下層レジストが帯電し、電子ビームが曲げられて描画
パターンの位置ずれが発生するため、レジスト間に導電
性を持つシリコン（Si）薄膜を配置し、下層レジストの
帯電を防止する対策が講じられている。
ム露光がパターン形成に採用されるようになった。ま
た、解像度の向上および基板の凹凸の影響の軽減を意図
し、レジストを多層構造とする配慮も払われている。さ
らに、多層構造レジスト膜を使用した電子ビーム露光に
おいては下層レジストの膜厚が大であると入射電子によ
り下層レジストが帯電し、電子ビームが曲げられて描画
パターンの位置ずれが発生するため、レジスト間に導電
性を持つシリコン（Si）薄膜を配置し、下層レジストの
帯電を防止する対策が講じられている。
発明が解決しようとする問題点 このような従来の方法では、多層構造のレジスト間に本
来は不必要である導電性のSi薄膜を形成しなければなら
ず、また、Si薄膜の形成のためにプラズマCVDあるいは
蒸着などの処理を施す必要があり、これらの工程が、塗
布、熱処理工程などからなるホトレジスト工程とは異質
なものであるため工程が複雑化する問題があった。
来は不必要である導電性のSi薄膜を形成しなければなら
ず、また、Si薄膜の形成のためにプラズマCVDあるいは
蒸着などの処理を施す必要があり、これらの工程が、塗
布、熱処理工程などからなるホトレジスト工程とは異質
なものであるため工程が複雑化する問題があった。
問題点を解決するための手段 本発明は、このような問題点を克服するために、基板上
に少なくとも電子ビームレジスト膜とポリスチレンスル
ホン酸アンモニウム膜を順次形成したのち、熱処理、電
子ビーム露光処理を施し、次いで、前記ポリスチレンス
ルホン酸アンモニウム膜を除去し、こののち、前記電子
ビームレジスト膜を現像してパターンを形成するレジス
トパターンの形成方法である。
に少なくとも電子ビームレジスト膜とポリスチレンスル
ホン酸アンモニウム膜を順次形成したのち、熱処理、電
子ビーム露光処理を施し、次いで、前記ポリスチレンス
ルホン酸アンモニウム膜を除去し、こののち、前記電子
ビームレジスト膜を現像してパターンを形成するレジス
トパターンの形成方法である。
作用 本発明のレジストパターンの形成方法によれば、Si薄膜
を用いることなく帯電現象を防止することが可能とな
り、パターンの歪み、位置ずれのない高精度のレジスト
パターンが実現される。
を用いることなく帯電現象を防止することが可能とな
り、パターンの歪み、位置ずれのない高精度のレジスト
パターンが実現される。
実施例 以下に第１図〜第４図を参照して本発明のレジストパタ
ーンの形成方法について詳しく説明する。
ーンの形成方法について詳しく説明する。
第１図は、本発明のレジストパターンの形成方法の第１
の実施例を説明するための図であり、この方法において
は、先ず、半絶縁性GaAs基板１の表面上に電子ビームレ
ジスト膜２としてポリメチルメタクリレート（PMMA）膜
を0.5μｍの厚さで塗布し、160℃、30分のプリベークを
行う。次いで、導電性高分子薄膜３として、ポリスチレ
ンスルホン酸アンモニウム膜を0.2μｍの厚さで形成
し、こののち、100℃、30分の熱処理を施す〔第１図
ａ〕。
の実施例を説明するための図であり、この方法において
は、先ず、半絶縁性GaAs基板１の表面上に電子ビームレ
ジスト膜２としてポリメチルメタクリレート（PMMA）膜
を0.5μｍの厚さで塗布し、160℃、30分のプリベークを
行う。次いで、導電性高分子薄膜３として、ポリスチレ
ンスルホン酸アンモニウム膜を0.2μｍの厚さで形成
し、こののち、100℃、30分の熱処理を施す〔第１図
ａ〕。
次いで、所定領域を電子ビーム露光する。さらに、ポジ
型ホトレジスト用の有機アルカリ現像液を用いて導電性
高分子薄膜３を除去し、最後に、メチルイソブチルケト
ン（MIBK）現像液により電子ビームレジスト膜２を現像
してPMMA膜にパターン４を形成する〔第１図ｂ〕。
型ホトレジスト用の有機アルカリ現像液を用いて導電性
高分子薄膜３を除去し、最後に、メチルイソブチルケト
ン（MIBK）現像液により電子ビームレジスト膜２を現像
してPMMA膜にパターン４を形成する〔第１図ｂ〕。
このようにして形成されたパターンにおいては、パター
ン歪み、パターンの位置ずれは全く見られなかった。上
記と同じ半絶縁性GaAs基板を用い、ポリスチレンスルホ
ン酸アンモニウム膜を形成することなく、電子ビーム露
光、現像の処理を施して形成した電子ビームレジストパ
ターンではパターン歪み、パターンの位置ずれが非常に
大きいことが確認された。なお、ポリスチレンスルホン
酸アンモニウムは水溶性であるため、PMMA上に容易に塗
布できる。また、PMMA以外の各種レジスト上に塗布して
も、両者の境界付近で混合することなく、塗布できる。
また、ポリスチレンスルホン酸アンモニウムは有機アル
カリ系現像液または水で除去することができるため、PM
MAやその他の電子ビームレジストが影響を受けることは
ない。ところで、ポリスチレンスルホン酸アンモニウム
の構造は第２図で示すようにポリスチレンスルホン酸の
アニオン基と正電荷を帯びたアンモニウム基の塩とから
なるものであって、イオン伝導性を有している。また、
アンモニウム基は、窒素と水素とから構成され、金属を
含まないため、半導体基板を汚染するおそれがなく、半
導体装置の製造工程におけるレジストパターンの形成に
特に好適である。勿論、アンモニウム基以外の他の正電
荷を帯びた基を用いることもできる。
ン歪み、パターンの位置ずれは全く見られなかった。上
記と同じ半絶縁性GaAs基板を用い、ポリスチレンスルホ
ン酸アンモニウム膜を形成することなく、電子ビーム露
光、現像の処理を施して形成した電子ビームレジストパ
ターンではパターン歪み、パターンの位置ずれが非常に
大きいことが確認された。なお、ポリスチレンスルホン
酸アンモニウムは水溶性であるため、PMMA上に容易に塗
布できる。また、PMMA以外の各種レジスト上に塗布して
も、両者の境界付近で混合することなく、塗布できる。
また、ポリスチレンスルホン酸アンモニウムは有機アル
カリ系現像液または水で除去することができるため、PM
MAやその他の電子ビームレジストが影響を受けることは
ない。ところで、ポリスチレンスルホン酸アンモニウム
の構造は第２図で示すようにポリスチレンスルホン酸の
アニオン基と正電荷を帯びたアンモニウム基の塩とから
なるものであって、イオン伝導性を有している。また、
アンモニウム基は、窒素と水素とから構成され、金属を
含まないため、半導体基板を汚染するおそれがなく、半
導体装置の製造工程におけるレジストパターンの形成に
特に好適である。勿論、アンモニウム基以外の他の正電
荷を帯びた基を用いることもできる。
第３図は、熱処理温度を変化させた場合のポリスチレン
スルホン酸アンモニウム膜のシート抵抗の変化とスパッ
タ蒸着で形成したSi膜のシート抵抗とを示した図であ
る。この図から明らかなように、ポリスチレンスルホン
酸アンモニウム膜のシート抵抗は、熱処理温度の上昇に
つれて高くなる。しかしながら、200℃の熱処理温度で
は、６×107Ω／□のシート抵抗が得られており、スパ
ッタ蒸着で形成したSi膜のシート抵抗よりもわずかに大
きい程度である。したがって、電子ビーム露光時に入射
する電子を放電させるのに十分な低い抵抗値が得られて
おり、入射電子が帯電することはない。
スルホン酸アンモニウム膜のシート抵抗の変化とスパッ
タ蒸着で形成したSi膜のシート抵抗とを示した図であ
る。この図から明らかなように、ポリスチレンスルホン
酸アンモニウム膜のシート抵抗は、熱処理温度の上昇に
つれて高くなる。しかしながら、200℃の熱処理温度で
は、６×107Ω／□のシート抵抗が得られており、スパ
ッタ蒸着で形成したSi膜のシート抵抗よりもわずかに大
きい程度である。したがって、電子ビーム露光時に入射
する電子を放電させるのに十分な低い抵抗値が得られて
おり、入射電子が帯電することはない。
第４図は、基板としてシリコン基板を用いるとともに、
この基板上に最上層がポリスチレンスルホン酸アンモニ
ウム膜である３層レジストを形成し、これをパターンす
る他の実施例を示す図である。
この基板上に最上層がポリスチレンスルホン酸アンモニ
ウム膜である３層レジストを形成し、これをパターンす
る他の実施例を示す図である。
この方法では、シリコン基板５を準備し、先ず、この上
に有機薄膜６としてノボラック系ポジ形レジスト膜２μ
ｍの厚さに塗布し、270℃、30分の熱処理を施す。次い
で、塗布シリコン酸化膜（SOG）７を0.2μｍの厚さに塗
布し、250℃、30分の熱処理を施す。さらに、電子ビー
ムレジスト２としてクロロメチル化ポリスチレン膜を0.
5μｍの厚さに塗布し、130℃、30分のプリベーク処理を
施したのち、導電性高分子薄膜３としてポリスチレンス
ルホン酸アンモニウム膜を0.2μｍの厚さに塗布し、100
℃、30分の熱処理を施す〔第４図ａ〕。
に有機薄膜６としてノボラック系ポジ形レジスト膜２μ
ｍの厚さに塗布し、270℃、30分の熱処理を施す。次い
で、塗布シリコン酸化膜（SOG）７を0.2μｍの厚さに塗
布し、250℃、30分の熱処理を施す。さらに、電子ビー
ムレジスト２としてクロロメチル化ポリスチレン膜を0.
5μｍの厚さに塗布し、130℃、30分のプリベーク処理を
施したのち、導電性高分子薄膜３としてポリスチレンス
ルホン酸アンモニウム膜を0.2μｍの厚さに塗布し、100
℃、30分の熱処理を施す〔第４図ａ〕。
次に、露光量６μC/cm2電子ビーム露光を行ったのち、
有機アルカリ現像液でポリスチレンスルホン酸アンモニ
ウム膜を除去し、さらに、酢酸イソアミルとエチルセル
ソルブを１対４の割合で混合した現像液でクロロメチル
化ポリスチレン膜２を現像して所定のパターン４を形成
する〔第４図ｂ〕。
有機アルカリ現像液でポリスチレンスルホン酸アンモニ
ウム膜を除去し、さらに、酢酸イソアミルとエチルセル
ソルブを１対４の割合で混合した現像液でクロロメチル
化ポリスチレン膜２を現像して所定のパターン４を形成
する〔第４図ｂ〕。
最後に、クロロメチル化ポリスチレン膜２をマスクとし
てCHF3/O2プラズマエッチングにより塗布シリコン酸化
膜７を選択的に除去し、さらに、塗布シリコン酸化膜７
をマスクとしてO2プラズマによるエッチング処理を有機
薄膜６に施すことによって、所定のパターン８を形成す
る〔第４図ｃ〕。
てCHF3/O2プラズマエッチングにより塗布シリコン酸化
膜７を選択的に除去し、さらに、塗布シリコン酸化膜７
をマスクとしてO2プラズマによるエッチング処理を有機
薄膜６に施すことによって、所定のパターン８を形成す
る〔第４図ｃ〕。
このような過程を経て形成したパターンでは、±0.1μ
ｍ（３σ）の高い重ね合せ精度が得られた。なお、導電
性高分子薄膜を使用することなくパターンを形成した場
合には、帯電による位置ずれが生じるため、重ね合せ精
度が±0.7μｍ（３σ）と低下することが確認された。
ｍ（３σ）の高い重ね合せ精度が得られた。なお、導電
性高分子薄膜を使用することなくパターンを形成した場
合には、帯電による位置ずれが生じるため、重ね合せ精
度が±0.7μｍ（３σ）と低下することが確認された。
発明の効果 以上の説明から明らかなように、本発明のレジストパタ
ーンの形成方法によれば、入射電子によるレジスト膜の
帯電を排除した電子ビーム露光が可能となり、このた
め、電子ビームが曲げられることがなく、パターン歪み
およびパターンの位置ずれのないレジストパターンを形
成することができる。また、導電性高分子薄膜の形成と
除去が容易で、しかも、この際に電子ビームレジストに
悪影響を及ぼすこと、基板を汚染することなどのおそれ
もない。
ーンの形成方法によれば、入射電子によるレジスト膜の
帯電を排除した電子ビーム露光が可能となり、このた
め、電子ビームが曲げられることがなく、パターン歪み
およびパターンの位置ずれのないレジストパターンを形
成することができる。また、導電性高分子薄膜の形成と
除去が容易で、しかも、この際に電子ビームレジストに
悪影響を及ぼすこと、基板を汚染することなどのおそれ
もない。
第１図ａおよびｂは本発明のレジストパターンの形成方
法によりレジストパターンが形成される過程を示す断面
図、第２図はポリスチレンスルホン酸アンモニウムの構
造を示す分子構造図、第３図は熱処理温度を変化させた
場合のポリスチレンスルホン酸アンモニウム膜のシート
抵抗の変化とスパッタ蒸着で形成したSi膜のシート抵抗
とを示した特性図、第４図ａ〜ｃは本発明のレジストパ
ターンの形成方法の他の実施例によりレジストパターン
が形成される過程を示す断面図である。 １……半絶縁性GaAs基板、２……電子ビームレジスト、
３……導電性高分子薄膜、４……パターン、５……シリ
コン基板、６……有機薄膜、７……塗布シリコン酸化
膜、８……パターン。
法によりレジストパターンが形成される過程を示す断面
図、第２図はポリスチレンスルホン酸アンモニウムの構
造を示す分子構造図、第３図は熱処理温度を変化させた
場合のポリスチレンスルホン酸アンモニウム膜のシート
抵抗の変化とスパッタ蒸着で形成したSi膜のシート抵抗
とを示した特性図、第４図ａ〜ｃは本発明のレジストパ
ターンの形成方法の他の実施例によりレジストパターン
が形成される過程を示す断面図である。 １……半絶縁性GaAs基板、２……電子ビームレジスト、
３……導電性高分子薄膜、４……パターン、５……シリ
コン基板、６……有機薄膜、７……塗布シリコン酸化
膜、８……パターン。
Claims (1)
- 【請求項１】基板上に少なくとも電子ビームレジスト膜
とポリスチレンスルホン酸アンモニウム膜を順次形成し
たのち、熱処理、電子ビーム露光処理を施し、次いで、
前記ポリスチレンスルホン酸アンモニウム膜を除去し、
こののち、前記電子ビームレジスト膜を現像してパター
ンを形成することを特徴とするレジストパターンの形成
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62089541A JPH0795509B2 (ja) | 1987-04-10 | 1987-04-10 | レジストパタ−ンの形成方法 |
| US07/602,930 US5139922A (en) | 1987-04-10 | 1990-10-25 | Method of making resist pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62089541A JPH0795509B2 (ja) | 1987-04-10 | 1987-04-10 | レジストパタ−ンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63254729A JPS63254729A (ja) | 1988-10-21 |
| JPH0795509B2 true JPH0795509B2 (ja) | 1995-10-11 |
Family
ID=13973674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62089541A Expired - Lifetime JPH0795509B2 (ja) | 1987-04-10 | 1987-04-10 | レジストパタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795509B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02103547A (ja) * | 1988-10-13 | 1990-04-16 | Fujitsu Ltd | 導電性層の形成方法 |
| JP2902727B2 (ja) * | 1990-05-30 | 1999-06-07 | 株式会社日立製作所 | 荷電粒子線照射方法及び観察方法 |
| US5288368A (en) * | 1992-12-23 | 1994-02-22 | At&T Bell Laboratories | Electron beam lithography with reduced charging effects |
| KR100380546B1 (ko) * | 1994-02-24 | 2003-06-25 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체집적회로장치의제조방법 |
| JP3456461B2 (ja) | 2000-02-21 | 2003-10-14 | Ｔｄｋ株式会社 | パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54116883A (en) * | 1978-03-02 | 1979-09-11 | Mitsubishi Electric Corp | Electron beam exposure method |
| JPS56125833A (en) * | 1980-03-07 | 1981-10-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Exposing method for electron beam |
-
1987
- 1987-04-10 JP JP62089541A patent/JPH0795509B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63254729A (ja) | 1988-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4533624A (en) | Method of forming a low temperature multilayer photoresist lift-off pattern | |
| US4088490A (en) | Single level masking process with two positive photoresist layers | |
| CA1173689A (en) | Electron beam exposed positive resist mask process | |
| JPS6323657B2 (ja) | ||
| GB2077039A (en) | Method of making planar thin film transistors | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JP2502564B2 (ja) | レジストパタ−ンの形成方法 | |
| JPS6239817B2 (ja) | ||
| JPH081884B2 (ja) | レジストパタ−ンの形成方法 | |
| JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
| JPH06244156A (ja) | パタ―ン形成法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH01118127A (ja) | パターン形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JP2583986B2 (ja) | レジストパターンの形成方法 | |
| JP4425720B2 (ja) | パターン形成方法 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| JPH0812842B2 (ja) | レジストパターンの形成方法 | |
| JPS6151414B2 (ja) | ||
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH0748468B2 (ja) | パタ−ン形成方法 | |
| JPS63117422A (ja) | 半導体装置の製造方法 | |
| JPH02101469A (ja) | 微細パターン形成方法 | |
| JPS62297841A (ja) | レジストパタ−ン形成方法 | |
| JPS6312131A (ja) | 半導体装置の製造方法 |