JPS623665B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は調光装置等に用いられる交流電力制御
回路に関するものであり、電源電圧の変動に対す
る補償手段を有する回路を提供しようとするもの
である。

従来、交流電力制御回路で双方向性３端子サイ
リスタ（以下単にサイリスタという）を用いて位
相制御するものが知られている。この回路で最も
簡単な構成を第１図に示しており、可変抵抗（以
下VRという）１―１を調整することによりラン
プ１―２の明るさを制御することができるもので
ある。ここで、第２図に示すようにVR２―１を
挿入した回路構成としてもよい。要するに時定数
がVR１―１，２―１を調整することにより変れ
ばよいのである。第１図および第２図で、２―２
はランプ、１―３および２―３はサイリスタ、１
―４および２―４は双方向性トリガ素子（以下単
にトリガ素子という）、１―５および２―５，２
―８は抵抗、１―６，１―７および２―６，２―
７はコンデンサである。

上記の時定数を変える手段としてVRと等価な
ものがあれば第１図および第２図のVR１―１，
２―１の置換えができる。

本発明者はこの手段として絶縁ゲート型電界効
果トランジスタ（以下MOSFETという）とコン
デンサの組合せを用いることを先に提案した（実
願昭53―107366（実公昭61―3269号公報参照）以
下先願という）。

すなわち、第３図イのMOSFET３―１のゲー
トに接がれたコンデンサ３―２は、MOSFET３
―１のゲートバイアス電圧を保持するためのもの
であり、MOSFET３―１のドレインＤとソース
Ｓ間の電気抵抗は上記コンデンサ３―２の電圧に
より変化する。これは第３図ロに示すように等価
的にVRと考えることができる。このMOSFETの
ドレイン、ソース間の抵抗は電圧の極性により差
があるので、Ｎチヤンネル型かＰチヤンネル型か
によりドレイン、ソース間にかかる電圧の極性を
一定にしなければならない。

第４図にＮチヤンネル型のMOSFETを用いた
本先願回路の一実施例を示す。図において、４―
１はサイリスタ、４―２は上記サイリスタ４―１
をトリガするトリガ素子である。また、４―３〜
４―６はMOSFET４―７に流れる電流方向を決
める整流用ダイオード、４―８はMOSFET４―
７のゲートに接がれた電荷保存用コンデンサ、４
―９はその電荷保存用コンデンサ４―８の電荷の
漏れを防ぐネオン放電管、４―１０は一端がネオ
ン放電管４―９を介してMOSFET４―７のゲー
トに接がれた入力抵抗、４―１１および４―１３
は平滑用コンデンサ、４―１２および４―１４は
正、負電圧を作る整流ダイオード、４―１５は上
記正、負電圧を選ぶ中立付きスイツチ、４―１６
はランプ、４―１７および４―１６は位相回路用
の抵抗、４―１９および４―２０は位相回路用の
コンデンサである。

今、スイツチ４―１５が中立の時はMOSFET
４―７はそのゲートに接がれたコンデンサ４―８
に蓄えられている電圧によつて決まる抵抗を示
し、サイリスタ４―１は上記MOSFET４―７の
抵抗と位相回路の抵抗４―１７，４―１８および
コンデンサ４―１９，４―２０による時定数で決
まる点弧位相で導通し、負荷のランプ４―１６は
電力を供給される。つぎに、スイツチ４―１５を
十側に倒すとネオン放電管４―９は放電し、コン
デンサ４―８は抵抗４―１０との時定数で＋に充
電され、MOSFET４―７はより導通する（抵抗
が低くなる）。これによりサイリスタ４―１の点
弧位相は遅れ、ランプ４―１６への供給電力は小
さくなる。反対にスイツチ４―１５を−側にすれ
ばコンデンサ４―８の電圧は減少してMOSFET
４―７はカツトオフの方向になり（抵抗が高くな
る）、サイリスタ４―１の点弧位相は早くなり、
ランプ４―１６への供給電力は大きくなる。

また、スイツチ４―１５を中立にするとその状
態を保持する。すなわち、コンデンサ４―８の電
圧（電荷）はネオン放電管４―９が放電を停止し
た状態（スイツチ４―１５が中立の状態）では、
ネオン放電管４―９の高絶縁性およびMOSFET
４―７のゲートの高絶縁性により長時間保持され
るので、ランプ４―１６への供給電力は長時間保
持される。

第４図の実施例では電荷保存用コンデンサ４―
８はMOSFET４―７のゲートとソース間に入れ
ているが、これは第５図に示すようにMOSFET
５―１のゲートとドレイン間にコンデンサ５―２
を入れてもよい。この場合の特長はドレイン側よ
りゲートに負帰還がかかるので、動作が第４図の
実施例と比較して滑らかになる。しかし、第５図
の回路は変化の滑らかさがよくなる反面、
MOSFET５―１がカツトオフ、完全導通になる
まで時間がかかり、また完全導通時（負荷に供給
する電力最大時）の抵抗が第４図の場合より高く
なる欠点があり、第４図に比較して第５図の構成
によると負荷に供給される最大電力が小さくなる
欠点を有している。この両者の欠点を改良するに
は、第６図に示すようにコンデンサ６―２，６―
３をMOSFET６―１のソース側、ドレイン側両
方に入れれば上記の欠点は解決される。

ここまでの回路ではMOSFETの耐電圧（ドレ
イン・ソース間）については充分高いものとして
説明したが、耐圧は50V（AC100Vで使用する場
合）以上必要であり、小信号用MOSFETではこ
れを満足するものは少ない。この場合は第７図に
示すように構成する。すなわち、MOSFET７―
１のドレインにエミツタが接続された補償用のト
ランジスタ７―４のベースにツエナーダイオード
７―２のカソードが接がれており、このツエナー
ダイオード７―２のアノードはMOSFET７―１
のソースに接続されている。７―３はトランジス
タ７―４のベースとコレクタ間に接続された抵抗
である。そして、ツエナーダイオード７―２のツ
エナー電圧はMOSFET７―１の耐電圧より小さ
いものである。これによりMOSFET７―１のド
レイン電圧はツエナーダイオード７―２のツエナ
ー電圧以上に上らないで、トランジスタ７―４で
分担される。

第４図の回路ではダイオード４―３〜４―６に
より全波整流回路を構成しているが、簡易化とし
て第８図に示すようにダイオード８―１，８―２
による半波整流回路の構成でも特性（最大負荷供
給電力が小さくなり、また正負点弧位相が非対称
になる）は落ちるが、使用方法によつては有効で
ある。

つぎに、第４図の回路の調光（電力制御を調光
として説明する）特性について第９図イ，ロ，ハ
とともに説明する。今、サイリスタ４―１の点弧
位相が遅れている場合の該サイリスタ４―１の両
端の電圧とこの時のコンデンサ４―１１，４―１
３の電圧を第９図イ，ロ，ハのａに示す。ここ
で、スイツチ４―１５を一側に倒すと前に説明し
た通りサイリスタ４―１の点弧位相は早くなり
（ランプ４―１６は明るくなる）、第９図イ，ロ，
ハのｂに示すように180゜から約90゜近くまでは
ほぼコンデンサ４―１３の電圧は変化しなく同じ
であるが、90゜を越えると段々に下り第９図イ，
ロ，ハのｃに示すようになる。この時コンデンサ
４―１３の電圧がネオン放電管４―９の放電電圧
より低くなるとコンデンサ４―８の放電は停止
し、これ以上サイリスタ４―１の点弧位相は早く
ならないのでスイツチ４―１５を一側に倒し続け
てもある一定以上は明るくならずリミツターの役
を果す。

一方、スイツチ４―１５を＋側に倒すとサイリ
スタ４―１の点弧位相は遅れ、第９図イ，ロ，ハ
のｃ→ｂ→ａと移行する。しかし、コンデンサ４
―１１の電圧は点弧位相が180゜になつても高く
なつたままであり、サイリスタ４―１が不導通に
なつても（調光照度零）コンデンサ４―８の充電
は進行する。このためコンデンサ４―８は過充電
の状態になり、部品の破壊を生じる恐れがあり、
またつぎにスイツチ４―１５を一側に倒し調光照
度を上げようとした時にサイリスタ４―１が導通
し始めるまでに遅れが生じ操作性が悪くなる。

上記の問題を解決する回路構成をつぎに説明す
る。ここで必要なのは＋電圧であるのでその部分
のみ第１０図に示し説明する。また、第１１図
イ，ロ，ハにサイリスタ１０―１の両端の電圧
と、この時のコンデンサ１０―２（第４図のコン
デンサ４―１１に相当）とスイツチングトランジ
スタ１０―３のコレクタ電圧を示してある。第１
０図で１０―４は整流ダイオード（第４図の整流
ダイオード４―１２に相当）、１０―５は抵抗、
１０―６は上記トランジスタ１０―３のコレクタ
電圧をスイツチ部（図示せず）に取出す端子であ
る。今、サイリスタ１０―１が不導通の場合トラ
ンジスタ１０―３は導通し、コンデンサ１０―２
の電圧は第１１図に示すようにサイリスタ１０―
１の電圧とほぼ同じ変化をする。つぎに、サイリ
スタ１０―１が導通するとトランジスタ１０―３
は不導通になり、コンデンサ１０―２の電圧はそ
の時の電圧を保持する。一方、トランジスタ１０
―３のコレクタ電圧としてはサイリスタ１０―１
が不導通の間コンデンサ１０―２の電圧が取出さ
れる。このトランジスタ１０―３のコレクタ電圧
を使うことによりサイリスタ１０―１の点弧位相
が遅れれば端子１０―６の電圧は下り、ついには
第４図に示すネオン放電管４―９の放電電圧より
低くなり、同じく第４図に示すコンデンサ４―８
の充電は停止してリミツタ効果をもつことにな
る。

さて、本発明は低電力（位相角小）における位
相角の電源電圧の変動に対する補償の動きをする
回路を提供することにある。

本発明の一実施例を第１２図に示しており、ト
リガ素子１２―１を位相回路に組込んで構成さ
れ、このトリガ素子１２―１は低電力（位相角
小）における位相角の電源電圧の変動に対する補
償の働きをするものである。また、トリガ素子１
２―１と直列にそれの保護抵抗１２―２が挿入接
続されている。上記トリガ素子１２―１の具体的
な働きについて第１３図により説明する。第１３
図ａに第１２図のＡ点の電圧波形を示しており、
Ａ点の電圧波形は図のようにトリガ素子１２―１
のブレークオーバー電圧により一定の電圧にな
る。つぎに、第１３図ｂに例えば低電力における
Ａ点の電源電圧変動時の電圧波形を示す。この第
１３図ｂでイが通常電源電圧とすると、ロが上昇
した場合、ハが下降した場合の波形となる。図の
ように位相角イ′，ロ′，ハ′は電源電圧の変動と
ともに変化し、電力すなわち照度を一定に保つ働
きをする。これにより例えば調光におけるランプ
のちらつきを防止することができる。以上がトリ
ガ素子１２―１の働きであるが、上述した保護抵
抗１２―２の定数はこのトリガ素子１２―１を破
壊しない電流を供給するものでなくてはならな
い。また、トリガ素子１２―１のブレークオーバ
ー電圧は点弧用のトリガ素子１２―３（第４図の
トリガ素子４―１に相当）のそれの２〜３倍が好
ましい。

つぎに、第１２図中の整流回路を構成するコン
デンサ１２―４，１２―５（第４図のコンデンサ
４―１１，４―１３に相当）と並列に接続された
抵抗１２―６，１２―７について説明する。この
抵抗１２―６，１２―７はともにこれに並列に接
がれたコンデンサ１２―４，１２―５の放電用の
抵抗である。この抵抗１２―６，１２―７がない
場合、電源電圧のOFF時においてもコンデンサ
１２―４，１２―５に電源電圧ON時における充
電電圧の残留によつてスイツチ１２―８（第４図
のスイツチ４―１５に相当）の操作によりネオン
放電管１２―９（第４図のネオン放電管４―９に
相当）が放電し、電源電圧はOFFにもかかわら
ず位相角が変つてしまうことがあつた。この欠点
をなくすために挿入されたのが抵抗１２―６，１
２―７である。

また、第１２図で１２―１０は極性が反転した
時のトランジスタ１２―１１（第１０図のトラン
ジスタ１０―３に相当）の保護用ダイオード、１
２―１２および１２―１３は整流回路を構成する
ダイオード１２―１４，１２―１５（第４図のダ
イオード４―１２，４―１４に相当）の保護抵抗
である。さらに、第１２図では上記のリミツタ回
路を第４図の回路に組込んだ実施例をも示してい
る。なお、位相回路に組込まれた整流回路を省略
しても別段動作上では致命的な問題はないが、そ
の時には第７図で説明したMOSFETの耐電圧を
補償する回路を加えた方が好ましい。

以上が本発明の実施例を含めた説明であり、今
までの説明では第２図のVR２―１に応用した例
を示したが、これは第１図のVR１―１に応用し
ても構成できることは以上の説明から明らかであ
る。また、以上の実施例ではMOSFETを使用し
て説明したが、電荷の漏れがある程度許されるな
らMOSFETに代えて接合ゲート型電界効トラン
ジスタを用いることもできる。

以上のように本発明は構成されているものであ
り、簡単な回路構成で今までにない調光装置等の
電力制御装置が得られ、該電力制御装置がスイツ
チにより制御できるという特長を有し、また低電
力（位相角小）における位相角の電源電圧の変動
に対する補償を図ることができ、例えば調光時の
ランプのちらつきを防止できる等の特徴をもつ、
従来にない新しい操作手段を提供することができ
るものである。

【図面の簡単な説明】

第１図および第２図はそれぞれ従来例における
調光装置を示す電気的回路図、第３図イ，ロは本
発明者が先に提案した回路を構成する要部の電気
的回路図とその等価回路図、第４図は先願に係る
交流電力制御回路の一実施例を示す電気的回路
図、第５図および第６図は先願回路におけるそれ
ぞれ電荷保存用コンデンサの他の接続例を示す要
部の電気的回路図、第７図は同MOSFETの耐電
圧を補償する要部の電気的回路図、第８図は同整
流回路の他の例を示す要部の電気的回路図、第９
図イ，ロ，ハは第４図における各部の電圧波形
図、第１０図は先願回路におけるリミツタ回路の
要部の電気的回路図、第１１図イ，ロ，ハは第１
０図の回路における各部の電圧波形図、第１２図
は本発明回路の一実施例を示す電気的回路図、第
１３図ａ，ｂは第１２図の回路のＡ点における電
圧波形図と低電力における同じくＡ点の電圧波形
図である。 ４―１，１０―１……双方向性３端子サイリス
タ、４―２，１２―３……第１の双方向性トリガ
素子、４―３〜４―６，８―１，８―２……別の
整流回路（ダイオード）、４―７，５―１，６―
１，７―１……電界効果トランジスタ
（MOSFET）、４―８，５―２，６―２，６―３
……電荷保存用コンデンサ、４―８，１２―１，
１２―９……ネオン放電管、４―１１，４―１
３，１２―４，１２―５，４―１２，４―１４，
１２―１４，１２―１５，１２―６，１２―７…
…整流回路（平滑用コンデンサ、整流ダイオー
ド、抵抗）、４―１５，１２―８……スイツチ
部、４―１６……負荷（ランプ）、１２―１……
第２の双方向性トリガ素子。

Claims (1)

【特許請求の範囲】
1. １ ランプ等の負荷の点弧位相を制御する双方向
   性３端子サイリスタと、この双方向性３端子サイ
   リスタを点弧する第一の双方向性トリガ素子と、
   上記双方向性３端子サイリスタの出力端に接続さ
   れる抵抗と第二の双方向性トリガ素子の直列回路
   とこの抵抗とこの第二の双方向性トリガ素子の接
   続点に接がれる他の抵抗とコンデンサとで構成さ
   れる位相制御回路と、この位相制御回路に組込ま
   れた全波整流回路の出力端にドレインとソースの
   接がれた絶縁ゲート型電界効果トランジスタと、
   ここ絶縁ゲート型電界効果トランジスタのゲート
   とドレイン間に接がれた電荷保存用コンデンサ
   と、上記絶縁ゲート型電界効果トランジスタのゲ
   ートに接がれた片側にスイツチ部を有するネオン
   放電管と、このスイツチ部に接がれた正負の電圧
   を発生する為のダイオードとコンデンサで構成さ
   れ前記双方向性３端子サイリスタの出力端を入力
   とする半波整流回路とにより構成されたことを特
   徴とする交流電力制御回路。