JPS6237346B2 - - Google Patents

Info

Publication number
JPS6237346B2
JPS6237346B2 JP50119750A JP11975075A JPS6237346B2 JP S6237346 B2 JPS6237346 B2 JP S6237346B2 JP 50119750 A JP50119750 A JP 50119750A JP 11975075 A JP11975075 A JP 11975075A JP S6237346 B2 JPS6237346 B2 JP S6237346B2
Authority
JP
Japan
Prior art keywords
value
characteristic parameter
parameter
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50119750A
Other languages
English (en)
Other versions
JPS5244179A (en
Inventor
Mutsuyo Kanetani
Kinichi Nakahara
Fumihito Inoe
Hisayoshi Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP50119750A priority Critical patent/JPS5244179A/ja
Publication of JPS5244179A publication Critical patent/JPS5244179A/ja
Publication of JPS6237346B2 publication Critical patent/JPS6237346B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 本発明は電子回路の自動調節方式、特にリニア
半導体集積回路の自動調節方式に関する。
すなわち、半導体集積回路においては、その製
造条件等のバラツキにより、半導体集積回路内の
トランジスタ等の能動素子およびダイオード、抵
抗等の受動素子等各種回路素子の様々な素子定数
がバラツキを示すため、最終的に集積回路の様々
な直流もしくは交流特性がバラツキを示す。
従つて、製造された集積回路の良、不良を検査
するためには、その集積回路の様々な直流もしく
は交流特性がそれぞれの規格範囲内にあるか否か
を測定しなければならない。
一方、ある種の集積回路においてはその集積回
路のいくつかの特性が、その集積回路のリード端
子に外付接続された外付回路素子のインピーダン
ス等の素子定数に依存するため、集積回路の特性
測定作業を行うためには、上記リード端子に外付
接続された外付回路素子のインピーダンス等の素
子定数を調節することにより、上記いくつかの特
性を最適状態に設定し、しかる後他の特性の測定
作業を行なわなければならない。
さらに、ある種の集積回路においてはその集積
回路の第1と第2の特性がそれぞれ、集積回路の
リード端子に外付接続された第1と第2の外付回
路素子のそれぞれのインピーダンスに互いに影響
を受けながら依存するため、集積回路の特性測定
作業を行うために、上記第2の外付回路素子のイ
ンピーダンスを調整することにより、上記第2の
特性を最適状態に設定した後、上記第1の外付回
路素子のインピーダンスを調整することにより、
上記第1の特性を最適状態に設定すると、この第
1の外付回路素子のインピーダンス変化が上記第
2の特性に影響を及ぼすため、この第2の特性は
最適状態から逸脱するという複雑な現像が生じる
場合がある。
従つて、調整者が上記第1と第2の特性をそれ
ぞれ最適状態に設定調節するためには、上記第1
と第2の外付回路素子のそれぞれのインピーダン
スの調整を交互に繰り返す必要があり、長い調節
時間を必要とするという問題がある。
本発明は上記問題を解決しようとするためなさ
れたものであり、その目的とするところは第1可
変インピーダンス手段と第2可変インピーダンス
のそれぞれのインピーダンス変化に応答して電子
回路の第1特性パラメータと第2特性パラメータ
とのそれぞれの値が互いに影響を受けながら変化
するところの上記電子回路の該第1特性パラメー
タと該第2特性パラメータのそれぞれの値を、そ
れぞれの所望の値よりの偏倚が実質的に最小の状
態に短時間で設定する事が可能な電子回路の自動
調節方式を提供せしめんとするものである。
かかる目的を達成するための本発明の基本的構
成は、特許請求の範囲の欄に記載された如き各構
成要件を具備してなることを特徴とするものであ
り、以下本発明の各実施例を図面にそつて具体的
に説明する。
1 実施例1: 第1図は本発明の第1の実施例の自動調節方式
が利用される自動調節システムの要部を示すブロ
ツクダイヤグラムであり、被検査電子回路1は中
間周波増幅、クオードラチヤーFM検波、センタ
ーメーター駆動等の機能を有したFM IFシステ
ム用リニア半導体集積回路であり、丸で囲まれた
数字は集積回路のリード端子番号を示す。
1番リード端子には、入力結合コンデンサ
C1を介して信号源SGが接続されFM IF信号が印
加される。この1番リード端子に印加された
FM IF信号は集積回路内の中間周波増幅器によ
り、リミツタ増幅されFM IF信号中のAM成分が
除去された信号が8番リード端子より取り出さ
れる。さらに8番、9番、および10番リード端子
,,には後に詳述するクオードラチヤー
FM検波のためのコイルL0,L1,L2、可変容量ダ
イオードD1,D2、コンデンサC3,C4,C5から構
成された移相回路(複同調検波コイル)が接続さ
れ、9番リード端子には8番リード端子にお
けるFM IF信号と90度の位相差を有した直角ク
オードラチヤー信号が得られる。また、この集積
回路内には差動スイツチング回路形式のクオード
ラチヤーFM検波のためゲート回路があり、この
ゲート回路には8番リード端子における位相角
0度のFM IF基準信号と9番リード端子には
位相角90度の直角クオードラチヤー信号が印加さ
れる。従つて、このゲート回路は移相回路により
位相のずれたFMクオードラチヤー信号ともとの
FM基準信号との積をつくり、そのビート成分か
らFM復調信号を得て、この復調信号を6番リー
ド端子に送り出す。かかるクオードラチヤー
FM検波回路の回路動作はIEEE
TRANSACTION ON BROADCAST AND
TELEVISION RECEIVERS NOVEMBER1967
VOLUME BTR―13 NUMBER 3 P60〜P65に
詳解されており参照されたい。さらに10番リード
端子と7番リード端子との間には、センター
メーターCMが接続され、7番リード端子には
10番リード端子を基準としたセンターメーター
駆動信号が発生する。このセンターメーターは第
3図に示す様に、中心周波数にFM受信機が
正しく同調している時は、その指針は零点を示
し、FM受信機が中心周波数より離調すると、そ
の指針は零点からずれ、正(+)あるいは負
(−)を示す様に調節されなければならない。こ
のセンターメーターの零点調節は9番リード端子
、10番リード端子に接続された移相回路の一
次側インピーダンス素子L1,D1,C3のいずれか
のインピーダンスを調整することにより行うこと
が出来る。また、6番リード端子のFM復調信
号の高調波歪率T.H.Dは第4図に示した様に、移
相回路の二次側のインピーダンス素子、例えば可
変容量ダイオードD2の容量値CD2の変化により、
特性曲線L1に沿つて変化する。また、この移相
回路の一次側のインピーダンスと二次側のインピ
ーダンスは磁気結合Mによつて結合しているた
め、移相回路の一次側を二次側のそれぞれのイン
ピーダンス変化に応答して、センターメーター
CMの指針とFM復調信号の高調波歪率T.H.Dは
互に影響を受けながら変化する。
後に詳述する各段階からなる本発明の第1の実
施例による自動調節方式は、このセンターメータ
ーCMの指針の零点調節と、高調波歪率T.H.Dを
最小の状態にするための歪率調節とを短時間で終
了せしめ様とするものである。
まずセンターメーターの指針は、7番リード端
子と10番リード端子との間に流れるセンター
メーター駆動信号電流とセンターメーター自体の
内部抵抗によつて生じる電圧降下の形式で測定さ
れる。このセンターメーターの両端の電圧降下は
エミツタ・フオロワ等のインピーダンス変換器1
4,15を介してフイードバツク制御回路13に
印加される。このフイードバツク制御回路13は
抵抗R3,R4を介して印加されたセンターメータ
ーの電圧降下を差動増幅器13bにより増幅す
る。また抵抗R1,R2および演算増幅器13aは
10番リード端子の直流電圧レベルを検出する。
抵抗R7,R8,R9、演算増幅器13cからなるア
ナログ加算回路は10番リード端子の直流電圧レ
ベルを基準とした差動増幅器13bの誤差増幅電
圧を発生し、スイツチS1を介して、この誤差増幅
電圧は移相回路の一次側の可変容量ダイオード
D1に印加される。従つて、センターメーターの
指針の零点からのずれに比例したセンターメータ
ーの両端の電圧降下が零となる様に、上記誤差増
幅電圧は常に可変容量ダイオードD1の容量値を
規定する。一方、6番リード端子のFM復調信
号は出力結合コンデンサC2を介して高調波歪率
測定回路12に印加される。このFM復調信号の
基本波成分の交流振幅値はピーク検波器等のAC
―DC変換器12aにより検出され、一方、帯域
除去フイルタ12bにより基本波成分が除去さ
れ、高調波成分のみが増幅器12cにより増幅さ
れ、この増幅された高調波成分の交流振幅値はピ
ーク検波器等のAC―DC変換器12dにより検出
される。また、アナログ割算回路12eは、検出
された高調波成分の交流振幅値を検出された基本
波成分の交流振幅値で割算しし、高調波歪率値を
測定する。アナログ―デジタル変換器6はスイツ
チS2が1側にONの場合、高調波歪率測定回路1
2により測定された高調波歪率値に対応したアナ
ログ値をデジタル信号に変換して、デジタル信号
比較回路7,19に供給し、さらにスイツチ8b
を介して高調波歪率記憶回路にこのデジタル信号
を供給する。デジタル信号比較回路7は、高調波
歪率記憶回路10に記憶されたデジタル信号より
アナログ―デシタル変換器6の出力デジタル信号
が小である時、スイツチ8bを制御して、これを
ONとせしめ、上記アナログ―デジタル変換器6
の出力デジタル信号を新らたに高調波歪率記憶回
路10に記憶させる。また、このデジタル信号比
較回路7はアナログ―デジタル変換器6の出力デ
ジタル信号がほぼ実質的に、高調波歪率記憶装置
10に記憶されたデジタル信号とほぼ等しい時、
スイツチ8aを制御して、これをONとせしめ、
後述する段階波関数発生制御回路2により発生さ
れる第1制御信号を制御信号記憶回路9に記憶せ
しめる。高調波最大歪率記憶回路20には規格の
許容する高調波歪率の最大値T.H.Dmaxに対応し
たデジタル信号が記憶される。従つて、本発明の
自動調節方式で設定された高調波歪率最低の状態
における高調波歪率に対応したアナログ―デジタ
ル変換器6の出力デジタル信号と上記規格の許容
する高調波歪率の最大値T.H.Dmaxに対応したデ
ジタル信号との大小関係がデジタル信号比較回路
19により判定され、高調波歪率最低の状態にお
ける高調波歪率が上許規格の許容する高調波歪率
の最大値T.H.Dmaxより小さい時は、このデジタ
ル信号比較回路19の出力信号はプログラム制御
装置11を制御し、S/N比、AM除去比等の集
積回路の他の特性パラメータの値を測定する作業
に移行し、逆に大の場合はこの段階で測定作業を
停止するとともに、図示されていない表示装置に
より、集積回路の高調波歪率不良という測定結果
を表示する。一方、アナログ―デジタル変換器6
はスイツチS2が2側にONの場合、フイードバツ
ク制御回路13内のアナログ加算回路13cより
発生する誤差増幅電圧をそれに対応するデジタル
信号に変換し、記憶回路16にこのデジタル信号
を供給する。この記憶回路16に記憶されたデジ
タル信号は可変容量ダイオードD1の容量値を制
御するための直流第2制御電圧発生用可変電圧発
生回路17を制御し、この第2制御電圧の大きさ
を規定する。また階段波関数発生制御回路2は、
それぞれデジタル信号を処理する事が可能な初期
値記憶回路2a、ステツプ値記憶回路2b、減算
回路2d、記憶回路2cから構成され第1制御信
号を記憶回路3、制御信号記憶回路9に供給す
る。また初期値記憶回路2aに記憶されたデジタ
ル信号は、後述する〔段階1〕で可変容量ダイオ
ードD2に印加される印加電圧V21の電圧値を規定
し、ステツプ値記憶回路2bに記憶されたデジタ
ル信号は、後述する〔段階2〕と〔段階1〕とで
それぞれ可変容量ダイオードD2に印加される印
加電圧V22,V21の差電圧V21―V22とその後の段階
における差電圧を規定する。可変電圧発生回路4
は記憶回路3に記憶された第1制御信号の制御に
よつて第4図に示す如き階段波関数電圧V2を発
生し、遂次可変容量ダイオードD2の容量値CD2
規定する。またプログラム制御装置は、階段波関
数発生制御回路2のタイミングを制御する。
また、本発明の第1の実施例の自動調節方式は
下記の如き段階からなるものである。
〔段階 1〕 まず、プログラム制御装置11は、階段波関数
発生制御回路2を制御して、記憶回路3、可変電
圧発生回路4により可変容量ダイオードD2に第
5図に示した如き印加電圧V21を供給する。する
と、複同調検波コイルの磁気結合Mによつて、こ
のコイルの一次側から見た交流インピーダンスが
変化して、センターメーターCMの指針が零点か
らずれる。このずれは、フイードバツク制御回路
13によつて検出され、さらにこのずれが最小と
なる様な印加電圧V1が可変容量ダイオードD1
印加され、この可変容量ダイオードD1の容量値
が規定される。従つて、複同調検波コイルの一次
側から見た交流インピーダンスが最終的に規定さ
れ、第4図の特性曲線L1上の1の状態に対応し
た被検査リニア集積回路1の歪率が規定される。
この状態の歪率は高調波歪率測定回路12により
測定され、アナログ―デジタル変換器6によりデ
ジタル信号に変換されて、プログラム制御装置1
1によりON状態となつたスイツチ8bを介し
て、高調波歪率記憶回路10に印加され、この記
憶回路10内に記憶される。
〔段階 2〕 次に、プログラム制御装置11は同様に階段波
関数発生制御回路2を制御して、可変容量ダイオ
ードD2に、先の〔段階1〕における印加電圧V21
より小さな印加電圧V22を供給する。すると、こ
の可変容量ダイオードD2の容量値CD2は増加し、
このため複同調検波コイルの磁気結合Mによつ
て、このコイルの一次側から見た交流インピーダ
ンスが変化して、センターメーターCMの指針が
零点からずれる。このずれは、フイードバツク制
御回路13によつて検出され、さらにこのずれが
最小となる様な印加電圧V1が可変容量ダイオー
ドD1に印加され、この可変容量ダイオードD1
容量値が規定される。従つて、複同調検波コイル
の一次側から見た交流インピーダンスが最終的に
規定され、第4図の特性曲線L1上の2の状態に
対応した被検査リニア集積回路1の歪率が規定さ
れる。この状態の歪率は高調波歪率測定回路12
により測定され、アナログ―デジタル変換器6に
よりデジタル信号に変換されて、デジタル信号比
較回路7に印加され、〔段階1〕で高調波歪率記
憶回路10に記憶された歪率と比較される。
従つて、この〔段階2〕で測定された歪率は、
〔段階1〕で測定された歪率より小であるため、
デジタル信号比較回路7の出力はスイツチ8bを
制御し、これをONとするため、高調波歪率記憶
回路10は、この〔段階2〕の状態における歪率
に対応したアナログ―デジタル変換器6のデジタ
ル出力信号を記憶する。
〔段階3〕…〔段階2〕と同様 〔段階4〕… 〃 〔段階4′〕… 〃 〔段階5〕 同様に、プログラム制御装置11は、階段波関
数発生制御回路2を制御して、可変容量ダイオー
ドD2に、先の〔段階4〕における印加電圧V24′よ
り小さな印加電圧V25を供給する。すると、この
可変容量ダイオードD2の容量値CD2は増加し、こ
のため複同調検波コイルの磁気結合Mによつて、
このコイルの一次側から見た交流インピーダンス
が変化して、センターメーターCMの指針が零点
からずれる。このずれは、フイードバツク制御回
路13によつて検出され、さらにこのずれが最小
となる様な印加電圧V1が可変容量ダイオードD1
に印加され、この可変容量ダイオードD1の容量
値が規定される。従つて、複同調検波コイルの一
次側から見た交流インピーダンスが最終的に規定
され、第4図の特性曲線L1上の5の状態に対応
した被検査リニア集積回路1の歪率が規定され
る。この状態の歪率は高調波歪率測定回路12に
より測定され、アナログ―デジタル変換器6によ
りデジタル信号に変換されて、デジタル信号比較
回路7に印加され、〔段階4′〕で高調波歪率記憶
回路10に記憶された歪率と比較される。
従つて、この〔段階5〕で測定された歪率は、
〔段階4′〕で測定された歪率と実質的等しいた
め、デジタル信号比較回路7の出力はスイツチ8
a,8cをONとし、スイツチ8dをOFFとす
る。また制御信号記憶回路9には階段波関数発生
制御回路2から発生された、この〔段階5〕にお
ける第1制御信号のみを記憶するため、スイツチ
8aはその後、すぐOFF状態となる様に制御さ
れる。
従つて、この状態においてはセンターメーター
CMの指針の零点よりの変移が最小となる様な印
加電圧V1が可変容量ダイオードD1に印加され、
高調波歪率T.H.Dが実質的に最小となる様な印加
電圧V25が可変容量ダイオードD2に印加され、こ
の状態が保持されている。
この保持状態において、デジタル信号比較回路
19は高調波最大歪率記憶回路20に記憶されて
いるところの規格の許容する高調波歪率の最大値
T.H.Dmaxに対応したデジタル信号と、上記保持
状態の被検査リニア集積回路1の歪率に対応した
アナログ―デジタル変換器6のデジタル出力信号
を比較することにより、この被検査リニア集積回
路1の歪率特性の良・不良を判別する。
この判別の後、この被検査リニア集積回路1の
歪率が規格の許容する高調波歪率の最大値T.H.
Dmaxより小さい時は、この被検査リニア集積回
路1を良品と判別するとともに、スイツチS1とS2
とをそれぞれ1側から2側に切り換える。
するとアナログ―デジタル変換器6は、先に可
変容量ダイオードD1に印加されていた印加電圧
V1をデジタル信号に変換し、記憶回路16はこ
のデジタル信号を記憶する。この記憶回路16は
その記憶内容が、その後アナログ―デジタル変換
器6の出力デジタル信号が変化しても、変化しな
い様プログラム制御装置11により制御される。
さらに可変電圧発生回路17は、この記憶回路1
6に記憶されたデジタル信号に対応して先の印加
電圧V1と同一の電圧値を有する直流電圧を発生
し、可変容量ダイオードD1の容量値を、センタ
ーメーターCMの指針の零点よりの変移が最小と
なる状態に保持する。かくして、被検査リニア集
積回路1の入力信号条件等が変化しても、保持状
態における印加電圧V1,V25は変化せず一定に保
たれる。
次に、この保持状態のままの条件の印加電圧
V1,V25を可変容量ダイオードD1,D2にそれぞれ
印加した状態で、S/N比、AM除去比等の被検
査リニア集積回路1の特性を測定し、これらの特
性に関する被検査リニア集積回路1の良.不良を
判別する。
万一、記憶回路16と制御信号記憶回路9とに
よる印加電圧V1,V25の保持作用がなければ、
S/N比、AM除去比等の被検査リニア集積回路
1の種々の特性を測定する際に、被検査リニア集
積回路1に印加される種々の入力信号条件の変化
に追従して、可変容量ダイオードD1,D2のそれ
ぞれに印加される印加電圧V1,V25が変化してし
まい、センターメーターCMの指針が零点からず
れ、高調波歪率最低条件から逸脱してしまう。
従つて、この記憶回路16と制御信号記憶回路
9とによる印加電圧V1,V25の保持作用は本発明
の自動調節方式による電子回路の特性検査におい
て極めて重要なものとなつている。
以上説明した様に、かかる本発明の第1の実施
例によれば下記の如き理由により、初期の目的を
達成することができる。
すなわち、可変容量ダイオードD1の容量値変
化と可変容量ダイオードD2の容量値変化とにそ
れぞれ応答してFM IFシステム用リニア半導体
集積回路1のセンターメーターCMの指針と高調
波歪率とが互いに影響を受けながら変化するとこ
ろの上記集積回路のセンターメーターCMの零点
調節と、高調波歪率を最小の状態にするための歪
率調節を行うに当たり、本発明の一実施例によれ
ば、いかなる場合も、フイードバツク制御回路1
3から発生される印加電圧V1によつて常にセン
ターメーターCMの指針は零点に調節された状態
で、順次可変容量ダイオードD2の容量値CD2をパ
ラメータとして変化させ、高調波歪率を測定する
ことにより、高調波歪率最小の段階を検出するこ
とができる。
従つて、高調波歪率最小の段階における可変容
量ダイオードD2に印加される印加電圧V2を記憶
し、この記憶された印加電圧V2で可変容量ダイ
オードD2の容量値を規定し、さらにフイードバ
ツク制御回路13によるフイードバツク制御作用
による印加電圧V1で可変容量ダイオードD1の容
量値を規定することにより、極めて短時間でセン
ターメーターCMの指針の零点調節と、高調波歪
率を最小の状態にするための歪率調節を行うこと
が出来る。
一方、本発明は上記実施例に限定されるもので
はなく、種々変形した実施態様を取ることが出来
る。
第2図は本発明の第2の実施例の自動調節方式
が利用される自動調節システムの要部を示すブロ
ツクダイヤグラムを示し、特に6番リード端子
のFM復調信号の高調波歪率T.H.Dが、第4図の
特性曲線L2に示す如く、可変容量ダイオードD2
の容量値CD2をパラメータとして変化させた時、
複数の極小値を有する場合、センターメーター
CMの指針の零点調節と、高調波歪率T.H.Dを最
小の状態にするための歪率調節とを短時間で終了
せしめんとする際に、極めて有効である。
第1図に示した本発明の第1の実施例と同一の
部分は説明を省略し、特に機能が異なる部分につ
いてのみ説明し、重複説明をさける。
すなわち、デジタル信号比較回路7は高調波歪
率記憶回路10に記憶されたデジタル信号と、ア
ナログ―デジタル変換器6の出力デジタル信号と
を比較し、アナログ―デジタル変換器6の出力デ
ジタル信号が高調波歪率記憶回路10に記憶され
たデジタル信号より小である時、スイツチ8a,
8bを制御して、これらをONとせしめ、階段波
関数発生制御回路2より発生される第1制御信号
を制御信号記憶回路9に記憶せしめるとともに、
アナログ―デジタル変換器6の出力デジタル信号
を新らたに高調波歪率記憶回路10に記憶させ
る。
また、本発明の第2の実施例の自動調節方式は
下記の如き段階からなるものである。
〔段階 1〕 まず、プログラム制御装置11は、階段波関数
発生制御回路2を制御して、記憶回路3、可変電
圧発生回路4により可変容量ダイオードD2に印
加電圧V21を供給する。すると、複同調検波コイ
ルの磁気結合Mによつて、このコイルの一次側か
ら見た交流インピーダンスが変化して、センター
メーターCMの指針が零点からずれる。このずれ
は、フイードバツク制御回路13によつて検出さ
れ、さらにこのずれが最小となる様な印加電圧
V1が可変容量ダイオードD1に印加され、この可
変容量ダイオードD1の容量値が規定される。従
つて、複同調検波コイルの一次側から見た交流イ
ンピーダンスが最終的に規定され、第4図の特性
曲線L2上の1の状態に対応した被検査リニア集
積回路1の歪率が規定される。この状態の歪率は
高調波歪率側定回路12により測定され、アナロ
グ―デジタル変換器6によりデジタル信号に変換
されて、プログラム制御装置11によりON状態
となつたスイツチ8bを介して、高調波歪率記憶
回路10に印加され、この記憶回路10内に記憶
される。また、この状態において、プログラム制
御装置11は同様に、スイツチ8aをON状態に
制御するため、階段波関数発生制御回路2より発
生された第1制御信号は制御信号記憶回路9に記
憶される。
〔段階 2〕 次に、プログラム制御装置11は同様に階段波
関数発生制御回路2を制御して、可変容量ダイオ
ードD2に、先に〔段階1〕における印加電圧V21
より小さな印加電圧V22を供給する。すると、こ
の可変容量ダイオードD2の容量値CD2は増加し、
このため複同調検波コイルの磁気結合Mによつ
て、このコイルの一次側から見た交流インピーダ
ンスが変化して、センターメーターCMの指針が
零点からずれる。このずれは、フイードバツク制
御回路13によつて検出され、さらにこのずれが
最小となる様な印加電圧V1が可変容量ダイオー
ドD1に印加され、この可変容量ダイオードD1
容量値が規定される。従つて、複同調検波コイル
の一次側から見た交流インピーダンスが最終的に
規定され、第4図の特性曲線L2上の2の状態に
対応した被検査リニア集積回路1の歪率が規定さ
れる。この状態の歪率は高調波歪率測定回路12
により測定されて、デジタル信号比較回路7に印
加され、〔段階1〕で高調波歪率記憶回路10に
記憶された歪率と比較される。
従つて、この〔段階2〕で測定された歪率は、
〔段階1〕で測定された歪率より小であるため、
デジタル信号比較回路7の出力は、スイツチ8a
を制御して、これをONとせしめ、階段波関数発
生制御回路2より発生される第1制御信号を制御
信号記憶回路9に記憶せしめるとともに、スイツ
チ8bを制御して、これをONとせしめ、アナロ
グ―デジタル変換器6の出力デジタル信号を新ら
たに高調波歪率記憶回路10に記憶させる。
〔段階3〕…〔段階2〕と同様 〔段階4〕… 〃 〔段階5〕 同様に、プログラム制御装置11は、階段波関
数発生制御回路2を制御して、可変容量ダイオー
ドD2に、先の〔段階4〕における印加電圧V24
り小さな印加電圧V25を供給する。すると、この
可変容量ダイオードD2の容量値CD2は増加し、こ
のため複同調検波コイルの磁気結合Mによつて、
このコイルの一次側から見た交流インピーダンス
が変化して、センターメーターCMの指針が零点
からずれる。このずれは、フイードバツク制御回
路13によつて検出され、さらにこのずれが最小
となる様な印加電圧D1が可変容量ダイオードD1
に印加され、この可変容量ダイオードD1の容量
値が規定される。従つて、複同調検波コイルの一
次側から見た交流インピーダンスが最終的に規定
され、第4図の特性曲線L2上の5の状態に対応
した被検査リニア集積回路の歪率が規定される。
この状態の歪率は高調波歪率測定回路12により
測定されて、〔段階4〕では高調波歪率記憶回路
10に記憶された歪率と比較される。
従つて、この〔段階5〕で測定された歪率は、
〔段階4〕で測定された歪率より小であるため、
デジタル信号比較回路7の出力は、スイツチ8a
を制御して、これをONとせしめ、階段波関数発
生制御回路2より発生される第1制御信号を制御
信号記憶回路9に記憶せしめるとともに、スイツ
チ8bを制御して、これをONとせしめ、アナロ
グ―デジタル変換器6の出力デジタル信号を新ら
たに高調波歪率記憶回路10に記憶させる。
〔段階 6〕 同様に、プログラム制御装置11は、階段波関
数発生制御回路2を制御して、可変容量ダイオー
ドD2に、先の〔段階5〕における印加電圧V25
り小さな印加電圧V26を供給する。すると、この
可変容量ダイオードD2の容量値Cは増加し、こ
のため複同調検波コイルの磁気結合Mによつて、
このコイルの一次側から見た交流インピーダンス
が変化して、センターメーターCMの指針が零点
からずれる。このずれは、フイードバツク制御回
路13によつて検出され、さらにこのずれが最小
となる様な印加電圧V1が可変容量ダイオードD1
に印加され、この可変容量ダイオードD1の容量
値が規定される。従つて、複同調検波コイルの一
次側から見た交流インピーダンスが最終的に規定
され、第4図の特性曲線L2上の6の状態に対応
した被検査リニア集積回路の歪率が規定される。
この状態の歪率は高調波歪率測定回路12により
測定されて、〔段階5〕で高調波歪率記憶回路1
0に記憶された歪率と比較される。
従つて、この〔段階6〕で測定された歪率は、
〔段階5〕で測定された歪率より大であるため、
デジタル信号比較回路7の出力はスイツチ8a,
8bを制御し、これらをOFFとする。故に、高
調波歪率記憶回路10は〔段階5〕の状態の歪率
の記憶を保持し、この〔段階6〕の状態の歪率を
記憶しない。また、制御信号記憶回路9も〔段階
5〕の状態の第1制御信号の記憶を保持し、この
〔段階6〕の状態の第1制御信号を記憶しない。
〔段階7〕…〔段階6〕と同様 〔段階8〕… 〃 〔段階l〕… 〃 〔段階m〕 上記の〔段階1〕より〔段階l〕までの、各段
階が経過した後においては、制御信号記憶回路9
には〔段階5〕における第1制御信号が記憶さ
れ、高調波歪率記憶回路10には〔段階5〕にお
ける歪率が記憶されている。従つて、この〔段階
m〕においては、プログラム制御装置11はスイ
ツチ8cをON状態、スイツチ8dをOFF状態に
それぞれ制御する。故に、制御信号記憶回路9に
記憶された〔段階5〕における第1制御信号は記
憶回路3に転送されて記憶され、さらにこの記憶
回路3は可変電圧発生回路4を制御して、〔段階
5〕の場合の同じ印加電圧V25を可変容量ダイオ
ードD2に印加する。従つて、〔段階5〕の場合と
全く同様に歪率が最小の状態に調節されるととも
に、フイードバツク制御回路13のフイードバツ
ク制御作用により、センターメーターCMの指針
の零点よりのずれが最小となる様な印加電圧V1
が可変容量ダイオードD1に印加される。
この後、プログラム制御装置11はスイツチS1
とS2とをそれぞれ1側から2側に切り換える。
すると、先に述べた本発明の第1の実施例の場
合と全く同様に、アナログ―デジタル変換器6
は、先に可変容量ダイオードD1に印加されてい
た印加電圧V1をデジタル信号に変換し、記憶回
路16はこのデジタル信号を記憶する。この記憶
回路16はその記憶内容が、その後アナログ―デ
ジタル変換器6の出力デジタル信号が変換して
も、変化しない様プログラム制御装置により制御
される。さらに可変電圧発生回路17は、この記
憶回路16に記憶されたデジタル信号に対応して
先の印加電圧V1と同一の電圧値を有する直流電
圧を発生し、可変容量ダイオードD1の容量値を
センターメーターCMの指針の零点よりの変移が
最小となる状態に保持する。かくして、被検査リ
ニア集積回路1の入力信号条件等が変化しても、
保持状態における印加電圧V1,V25は変化せず一
定に保たれる。
次に、この保持状態のままの条件の印加電圧
V1,V25を可変容量ダイオードD1,D2にそれぞれ
印加した状態で、歪率、S/N比、AM除去比等
の被検査リニア集積回路1の特性を測定し、これ
らの特性に関する被検査リニア集積回路の良・不
良を判別する。
本発明は上記の二つの実施例に限定されず種々
の実施形態を採ることができる。
例えば、複同調検波コイルの可変容量ダイオー
ドに替え、コアの回転角によつてインピーダンス
が変化する可変インダクタンスであつても良い。
この場合、モーター等により回転角を制御するこ
とが出来る。
本発明は、FM IFシステム用リニア集積回路
のセンターメーターMの指針の零点調節と歪率調
節を行う外に、第1可変インピーダンス手段と第
2可変インピーダンス手段のそれぞれのインピー
ダンス変化に応答して電子回路の第1特性パラメ
ータと第2特性パラメータとのそれぞれの値が互
いに影響を受けながら変化するところの上記電子
回路の第1特性パラメータと第2特性パラメータ
のそれぞれの値を、それぞれ所望の値よりの偏倚
が実質的に最小の状態に短時間で設定しようとす
る場合に適応することが出来る。
【図面の簡単な説明】
第1図、第2図はそれぞれ本発明の実施例の自
動調節方式が利用される自動調節システムの要部
を示すブロツクダイヤグラムであり、第3図は
FM IFシステム用リニア集積回路のセンターメ
ーターCMの受信同調周波数よりの離調に応答す
る指針の振れを示し、第4図はFM IFシステム
用リニア集積回路の複同調検波コイルの二次側に
接続された可変容量ダイオードD2の容量変化に
応答して変化するFM復調出力の高調波歪率を示
し、第5図は上記可変容量ダイオードD2に印加
される階段波関数状の印加電圧V2の波形図を示
す。 1……被検査、FM IFシステム用リニア集積
回路、2……階段波関数発生制御回路、3……記
憶回路、4……可変電圧発生回路、6……アナロ
グ―デジタル変換器、7……デジタル信号比較回
路、8a,8b,8c,8d……スイツチ、9…
…制御信号記憶回路、10……高調波歪率記憶回
路、11……プログラム制御装置、12……高調
波歪率測定回路、13……フイードバツク制御回
路、14,15……インピーダンス変換器、16
……記憶回路、17……可変電圧発生回路、19
……デジタル信号比較回路、20……高調波最大
歪率記憶回路、C1,C2,C3,C4,C5……コンデ
ンサ、D1,D2……可変容量ダイオード、L0
L1,L2……コイル、CM……センターメーター、
S1,S2……スイツチ。

Claims (1)

  1. 【特許請求の範囲】 1 第1可変設定パラメータと第2可変設定パラ
    メータのそれぞれの変化に応答して電子回路の第
    1特性パラメータと第2特性パラメータとのそれ
    ぞれの値が互いに影響を受けながら変化するとこ
    ろの電子回路の該第1特性パラメータと該第2特
    性パラメータのそれぞれの値を、それぞれの所望
    の値よりの偏倚が実質的に最少の状態に設定する
    ための電子回路の自動調節方式であつて、少なく
    とも、上記第1特性パラメータの値を測定するた
    めの第1測定手段、上記第2特性パラメータの値
    を測定するための第2測定手段、上記第1測定手
    段の測定出力信号の上記第1特性パラメータの上
    記所望の値よりの偏倚を検出するための第1特性
    パラメータ比較検出手段、該第1測定パラメータ
    比較検出手段の比較検出信号により上記第1可変
    設定パラメータを制御して上記第1特性パラメー
    タの上記所望の値よりの上記第1特性パラメータ
    の値の偏倚が最少となる様に構成されたフイード
    バツク制御径路、上記第2可変設定パラメータの
    値を制御するための第1制御信号を発生する第1
    制御信号発生手段、上記第2特性パラメータの値
    に対応する信号を記憶するための第2特性パラメ
    ータ記憶装置、上記第1制御信号発生手段より発
    生する第1制御信号を記憶するための第1制御信
    号記憶装置、上記第2特性パラメータ記憶装置に
    記憶された信号と上記第2測定手段により検出さ
    れた第2特性パラメータの値に対応する信号とを
    比較するための信号比較手段、および上記第1制
    御信号発生手段を少なくともプログラム制御する
    ためのプログラム制御装置を利用し、 上記プログラム制御装置により上記第1制御信
    号発生手段を順次プログラム制御することによ
    り、順次値の異なる第1制御信号を発生せしめ、
    順次第2可変設定パラメータの値を変化させると
    ともに、 上記プログラム制御装置の順次の制御によるそ
    れぞれの段階において、上記フイードバツク制御
    径路の第1可変設定パラメータの制御作用によつ
    て上記第1特性パラメータの上記所望の値よりの
    上記第1特性パラメータの値の偏倚を最少とせし
    めるとともに、この第1可変設定パラメータの変
    化の影響による第2特性パラメータの変動の終了
    後、上記第2測定手段により検出された第2特性
    パラメータの値に対応する信号と先の段階で検出
    され上記第2特性パラメータ記憶装置に記憶され
    ている信号とを上記信号比較手段によつて比較す
    ることによりこの二信号のうち上記第2特性パラ
    メータの上記所望の値に近い方の信号を検出し、 上記プログラム制御装置のプログラム制御によ
    るかかる測定および制御の段階を順次所定の範囲
    にわたつて進行せしめることによつて上記第2特
    性パラメータの値の上記所望の値よりの偏倚が実
    質的に最少の段階を検出し、さらに上記第1制御
    信号記憶装置は少なくともこの第2特性パラメー
    タの値の上記所望の値よりの偏倚が実質的に最少
    の段階において上記第1制御信号発生手段より発
    生された第1制御信号を記憶し、 上記第2特性パラメータの値の上記所望の値よ
    りの偏倚の実質的に最少の段階における上記第1
    制御信号記憶装置に記憶された上記第1制御信号
    により上記第2可変設定パラメータの値を設定す
    るとともに、上記第1特性パラメータ比較検出手
    段の比較出力信号に基づいた上記フイードバツク
    制御径路によつて上記第1可変設定パラメータの
    値を設定することにより、上記電子回路の上記第
    1特性パラメータと上記第2特性パラメータのそ
    れぞれの値を、それぞれ所望の値よりの偏倚が実
    質的に最少の状態にそれぞれ設定する様にしたこ
    とを特徴とする電子回路の自動調節方式。 2 特許請求の範囲第1項記載の電子回路の自動
    調節方式において、 第1可変インピーダンス手段のインピーダンス
    により上記第1可変設定パラメータの値が設定さ
    れ、 第2可変インピーダンス手段のインピーダンス
    により上記第2可変設定パラメータの値が設定さ
    れることを特徴とする電子回路の自動調節方式。
JP50119750A 1975-10-06 1975-10-06 Automatic control system for electronic circuits Granted JPS5244179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50119750A JPS5244179A (en) 1975-10-06 1975-10-06 Automatic control system for electronic circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50119750A JPS5244179A (en) 1975-10-06 1975-10-06 Automatic control system for electronic circuits

Publications (2)

Publication Number Publication Date
JPS5244179A JPS5244179A (en) 1977-04-06
JPS6237346B2 true JPS6237346B2 (ja) 1987-08-12

Family

ID=14769211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50119750A Granted JPS5244179A (en) 1975-10-06 1975-10-06 Automatic control system for electronic circuits

Country Status (1)

Country Link
JP (1) JPS5244179A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271288A (ja) * 1986-05-20 1987-11-25 Hitachi Maxell Ltd メモリカ−トリツジ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219790A (ja) * 1983-05-30 1984-12-11 日本電気株式会社 放電表示板の表示方式
JPH0814605B2 (ja) * 1984-12-24 1996-02-14 富士通株式会社 被調整ユニットの試験調整システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271288A (ja) * 1986-05-20 1987-11-25 Hitachi Maxell Ltd メモリカ−トリツジ

Also Published As

Publication number Publication date
JPS5244179A (en) 1977-04-06

Similar Documents

Publication Publication Date Title
US3919644A (en) Automatic antenna coupler utilizing system for measuring the real part of the complex impedance or admittance presented by an antenna or other network
JP3139305B2 (ja) 容量型加速度センサ
US5822687A (en) Method and apparatus for automatic tuning calibration of electrically tuned filters
CN101416381B (zh) 自校准混频器,包括该混频器的装置及自校准混频的方法
US5991609A (en) Low cost digital automatic alignment method and apparatus
US5045786A (en) Circuit for measuring a variable inductance connected in series with a fixed inductance
EP0142884B1 (en) Frequency-doubling circuit
JPS6237346B2 (ja)
JP2685748B2 (ja) 回路定数測定器
US4419623A (en) Reactance meter
US6696828B2 (en) Integrated circuit and lot selection system therefor
US2173231A (en) Measuring instrument
US12028034B2 (en) Accurate calibration of analog integrated-circuits continuous-time complex filters
CN211453930U (zh) 一种参数检测电路
US4267515A (en) Distortion factor meter circuit
JPH0619417B2 (ja) 高周波耐圧試験器
JPH0321047B2 (ja)
JP2514940B2 (ja) 映像中間周波信号処理回路
JPH03132105A (ja) 同調検出回路
US3786355A (en) Radio frequency resistance discriminator having dead zone output characteristic
US20060209987A1 (en) Receiver and its adjustment system and method
US3277378A (en) Automatic electrical control system having plural comparators and automatic disabling of coarse comparator
CA1295681C (en) Apparatus for measuring capacitance of a low value three-terminal capacitor with a resonance technique
US4906950A (en) Time-frequency multiplexing system for correcting output amplitude of a tuned circuit due to impedance drift
JP3048327B2 (ja) 高周波伝送線路における負荷弁別器