JPS6237567B2 - - Google Patents
Info
- Publication number
- JPS6237567B2 JPS6237567B2 JP16583581A JP16583581A JPS6237567B2 JP S6237567 B2 JPS6237567 B2 JP S6237567B2 JP 16583581 A JP16583581 A JP 16583581A JP 16583581 A JP16583581 A JP 16583581A JP S6237567 B2 JPS6237567 B2 JP S6237567B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parallel
- resistor
- connection point
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 description 8
- 230000002238 attenuated effect Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
本発明は、入力信号中の特定の周波数成分を除
去するノツチ特性のＱを一定の伝達比の基に調整
できるＣ―Ｒ能動型のノツチフイルタに関するも
のである。
去するノツチ特性のＱを一定の伝達比の基に調整
できるＣ―Ｒ能動型のノツチフイルタに関するも
のである。
第１図は、周知のこの種のCRの並列Ｔ型回路
を用いたノツチフイルタを示すものであり、出力
信号を抵抗器Ｒ１及びＲ２により分圧してバツフ
ア増幅器Ａ２を介して正帰還することによりノツ
チ特性のＱを設定でき、また分圧比を調整するこ
とにより伝達比を一定に保持したままでＱを調整
することが可能である。しかしながら、このノツ
チフイルタでは並列Ｔ型回路１の総容量が大き
く、ハイブリツドIC化して形状を小型化する場
合に不都合であり、コスト的にも問題であつた。
また、ノツチ周波数を２段階に切換えるために並
列Ｔ型回路１の抵抗値Ｒを切換える場合３個所に
直列抵抗器及びこれに並列のアナログスイツチを
追加する必要があるだけでなく、バツフア増幅器
Ａ１の入力インピーダンスは並列Ｔ型回路１の出
力インピーダンスに対して充分大きくしておかね
ばならないために、バツフア増幅器Ａ１の入力側
に追加されるアナログスイツチは、対応して高イ
ンピーダンスで駆動し得るものを使用せねばなら
なかつた。さらに、ノツチフイルタはしばしば帯
域フイルタと組合わせて使用する場合があり、例
えば生体信号の増幅回路にノツチフイルタをハム
除去用に使用するとステツプ応答が第２図の如く
振動的になるために第１図で点線で示すようにロ
ーパスフイルタを追加する必要があり、フイルタ
の小型化を増々困難にしていた。
を用いたノツチフイルタを示すものであり、出力
信号を抵抗器Ｒ１及びＲ２により分圧してバツフ
ア増幅器Ａ２を介して正帰還することによりノツ
チ特性のＱを設定でき、また分圧比を調整するこ
とにより伝達比を一定に保持したままでＱを調整
することが可能である。しかしながら、このノツ
チフイルタでは並列Ｔ型回路１の総容量が大き
く、ハイブリツドIC化して形状を小型化する場
合に不都合であり、コスト的にも問題であつた。
また、ノツチ周波数を２段階に切換えるために並
列Ｔ型回路１の抵抗値Ｒを切換える場合３個所に
直列抵抗器及びこれに並列のアナログスイツチを
追加する必要があるだけでなく、バツフア増幅器
Ａ１の入力インピーダンスは並列Ｔ型回路１の出
力インピーダンスに対して充分大きくしておかね
ばならないために、バツフア増幅器Ａ１の入力側
に追加されるアナログスイツチは、対応して高イ
ンピーダンスで駆動し得るものを使用せねばなら
なかつた。さらに、ノツチフイルタはしばしば帯
域フイルタと組合わせて使用する場合があり、例
えば生体信号の増幅回路にノツチフイルタをハム
除去用に使用するとステツプ応答が第２図の如く
振動的になるために第１図で点線で示すようにロ
ーパスフイルタを追加する必要があり、フイルタ
の小型化を増々困難にしていた。
よつて本発明は、より小型化することができ、
かつ安価な冒頭に述べた種類のノツチフイルタを
提供することを目的とする。そしてこの目的は、
本発明によれば前述の如く帯域フイルタとの併用
の有用性に観みて小型化・低コスト化のためにウ
イーンブリツジを利用し、さらにＱの調整による
伝達比の変化を回避するために帯域フイルタの減
衰量の範囲でＱ調整を行わせることにより解決す
る。
かつ安価な冒頭に述べた種類のノツチフイルタを
提供することを目的とする。そしてこの目的は、
本発明によれば前述の如く帯域フイルタとの併用
の有用性に観みて小型化・低コスト化のためにウ
イーンブリツジを利用し、さらにＱの調整による
伝達比の変化を回避するために帯域フイルタの減
衰量の範囲でＱ調整を行わせることにより解決す
る。
次に本発明を図示の実施例を基に説明する。
第３図において、抵抗器Ｒ１１及びコンデンサ
１１の直列回路と、コンデンサＣ１２及び抵抗器
Ｒ１２の並列回路と、抵抗器Ｒ１３から成る第１
の抵抗回路と、直並列の抵抗器Ｒ１４〜Ｒ１６か
ら成る第２の抵抗回路とが、それぞれを辺とする
ウイーンブリツジを構成し、抵抗器Ｒ１３及び直
列回路Ｒ１１，Ｃ１１の辺接続点が信号入力端子
とし、直列回路Ｒ１１，Ｃ１１及び並列回路Ｃ１
２，Ｒ１２の辺接続点が差動増幅器Ａ１１の−入
力端子にそして抵抗器Ｒ１３及び直並列の抵抗器
Ｒ４の自由端の辺接続点はその＋入力端子に接続
し、また並列回路Ｃ１２，Ｒ１２及び直並列の抵
抗器Ｒ１５の自由端の辺接続点には差動増幅器Ａ
１１の出力端子が接続している。また、直並列の
抵抗器Ｒ１４〜Ｒ１６のうち両並列抵抗器Ｒ１
５，Ｒ１６の自由端間には抵抗器Ｒ１７及びコン
デンサＣ１３より成る帯域フイルタとしてのロー
パスフイルタ及びバツフア増幅器Ａ１２が接続し
ている。そしてこれらの抵抗器Ｒ１５及びＲ１６
の自由端はそれぞれ増幅器Ａ１１，Ａ１２の出力
端で低インピーダンスにされ、したがつて直並列
の抗抗器Ｒ１４〜Ｒ１６の合成抵抗値が、ウイー
ンブリツジの前述の第２の抵抗回路の辺抵抗値と
なる。
１１の直列回路と、コンデンサＣ１２及び抵抗器
Ｒ１２の並列回路と、抵抗器Ｒ１３から成る第１
の抵抗回路と、直並列の抵抗器Ｒ１４〜Ｒ１６か
ら成る第２の抵抗回路とが、それぞれを辺とする
ウイーンブリツジを構成し、抵抗器Ｒ１３及び直
列回路Ｒ１１，Ｃ１１の辺接続点が信号入力端子
とし、直列回路Ｒ１１，Ｃ１１及び並列回路Ｃ１
２，Ｒ１２の辺接続点が差動増幅器Ａ１１の−入
力端子にそして抵抗器Ｒ１３及び直並列の抵抗器
Ｒ４の自由端の辺接続点はその＋入力端子に接続
し、また並列回路Ｃ１２，Ｒ１２及び直並列の抵
抗器Ｒ１５の自由端の辺接続点には差動増幅器Ａ
１１の出力端子が接続している。また、直並列の
抵抗器Ｒ１４〜Ｒ１６のうち両並列抵抗器Ｒ１
５，Ｒ１６の自由端間には抵抗器Ｒ１７及びコン
デンサＣ１３より成る帯域フイルタとしてのロー
パスフイルタ及びバツフア増幅器Ａ１２が接続し
ている。そしてこれらの抵抗器Ｒ１５及びＲ１６
の自由端はそれぞれ増幅器Ａ１１，Ａ１２の出力
端で低インピーダンスにされ、したがつて直並列
の抗抗器Ｒ１４〜Ｒ１６の合成抵抗値が、ウイー
ンブリツジの前述の第２の抵抗回路の辺抵抗値と
なる。
抵抗器Ｒ１１及びＲ１２の抵抗値をＲ、コンデ
ンサＣ１１及びＣ１２の容量をＣとすると、ウイ
ーンブリツジの平衡周波数即ちノツチ周波数f0＝
１／２πＣＲであり、また平衡条件を充たすために、抵 抗器Ｒ１３と直並列の抵抗器Ｒ１４〜Ｒ１６との
抵抗値の比は、ノツチ周波数f0に対して直列回路
Ｒ１１，Ｃ１１及び並列回路Ｒ１２，Ｃ１２の呈
するインピーダンスに対応して周知の如く２：１
に設定されている。また、ローパスフイルタＲ１
７，Ｃ１３のしや断周波数f1は、ノツチ周波数f0
の信号成分に減衰を与え得る周波数例えば、f1＝
f0/2に設定する。
ンサＣ１１及びＣ１２の容量をＣとすると、ウイ
ーンブリツジの平衡周波数即ちノツチ周波数f0＝
１／２πＣＲであり、また平衡条件を充たすために、抵 抗器Ｒ１３と直並列の抵抗器Ｒ１４〜Ｒ１６との
抵抗値の比は、ノツチ周波数f0に対して直列回路
Ｒ１１，Ｃ１１及び並列回路Ｒ１２，Ｃ１２の呈
するインピーダンスに対応して周知の如く２：１
に設定されている。また、ローパスフイルタＲ１
７，Ｃ１３のしや断周波数f1は、ノツチ周波数f0
の信号成分に減衰を与え得る周波数例えば、f1＝
f0/2に設定する。
以下、動作を第４図を参照して説明する。
入力信号が直流の場合、差動増幅器Ａ１１の出
力電圧はローパスフイルタＲ１７，Ｃ１３で減衰
すること無く抵抗器Ｒ１６に加わり、したがつて
出力電圧は分圧されること無くそのまま正帰還さ
れ、負帰還率も１であるために伝達比は１にな
る。入力信号の周波数が徐々に高くなりローパス
フイルタＲ１７，Ｃ１３で減衰が生じ始めると抵
抗器Ｒ１５及びＲ１６間に電圧降下が生じ、これ
らの分圧比に対応して正帰還電圧が減少するため
に差動増幅器Ａ１１の出力は徐々に減少し始め
る。即ち分圧器Ｒ１５，Ｒ１６の分圧比を変化さ
せると（直並列回路Ｒ１４〜Ｒ１６の合成抵抗値
は常に一定に保持する）、分圧比の小から大、つ
まりＱの小から大方向の変化に対して第４図、ａ
の如く変化し、分圧比が零の状態で周波数f1に対
して充分高い周波数では抵抗器Ｒ１３及び直並列
の抵抗器Ｒ１４〜Ｒ１６の合成抵抗（この場合Ｒ
１４が接地された状態になる）との比即ち２：１
に対応して伝達比は1/3になる。ローパスフイル
タＲ１７，Ｃ１３を経由したバツフア増幅器Ａ１
２の出力電圧の周波数応答は第４図、ｂに示すよ
うに低域が減衰する。この間入力信号の周波数が
ノツチ周波数f0に近ずくと、差動入力は零に近ず
き、ノツチ周波数f0では同相・零入力となり、差
動増幅器Ａ１１の出力電圧はデイツプ状に変化す
る。そしてこの周波数f0の領域ではローパスフイ
ルタＲ１７，Ｃ１３で減衰が与えられているため
に抵抗器Ｒ１５，Ｒ１６による分圧比の調整即ち
正帰還率の調整によりＱの調整が可能になる。つ
まり、分圧比が大きくなる程、ノツチ周波数f0の
両側のレベルが上昇するために高いＱが得られ
る。かくして、通過帯域の伝達比を１にしたまま
で、抵抗器Ｒ１４〜Ｒ１６の設定によりノツチ特
性のＱ調整が可能になる。
力電圧はローパスフイルタＲ１７，Ｃ１３で減衰
すること無く抵抗器Ｒ１６に加わり、したがつて
出力電圧は分圧されること無くそのまま正帰還さ
れ、負帰還率も１であるために伝達比は１にな
る。入力信号の周波数が徐々に高くなりローパス
フイルタＲ１７，Ｃ１３で減衰が生じ始めると抵
抗器Ｒ１５及びＲ１６間に電圧降下が生じ、これ
らの分圧比に対応して正帰還電圧が減少するため
に差動増幅器Ａ１１の出力は徐々に減少し始め
る。即ち分圧器Ｒ１５，Ｒ１６の分圧比を変化さ
せると（直並列回路Ｒ１４〜Ｒ１６の合成抵抗値
は常に一定に保持する）、分圧比の小から大、つ
まりＱの小から大方向の変化に対して第４図、ａ
の如く変化し、分圧比が零の状態で周波数f1に対
して充分高い周波数では抵抗器Ｒ１３及び直並列
の抵抗器Ｒ１４〜Ｒ１６の合成抵抗（この場合Ｒ
１４が接地された状態になる）との比即ち２：１
に対応して伝達比は1/3になる。ローパスフイル
タＲ１７，Ｃ１３を経由したバツフア増幅器Ａ１
２の出力電圧の周波数応答は第４図、ｂに示すよ
うに低域が減衰する。この間入力信号の周波数が
ノツチ周波数f0に近ずくと、差動入力は零に近ず
き、ノツチ周波数f0では同相・零入力となり、差
動増幅器Ａ１１の出力電圧はデイツプ状に変化す
る。そしてこの周波数f0の領域ではローパスフイ
ルタＲ１７，Ｃ１３で減衰が与えられているため
に抵抗器Ｒ１５，Ｒ１６による分圧比の調整即ち
正帰還率の調整によりＱの調整が可能になる。つ
まり、分圧比が大きくなる程、ノツチ周波数f0の
両側のレベルが上昇するために高いＱが得られ
る。かくして、通過帯域の伝達比を１にしたまま
で、抵抗器Ｒ１４〜Ｒ１６の設定によりノツチ特
性のＱ調整が可能になる。
例えば、第３図のノツチフイルタを心電計に利
用する場合、伝達率比を一定にしたまま50及び60
Hzの両周波数のハムを所望のレベルで除去するよ
うなＱの設定が可能になり、この際高域が減衰す
ることにより第２図に示すようなステツプ応答の
振動も無くなり、ST波の歪みに起因する誤診も
なくなる。同様な特性が、第１図のノツチフイル
タにおいて点線で示すローパスフイルタを追加す
ることにより得られるが、本発明によればノツチ
フイルタ自身のCR素子の数が2/3になり、特に増
幅器の直流入力抵抗値を同一にした場合容量を全
体で1/4にでき、またバツフア増幅器Ａ２は不要
になる。
用する場合、伝達率比を一定にしたまま50及び60
Hzの両周波数のハムを所望のレベルで除去するよ
うなＱの設定が可能になり、この際高域が減衰す
ることにより第２図に示すようなステツプ応答の
振動も無くなり、ST波の歪みに起因する誤診も
なくなる。同様な特性が、第１図のノツチフイル
タにおいて点線で示すローパスフイルタを追加す
ることにより得られるが、本発明によればノツチ
フイルタ自身のCR素子の数が2/3になり、特に増
幅器の直流入力抵抗値を同一にした場合容量を全
体で1/4にでき、またバツフア増幅器Ａ２は不要
になる。
尚、場合によつては直並列回路Ｒ１４〜Ｒ１６
のうち、直列の抵抗器Ｒ１４は廃止し、並列の抵
抗器Ｒ１５及びＲ１６による分圧器のみで辺抵抗
を形成させることも可能である。ノツチ周波数を
例えば50及び60Hz間で切換える場合、第５図に示
す如く追加の抵抗器Ｒ１１′及びＲ１２′に並列の
２個のアナログスイツチＳ１１及びＳ１２をそれ
ぞれ低インピーダンス点に接続することができ
る。Ｑを任意に調整可能にするには、第６図に示
すように前述の第２の抵抗回路を抵抗器Ｒ２１、
バツフア増幅器Ａ２１及び並列抵抗として機能す
る可変抵抗器RV２１より構成し、可変抵抗器RV
２１の分圧電圧を低インピーダンスで抵抗器Ｒ２
１を通して正帰還させる。
のうち、直列の抵抗器Ｒ１４は廃止し、並列の抵
抗器Ｒ１５及びＲ１６による分圧器のみで辺抵抗
を形成させることも可能である。ノツチ周波数を
例えば50及び60Hz間で切換える場合、第５図に示
す如く追加の抵抗器Ｒ１１′及びＲ１２′に並列の
２個のアナログスイツチＳ１１及びＳ１２をそれ
ぞれ低インピーダンス点に接続することができ
る。Ｑを任意に調整可能にするには、第６図に示
すように前述の第２の抵抗回路を抵抗器Ｒ２１、
バツフア増幅器Ａ２１及び並列抵抗として機能す
る可変抵抗器RV２１より構成し、可変抵抗器RV
２１の分圧電圧を低インピーダンスで抵抗器Ｒ２
１を通して正帰還させる。
第７図は帯域フイルタの通過帯域を高域にする
ために、第３図においてローパスフイルタＲ１
７，Ｃ１３をハイパスフイルタＲ３１，Ｃ３１で
置換したものである。この場合低域ではバツフア
増幅器Ａ１２の出力電圧が減衰するためにしや断
周波数f1がノツチ周波数f0よりも高く、例えば２
倍に設定されていると、第８図に示すようにバツ
フア増幅器Ａ１２の出力端では高域の通過帯域に
おける伝達比が一定で、かつＱの調整され得る応
答特性が得られる。
ために、第３図においてローパスフイルタＲ１
７，Ｃ１３をハイパスフイルタＲ３１，Ｃ３１で
置換したものである。この場合低域ではバツフア
増幅器Ａ１２の出力電圧が減衰するためにしや断
周波数f1がノツチ周波数f0よりも高く、例えば２
倍に設定されていると、第８図に示すようにバツ
フア増幅器Ａ１２の出力端では高域の通過帯域に
おける伝達比が一定で、かつＱの調整され得る応
答特性が得られる。
尚、本発明によるウイーンブリツジ回路は、コ
ンデンサ及び抵抗器の直列回路及び並列回路を相
互に入れ替えるようにして構成することもでき、
この場合、第３図について説明すればこれらの辺
接続点を差動増幅器Ａ１１の＋入力端子に接続
し、抵抗器Ｒ１３及び直並列の抵抗器Ｒ１４〜Ｒ
１６の抵抗値の比も逆にしてこれらの辺接続点を
−入力端子に接続する。抵抗器Ｒ１１，Ｒ１２及
びコンデンサＣ１１，１２はそれぞれ異つた値に
してこれらにより定まる平衡状態でのインピーダ
ンス比に他の２辺の抵抗比を設定することもでき
る。
ンデンサ及び抵抗器の直列回路及び並列回路を相
互に入れ替えるようにして構成することもでき、
この場合、第３図について説明すればこれらの辺
接続点を差動増幅器Ａ１１の＋入力端子に接続
し、抵抗器Ｒ１３及び直並列の抵抗器Ｒ１４〜Ｒ
１６の抵抗値の比も逆にしてこれらの辺接続点を
−入力端子に接続する。抵抗器Ｒ１１，Ｒ１２及
びコンデンサＣ１１，１２はそれぞれ異つた値に
してこれらにより定まる平衡状態でのインピーダ
ンス比に他の２辺の抵抗比を設定することもでき
る。
以上の説明から明らかなように、ウイーンブリ
ツジへ平衡状態で差動出力が零になるように差動
増幅器を接続し、これに帯域フイルタを後続さ
せ、差動出力と帯域フイルタ出力との差電圧を分
圧帰還させることによりその分圧比に応じたＱ調
整が可能になり、この際通過帯域の信号に対する
伝達比は一定にできる。そして帯域フイルタの出
力端では帯域通過及びノツチ特性を備えた伝達特
性が得られ、差動増幅器の出力端にはノツチ特性
に近い伝達特性が得られる。しかも、ノツチフイ
ルタのCR素子の必要な部品数が少く、総容量も
小さくなるため帯域通過特性との複合化にも拘わ
らずハイブリツドIC化が、低コスト・小型で実
現可能となる。ノツチ周波数の切換えも通常の安
価なアナログスイツチで行うことができるように
なる。
ツジへ平衡状態で差動出力が零になるように差動
増幅器を接続し、これに帯域フイルタを後続さ
せ、差動出力と帯域フイルタ出力との差電圧を分
圧帰還させることによりその分圧比に応じたＱ調
整が可能になり、この際通過帯域の信号に対する
伝達比は一定にできる。そして帯域フイルタの出
力端では帯域通過及びノツチ特性を備えた伝達特
性が得られ、差動増幅器の出力端にはノツチ特性
に近い伝達特性が得られる。しかも、ノツチフイ
ルタのCR素子の必要な部品数が少く、総容量も
小さくなるため帯域通過特性との複合化にも拘わ
らずハイブリツドIC化が、低コスト・小型で実
現可能となる。ノツチ周波数の切換えも通常の安
価なアナログスイツチで行うことができるように
なる。
第１図は周知の並列Ｔ型のノツチフイルタ、第
２図はそのステツプ応答波形、第３図は本発明の
ウイーンブリツジ型のノツチフイルタ例、第４図
は第３図によるノツチフイルタの周波数応答特
性、第５図、第６図及び第７図は第３図によるノ
ツチフイルタの変形例並びに第８図は第７図によ
るノツチフイルタの周波数応答特性を示す。
２図はそのステツプ応答波形、第３図は本発明の
ウイーンブリツジ型のノツチフイルタ例、第４図
は第３図によるノツチフイルタの周波数応答特
性、第５図、第６図及び第７図は第３図によるノ
ツチフイルタの変形例並びに第８図は第７図によ
るノツチフイルタの周波数応答特性を示す。
Claims (1)
- １ コンデンサ及び抵抗器の直列回路と、コンデ
ンサ及び抵抗器の並列回路と、第１の抵抗回路
と、第２の抵抗回路とを４辺とするウイーンブリ
ツジを構成し、前記直列回路及び前記並列回路の
第１の辺接続点と、前記第１及び第２の抵抗回路
の第２の辺接続点とを差動増幅器の入力端子へ差
動的に接続し、前記直列回路又は前記並列回路と
前記第１の抵抗回路との第３の辺接続点を入力端
子とし、前記並列回路又は前記直列回路と前記第
２の抵抗回路との第４の辺接続点に前記差動増幅
器の出力端子を接続し、前記第４の辺接続点には
前記ウイーンブリツジの平衡周波数の信号に対し
ても減衰を与える帯域フイルタを後続させ、前記
第２の抵抗回路は前記帯域フイルタの出力電圧を
前記第２の辺接続点へ正帰還させる抵抗器を含ん
で形成されていることを特徴とするノツチフイル
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16583581A JPS5868316A (ja) | 1981-10-19 | 1981-10-19 | ノツチフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16583581A JPS5868316A (ja) | 1981-10-19 | 1981-10-19 | ノツチフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868316A JPS5868316A (ja) | 1983-04-23 |
| JPS6237567B2 true JPS6237567B2 (ja) | 1987-08-13 |
Family
ID=15819900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16583581A Granted JPS5868316A (ja) | 1981-10-19 | 1981-10-19 | ノツチフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868316A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0820905B2 (ja) * | 1988-03-10 | 1996-03-04 | 富士通株式会社 | サーボ位置決め装置 |
-
1981
- 1981-10-19 JP JP16583581A patent/JPS5868316A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5868316A (ja) | 1983-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006810A (en) | Second order active filters | |
| JPS5811124B2 (ja) | 周波数特性調整回路 | |
| US4275357A (en) | Active filter | |
| EP0270192A2 (en) | Filter | |
| US5264805A (en) | Amplifier for limiter | |
| US3983504A (en) | Active filter | |
| JPS6237567B2 (ja) | ||
| JP2509165B2 (ja) | オ−ルパスフイルタ | |
| US3955150A (en) | Active-R filter | |
| US4994693A (en) | Second order active filters | |
| JP3308352B2 (ja) | 可変遅延回路 | |
| EP0049997A2 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JP3225260B2 (ja) | フィルタ回路 | |
| JPS6117369B2 (ja) | ||
| US6803812B2 (en) | Active filter | |
| JPS6177408A (ja) | 有極形ロ−パスフイルタ | |
| SU1187241A1 (ru) | Активный @ -фильтр нижних частот | |
| EP1003285B1 (en) | Loudness device | |
| JP3208301B2 (ja) | 遅延回路 | |
| JPS58172009A (ja) | 能動フイルタ | |
| JPH0246107Y2 (ja) | ||
| JP3148458B2 (ja) | アクティブフィルタ | |
| JPH03247110A (ja) | ４素子ラダー型フイルタ | |
| JPS61265912A (ja) | ラウドネス機能を有する電子ボリユ−ム | |
| JPS59107622A (ja) | 可変アクテイブフイルタ |