JPS623756Y2 - - Google Patents
Info
- Publication number
- JPS623756Y2 JPS623756Y2 JP16360978U JP16360978U JPS623756Y2 JP S623756 Y2 JPS623756 Y2 JP S623756Y2 JP 16360978 U JP16360978 U JP 16360978U JP 16360978 U JP16360978 U JP 16360978U JP S623756 Y2 JPS623756 Y2 JP S623756Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- input
- display section
- block
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【考案の詳細な説明】
本考案は表示に必要な入出力ポートの数を減じた
セグメント点灯回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a segment lighting circuit that reduces the number of input/output ports required for display.
時刻と曜日を表示するマイクロプロセツサ用の
表示パネル1は、各表示セグメント毎に入力端子
を設けることなく、曜日表示に対応する7ブロツ
クを指定するブロツク指定端子b1〜b7と、数
字表示用の7端子a1〜a7、曜日表示用の7端
子a8〜a14、スペーサ表示用の端子a15、
午前・午後表示用の2端子a16,a17、電源
投入表示用の端子a18より成るセグメント入力
端子a1〜a18を設け、各端子に信号を選択的
に信号入力せしめてブロツク毎に所定周期で表示
セグメントを高速点灯せしめている。以下従来の
表示パネル点灯回路に付いて第1図に従い説明す
る。マイクロプロセツサ2は入力ポートI出力ポ
ートO入出力ポートIOを設けており、表示に際
しては出力ポートOと入出力ポートIOを利用し
て、セグメント入力端子a1〜a18には8ビツ
トの表示データを導出する出力ポートを、またブ
ロツク指定端子b1〜b7にはタイミングパルス
を導出する入出力ポートを、図示の如く接続して
いる。即ち数字表示用の7端子a1〜a7と7個
の出力ポートO1〜O7を接続し、残る出力ポー
トO8を曜日表示用の7端子a8〜a14に共通
接続して、残るセグメント入力端子a15〜a1
8は前述の7個の出力ポート内の4個の出力ポー
トO5〜O8に別々に接続している。よつて斯る
従来回路の表示に際しては、入出力ポートIO1
〜IO7より周期的に順次導出されるタイミング
パルスに同期して出力ポートO1〜O8より表示
データを各セグメント信号入力端子a1〜a18
に入力することにより、各ブロツク毎に表示を完
成し乍ら点灯を周期的に行なつており、従来回路
は時刻表示のために7個もの入出力ポートを必要
としている。よつて番組予約制御を為す場合に、
制御出力の数に制限を受けるばかりか、点灯期間
も1/7と制限されるため表示光量が少なくなる。 The display panel 1 for a microprocessor that displays the time and day of the week does not require input terminals for each display segment, but has block designation terminals b1 to b7 that designate seven blocks corresponding to the day of the week display, and one for displaying numbers. 7 terminals a1 to a7, 7 terminals a8 to a14 for day of the week display, terminal a15 for spacer display,
Segment input terminals a1 to a18 consisting of two terminals a16 and a17 for AM/PM display and a terminal a18 for power-on display are provided, and signals are selectively input to each terminal to display segments at a predetermined period for each block. lights up at high speed. A conventional display panel lighting circuit will be explained below with reference to FIG. The microprocessor 2 is equipped with an input port I, an output port O, an input/output port IO, and when displaying, the output port O and the input/output port IO are used to input 8-bit display data to the segment input terminals a1 to a18. The input/output ports for deriving timing pulses are connected to the block designation terminals b1 to b7 as shown in the figure. That is, the 7 terminals a1 to a7 for number display are connected to the 7 output ports O1 to O7, the remaining output port O8 is commonly connected to the 7 terminals a8 to a14 for day of the week display, and the remaining segment input terminals a15 to a1
8 are separately connected to four output ports O5 to O8 among the seven output ports described above. Therefore, when displaying such a conventional circuit, input/output port IO1
~The display data is transmitted from the output ports O1 to O8 to each segment signal input terminal a1 to a18 in synchronization with the timing pulses periodically and sequentially derived from IO7.
The conventional circuit requires as many as seven input/output ports for displaying time. Therefore, when controlling program reservations,
Not only is the number of control outputs limited, but the lighting period is also limited to 1/7, which reduces the amount of display light.
よつて本考案は、上述の点に鑑み、表示のため
の入出力ポートの数を削減し残る入出力ポートに
よる制御の多様化を可能にしたセグメント点灯表
示回路を提供せんとするものである。 Therefore, in view of the above-mentioned points, the present invention aims to provide a segment lighting display circuit that reduces the number of input/output ports for display and allows diversification of control using the remaining input/output ports.
以下本考案を図示せる一実施例に従い説明す
る。 The present invention will be described below with reference to an illustrative embodiment.
本実施例は、第2図にも図示せる如く、表示デ
ータの少ない第1ブロツク、第2ブロツク、及び
第5ブロツクの各ブロツク端子b1,b2,b3
を共通の入出力ポートIO1に接続して前述の三
ブロツクを同一タイミングで表示することにより
入出力ポートを2個減じたことを特徴とするもの
である。そのため本実施例では、第1ブロツクの
日曜表示用の端子a14と電源投入表示用の端子
a18第2ブロツクの月曜表示用の端子a13と
午前・午後表示用の端子a16,a17、第5ブ
ロツクの木曜表示用の端子a10とスペーサ表示
用の端子a15をそれぞれ7個の出力ポートO1
〜O7に別々に接続している。従つて理論的に
は、7個のセグメント信号入力端子a14,a1
8,a13,a16,a17,a10及びa15
に入力する表示データを同一タイミングで発する
ようにプログラムを変更すれば足る。 In this embodiment, as shown in FIG.
is connected to a common input/output port IO1 and the three blocks mentioned above are displayed at the same timing, thereby reducing the number of input/output ports by two. Therefore, in this embodiment, the first block has a terminal a14 for Sunday display, a terminal a13 for power-on display, a terminal a13 for Monday display of the second block, terminals a16 and a17 for AM/PM display, and terminals a16 and a17 for AM/PM display of the fifth block. Terminal a10 for Thursday display and terminal a15 for spacer display are each connected to seven output ports O1.
~ Separately connected to O7. Therefore, theoretically, seven segment signal input terminals a14, a1
8, a13, a16, a17, a10 and a15
It is sufficient to change the program so that the display data that is input to the computer is output at the same timing.
しかし乍らPLA(プログラマブル・ロジツ
ク・アレイ)を利用する4ビツトのマイクロプロ
セツサは、固定された表示データを通常24通り
しか導出できない。従つて8ビツトの表示データ
を自由に組み合わせて導出することは困難とな
る。 However, a 4-bit microprocessor using a PLA (programmable logic array) can normally derive fixed display data in only 24 ways. Therefore, it is difficult to freely combine and derive 8-bit display data.
そこで本実施例では特殊な文字〔“E”(エラー
操作の略)や“P”(ポジシヨンの略)等〕や数
字を7ビツトの固定した表示データとしてROM
内に記憶しておき他の表示は斯る表示データの各
ビツト出力を流用する代りに、曜日の表示をタイ
ミング的に分離して表示することによりPLAを
有効に利用している。そのため表示に際しては入
出力ポートの出力と出力ポートの出力の組み合わ
せにより曜日の表示が先に為され、その後残され
たセグメントの表示が入出力ポートより導出され
るタイミングパルスに従つて順次為される。 Therefore, in this embodiment, special characters [such as "E" (abbreviation for error operation) and "P" (abbreviation for position)] and numbers are stored in the ROM as fixed 7-bit display data.
Instead of storing each bit of the display data internally and reusing each bit output of the display data for other displays, the PLA is effectively utilized by displaying the day of the week separately in terms of timing. Therefore, when displaying, the day of the week is first displayed by combining the outputs of the input/output ports and the outputs of the output ports, and then the remaining segments are displayed sequentially according to the timing pulses derived from the input/output ports. .
よつて本実施例によれば、点灯期間は1/6とな
るが、表示に要する入出力ポートの数は2個削減
でき、残る入出力ポートによつて、電源のON・
OFF制御出力チヤンネル変更時のミユーテイン
グの制御出力、チヤンネルポジシヨンをリセツト
するためのイニシヤライザ制御出力、チヤンネル
ポジシヨン設定のためのシフトパルス制御出力、
警報ブザー駆動のためのブザー制御出力を独立的
に導出し、残る入出力ポートO10より刻時のた
めの交流電圧を入力している。 Therefore, according to this embodiment, the lighting period is reduced to 1/6, but the number of input/output ports required for display can be reduced by two, and the remaining input/output ports can be used to turn on/off the power.
OFF control output Muting control output when changing channels, initializer control output for resetting channel position, shift pulse control output for setting channel position,
A buzzer control output for driving an alarm buzzer is independently derived, and an AC voltage for clocking is inputted from the remaining input/output port O10.
よつて本考案によれば、表示のための入出力ポ
ートを削減したため制御の多様化が可能になりそ
の効果は大である。 Therefore, according to the present invention, since the number of input/output ports for display is reduced, control can be diversified, and the effect is great.
第1図は従来の回路接続第2図は本考案の一実
施回路例をそれぞれ示す。
主な図番の説明、O1〜O8……出力ポート、
IO1〜IO10……入出力ポート、a1〜a18
……セグメント信号入力端子、b1〜b7……ブ
ロツク指定端子。
FIG. 1 shows a conventional circuit connection, and FIG. 2 shows an example of a circuit according to the present invention. Explanation of main drawing numbers, O1 to O8...output ports,
IO1~IO10...Input/output port, a1~a18
...Segment signal input terminal, b1 to b7...Block designation terminal.
Claims (1)
と分の表示を区切るスペース表示部、及び午前・
午後表示部を曜日表示部に対応せしめて7ブロツ
クに配列し、該ブロツクに対応するブロツク指定
端子に周期的にタイミングパルスを入力して該タ
イミングパルスに同期して各ブロツクを点灯表示
せしめる表示パネルと、該表示パネルを点灯制御
するマイクロプロセツサと、前記表示パネルの表
示セグメント信号入力端子と前記マイクロプロセ
ツサの出力ポートを、また前記表示パネルのブロ
ツク指定端子と前記マイクロプロセツサの入出力
ポートをそれぞれ接続した接続回路とを、配する
表示回路に於て、数字表示部を含まない表示ブロ
ツクのブロツク指定端子を共通の出力ポートに接
続せしめたことを特徴とするセグメント点灯回
路。 A numeric display section that displays hours and minutes using at least four digits, a space display section that separates the hour and minute display, and an AM/minute display section.
A display panel in which the afternoon display section is arranged in seven blocks in correspondence with the day of the week display section, and a timing pulse is periodically input to the block designation terminal corresponding to the block, and each block is displayed by lighting in synchronization with the timing pulse. and a microprocessor that controls lighting of the display panel, a display segment signal input terminal of the display panel and an output port of the microprocessor, and a block designation terminal of the display panel and an input/output port of the microprocessor. A segment lighting circuit characterized in that the block designation terminals of display blocks that do not include a numeric display section are connected to a common output port in a display circuit in which a connection circuit is connected to each segment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16360978U JPS623756Y2 (en) | 1978-11-27 | 1978-11-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16360978U JPS623756Y2 (en) | 1978-11-27 | 1978-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5578991U JPS5578991U (en) | 1980-05-30 |
| JPS623756Y2 true JPS623756Y2 (en) | 1987-01-28 |
Family
ID=29160400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16360978U Expired JPS623756Y2 (en) | 1978-11-27 | 1978-11-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS623756Y2 (en) |
-
1978
- 1978-11-27 JP JP16360978U patent/JPS623756Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5578991U (en) | 1980-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4355380A (en) | Electronic timepiece with auxiliary digital display | |
| JPS6366486A (en) | Compound display type electronic timepiece | |
| US4121415A (en) | Hybrid horological display using time modulation | |
| US4033108A (en) | Automatic cut-off setting system for LED display in a solid-state watch | |
| US3762152A (en) | Reset system for digital electronic timepiece | |
| US3889458A (en) | Electronic clock devices | |
| US4081953A (en) | Hybrid horological display using space modulation | |
| JPS6037437B2 (en) | calendar display device | |
| US4310909A (en) | Analog electronic timepiece | |
| JPS6018958B2 (en) | Electronic clock with alarm | |
| JPH0330929Y2 (en) | ||
| US7286445B2 (en) | Unified digital time displays | |
| JPS6117425Y2 (en) | ||
| JPS5937479B2 (en) | clock with calendar | |
| JPS6111674Y2 (en) | ||
| JPS625677Y2 (en) | ||
| JPS5926312Y2 (en) | digital display electronic clock | |
| JPS58141888U (en) | All-electronic clock | |
| JPS6260675B2 (en) | ||
| JPS5919312B2 (en) | How to display 1/10 second on an electronic clock | |
| JPS5849283U (en) | Composite electronic clock | |
| JPS625675Y2 (en) | ||
| JPS5818637B2 (en) | Digital Hiyoji Denshi Kei | |
| JPS615489U (en) | Analog electronic clock with world time | |
| JPS6217756Y2 (en) |