JPS6238060A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS6238060A JPS6238060A JP60177175A JP17717585A JPS6238060A JP S6238060 A JPS6238060 A JP S6238060A JP 60177175 A JP60177175 A JP 60177175A JP 17717585 A JP17717585 A JP 17717585A JP S6238060 A JPS6238060 A JP S6238060A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- protocol
- hierarchy
- task
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、通信制御装置、より詳細には、プロトコル階
層構造を有する通信を実行・制御する通信制御装置に関
する。
層構造を有する通信を実行・制御する通信制御装置に関
する。
従来の技術
近年、任意の計算機相互間、あるいは計算機と端末間で
の通信（コンピュータネットワーク）の円滑かつ確実化
を図る目的で、通信回線の制御レベルカラ、ユーザプロ
グラムの制御に関するものまで種々のレベル及び種類の
通信規約（プロトコル）が、各システムで必要とする機
能に応じて作成され、その標準化が推進されている。
の通信（コンピュータネットワーク）の円滑かつ確実化
を図る目的で、通信回線の制御レベルカラ、ユーザプロ
グラムの制御に関するものまで種々のレベル及び種類の
通信規約（プロトコル）が、各システムで必要とする機
能に応じて作成され、その標準化が推進されている。
特に、データ通信の分野においては、そのプロトコルは
、１３０（国際標章化機構）のＢａ５ｉｃＲｅｆｅｒｅ
ｎｃｅ Ｍｏｄｅｌに基づく７階層のネットワークアー
キテクチュアによって標準化が推進されている。
、１３０（国際標章化機構）のＢａ５ｉｃＲｅｆｅｒｅ
ｎｃｅ Ｍｏｄｅｌに基づく７階層のネットワークアー
キテクチュアによって標準化が推進されている。
この７階層のプロトコルは、物理回線に近い機能から応
用プログラム（アプリケーションプログラム）の通信機
能に至るまでが、７階層に分類・整理され、これら各層
にそれぞれの機能の定義が付与されたものである。
用プログラム（アプリケーションプログラム）の通信機
能に至るまでが、７階層に分類・整理され、これら各層
にそれぞれの機能の定義が付与されたものである。
斯かる機能の定義が付与された各層をレイヤといい、前
記７階層プロトコルは、７段階のレイヤ層から構成され
ている。
記７階層プロトコルは、７段階のレイヤ層から構成され
ている。
この各レイヤ層の実行は、概して回線の速度の遅い通信
網（例えば９．ｓ ｋｂｐｓ〜６４ ｋｂｐｓ ） Ｋ
て動作する場合が従来は大多数であった。
網（例えば９．ｓ ｋｂｐｓ〜６４ ｋｂｐｓ ） Ｋ
て動作する場合が従来は大多数であった。
発明が解決しようとする問題点
しかしながら、最近、ＬＡＮ（ローカル・エリア・ネッ
トワーク）に代表されるように、従来の回線速度のｉｏ
’〜１０’倍もの高速な回線が使用さね、るようになり
、例えば電子計算機のファイルやファクシミリイメージ
などの大容量データを高速転送するという要求を満たす
に十分な回線速度が達成されるようにな−〕た。
トワーク）に代表されるように、従来の回線速度のｉｏ
’〜１０’倍もの高速な回線が使用さね、るようになり
、例えば電子計算機のファイルやファクシミリイメージ
などの大容量データを高速転送するという要求を満たす
に十分な回線速度が達成されるようにな−〕た。
ところが、現状の通信制御装置についてみると、当該袋
Ｈにおいて、 １、プロトコル実行全汎用ＣＰＵに頼っていること。
Ｈにおいて、 １、プロトコル実行全汎用ＣＰＵに頼っていること。
２、通信データがシステムバスを流れるため、バスを専
有してしまい、プロトコルデータの流れを阻害すること
などに起因して、ａ記７階層プロトコルを実行するだめ
のオーバヘッドタイムが大きくなり、通信データの回線
上の実転送時間に比］咬してプロトコル処理に要する時
間が多大となり、これが問題であった。
有してしまい、プロトコルデータの流れを阻害すること
などに起因して、ａ記７階層プロトコルを実行するだめ
のオーバヘッドタイムが大きくなり、通信データの回線
上の実転送時間に比］咬してプロトコル処理に要する時
間が多大となり、これが問題であった。
そこで、本発明は、上述の問題点に鑑みなされたもので
、プロトコルの処理オーバヘッドを削減して高速処理を
可能とした通信制御装置を提供することを目的としてい
る。
、プロトコルの処理オーバヘッドを削減して高速処理を
可能とした通信制御装置を提供することを目的としてい
る。
問題点を解決するだめの手段
前記の目的を達成するため、本発明の通信制御装置は、
プロトコルの各レイヤに一対一で対応し、互いに並行動
作可能な各レイヤ実行部を備えたととを特徴とする。
プロトコルの各レイヤに一対一で対応し、互いに並行動
作可能な各レイヤ実行部を備えたととを特徴とする。
作用
各レイーヤの負荷に応じて高速処理の可能なレイヤ実行
部を配設することができ、がっ、当該レイヤ実行部の処
理能力は他のレイヤ実行部の処理能力に無関係に決定で
きる。
部を配設することができ、がっ、当該レイヤ実行部の処
理能力は他のレイヤ実行部の処理能力に無関係に決定で
きる。
加えて、高速処理の可能な各レイヤ実行部のデータは、
制御ＣＰＵのシステムバスを流れることなく、レイヤ実
行部専用経路を流れるようになっている。
制御ＣＰＵのシステムバスを流れることなく、レイヤ実
行部専用経路を流れるようになっている。
斯様なことから、プロトコルを実行するためのオーバヘ
ッドタイムが短縮され、プロトコルの処理オーバヘッド
の削減が可能となる。
ッドタイムが短縮され、プロトコルの処理オーバヘッド
の削減が可能となる。
実施例
以下、本発明の通信制御装置の実施例を図面を参照しな
がら説明する。
がら説明する。
ところで、プロトコルは、前述したように複数個のレイ
ヤが階層構造になって構成されていることから、各階層
毎のレイヤ実行部もまた階層構造をなしている。
ヤが階層構造になって構成されていることから、各階層
毎のレイヤ実行部もまた階層構造をなしている。
そこで、先ず、この階層構造のレイヤ実行部について、
その共通した基本的性能を以下に列記する０ １、各階層のレイヤ実行部のデータの流れは、各々隣接
する上下（図面上では左右）１階層のレイヤ実行部との
受渡しに限定される。
その共通した基本的性能を以下に列記する０ １、各階層のレイヤ実行部のデータの流れは、各々隣接
する上下（図面上では左右）１階層のレイヤ実行部との
受渡しに限定される。
２、各階層のレイヤ実行部は、それぞれ上下両階層のレ
イヤ実行部からのデータの到着か、あるいはレイヤ実行
部の内部で例えばタイマ等により発生したイベントによ
って動作を開始するため、各階層のレイヤ実行部をイベ
ントドリブンの独立エレメントとして位置づけることが
できるＯ ３、各階層のレイヤ実行部を流れるデータは、ヘッダ部
分を除いては、同一であるものが多い。
イヤ実行部からのデータの到着か、あるいはレイヤ実行
部の内部で例えばタイマ等により発生したイベントによ
って動作を開始するため、各階層のレイヤ実行部をイベ
ントドリブンの独立エレメントとして位置づけることが
できるＯ ３、各階層のレイヤ実行部を流れるデータは、ヘッダ部
分を除いては、同一であるものが多い。
以上の点を考慮に入れ以下順次第１図より説明を続ける
。
。
第１図は、ソフトウェア的なインプリメンテ−シランに
よる通信制御装置のソフトウェア構造とレイヤ実行部の
データの流れを示すブロック図で、各階層のレイヤ実行
部を、リアルタイムマルチタスクＯＳコア１の下でのタ
スク２として実現したものである。尚、ここに、ＯＳコ
アとは、オペレーティング・システムを構成するソフト
ウェアのうち、マシンに依存する既知の部分である。
よる通信制御装置のソフトウェア構造とレイヤ実行部の
データの流れを示すブロック図で、各階層のレイヤ実行
部を、リアルタイムマルチタスクＯＳコア１の下でのタ
スク２として実現したものである。尚、ここに、ＯＳコ
アとは、オペレーティング・システムを構成するソフト
ウェアのうち、マシンに依存する既知の部分である。
この実施例では、各階層のレイヤ実行部の独立性を、イ
ベントの発注又は受付は可能なタスクの独立性で実現し
、各階層のレイヤ実行部（レイヤタスク２）の並行動作
をマルチタスクＯＳコア１の並行動作によって実現する
ことで、プロトコルを実行している。
ベントの発注又は受付は可能なタスクの独立性で実現し
、各階層のレイヤ実行部（レイヤタスク２）の並行動作
をマルチタスクＯＳコア１の並行動作によって実現する
ことで、プロトコルを実行している。
尚、各レイヤタスク２動作用のデータは、レイヤタスク
２の共有のバッファ３に格納され、隣接タスク間のデー
タの授受は、データの存在するアドレス渡しによって実
行される。
２の共有のバッファ３に格納され、隣接タスク間のデー
タの授受は、データの存在するアドレス渡しによって実
行される。
尚、第１図において、最下位のレイヤ実行部であるレイ
ヤタスク２（図面上の左端）は、物理回線へのデータの
流れを保証している。また最上位のレイヤタスク２（図
面上の右端）は、アプリケーションプロトコルを実行す
る。これらは後述の第２図及び第３図においても同様で
ある。
ヤタスク２（図面上の左端）は、物理回線へのデータの
流れを保証している。また最上位のレイヤタスク２（図
面上の右端）は、アプリケーションプロトコルを実行す
る。これらは後述の第２図及び第３図においても同様で
ある。
第２図は、各階層のレイヤ実行部２を独立した実行ハー
ドウェアとして、制御ＣＰＵ４から切離ｌ−だ構造の実
施例である。
ドウェアとして、制御ＣＰＵ４から切離ｌ−だ構造の実
施例である。
この実施例では、各階層のレイヤ実行部２の各データは
、システムバス５を流れず、各階層のレイヤ実行部２を
バケツリレーの様に手渡していくことによって、プロト
コルを実行している。
、システムバス５を流れず、各階層のレイヤ実行部２を
バケツリレーの様に手渡していくことによって、プロト
コルを実行している。
尚、各階層のレイヤ実行部２は、隣接実行部からのデー
タの到着によってプロトコルの処理を開始スるデータフ
ローマシンである。
タの到着によってプロトコルの処理を開始スるデータフ
ローマシンである。
第３図は、第２図の各階層実行部２間でのデータの受渡
しを廃して、各階層に当るレイヤ実行部２の共有のバッ
ファ６を設け、このバッファ６と各レイヤ実行部２との
間でデータの授受（プロトフルの実行）を行うようにし
たものである。各共有バッフ７６は、各レイヤ実行部２
に応じたプロトコル実行用データが格納されている。
しを廃して、各階層に当るレイヤ実行部２の共有のバッ
ファ６を設け、このバッファ６と各レイヤ実行部２との
間でデータの授受（プロトフルの実行）を行うようにし
たものである。各共有バッフ７６は、各レイヤ実行部２
に応じたプロトコル実行用データが格納されている。
従って、この実施例では、各レイヤ実行部２間でのデー
タの物理的な移動は行われない。１だ、各レイヤ実行部
２の各データは、システムバス５にも流れない。
タの物理的な移動は行われない。１だ、各レイヤ実行部
２の各データは、システムバス５にも流れない。
発明の詳細
な説明したように、本発明は、プロトコルの階層構造の
各レイヤに対応して、各階層毎のレイヤ実行部を設けて
プロトコルの実行を実現するよう圧したものであるから
、各階層のレイヤ実行部の効率的な動作によってプロト
コルの処理オーバヘッドの削減が達成され、高速・高信
頼性の実現が可能となる効果がある。
各レイヤに対応して、各階層毎のレイヤ実行部を設けて
プロトコルの実行を実現するよう圧したものであるから
、各階層のレイヤ実行部の効率的な動作によってプロト
コルの処理オーバヘッドの削減が達成され、高速・高信
頼性の実現が可能となる効果がある。
第１図は本発明一実施例による通信制御装置のブロック
図、第２図は他の実施例のブロック図、第３図は更に他
の実施例のブロック図である。 １・・・・・・リアルタイムマルチタスクＯＳコア、２
・・・・・レイヤ実行部（レイヤタスクＬ３，６・・・
・・・共有バッファ、４・・・・・・制御ＣＰＵ、５・
・・・・・システムバス〇 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
図、第２図は他の実施例のブロック図、第３図は更に他
の実施例のブロック図である。 １・・・・・・リアルタイムマルチタスクＯＳコア、２
・・・・・レイヤ実行部（レイヤタスクＬ３，６・・・
・・・共有バッファ、４・・・・・・制御ＣＰＵ、５・
・・・・・システムバス〇 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 計算機相互間、あるいは計算機と端末間での通信を円滑
かつ確実に行うために規定された通信規約（プロトコル
）の階層構造から成る各レイヤ毎に、各階層のレイヤを
実行するレイヤ実行部をそれぞれ並行動作可能に設け、
この各階層のレイヤ実行部の実行によってプロトコルを
実行するようにしたことを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177175A JPS6238060A (ja) | 1985-08-12 | 1985-08-12 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177175A JPS6238060A (ja) | 1985-08-12 | 1985-08-12 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6238060A true JPS6238060A (ja) | 1987-02-19 |
Family
ID=16026490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60177175A Pending JPS6238060A (ja) | 1985-08-12 | 1985-08-12 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6238060A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62181552A (ja) * | 1986-02-06 | 1987-08-08 | Fujitsu Ltd | 通信制御装置 |
| JPH07105021A (ja) * | 1993-06-15 | 1995-04-21 | Xerox Corp | 多重処理パイプラインデータ処理エミュレート方法 |
| JPH07105020A (ja) * | 1993-06-15 | 1995-04-21 | Xerox Corp | パイプライン化画像処理システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5755445A (en) * | 1980-09-18 | 1982-04-02 | Nippon Telegr & Teleph Corp <Ntt> | Communication control processor |
| JPS6163139A (ja) * | 1984-09-04 | 1986-04-01 | Nippon Telegr & Teleph Corp <Ntt> | 通信プロトコル制御装置 |
-
1985
- 1985-08-12 JP JP60177175A patent/JPS6238060A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5755445A (en) * | 1980-09-18 | 1982-04-02 | Nippon Telegr & Teleph Corp <Ntt> | Communication control processor |
| JPS6163139A (ja) * | 1984-09-04 | 1986-04-01 | Nippon Telegr & Teleph Corp <Ntt> | 通信プロトコル制御装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62181552A (ja) * | 1986-02-06 | 1987-08-08 | Fujitsu Ltd | 通信制御装置 |
| JPH07105021A (ja) * | 1993-06-15 | 1995-04-21 | Xerox Corp | 多重処理パイプラインデータ処理エミュレート方法 |
| JPH07105020A (ja) * | 1993-06-15 | 1995-04-21 | Xerox Corp | パイプライン化画像処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6823512B1 (en) | Apparatus and method for providing and processing prioritized messages in an ordered message clustered computing environment | |
| Cooper | Protocol implementation on the Nectar communication processor | |
| US5062040A (en) | Handling of notification of asynchronous events by user and stub processes of a distributed process executing on a plurality of processors of a multi-processor system | |
| Ritchie | The UNIX system: A stream input‐output system | |
| US5253342A (en) | Intermachine communication services | |
| DE69429204T2 (de) | Ablaufssteuerungsverfahren und -gerät für ein Kommunikationsnetzwerk | |
| TW200401529A (en) | System and method for the allocation of grid computing workload to network workstations | |
| JP2505050B2 (ja) | 複数プロセツサ間で通信するためのシステム | |
| Bangs et al. | Better operating system features for faster network servers | |
| JP2001527665A (ja) | 分散コンピュータ環境におけるインタープロセス通信 | |
| JPH02127757A (ja) | 分散アプリケーション・プログラム実行方法及びシステム資源管理方法 | |
| US6769079B1 (en) | System and method for logging messages in an embedded computer system | |
| JPH09269903A (ja) | プロセス管理方式 | |
| JPH0563821B2 (ja) | ||
| Nakajima et al. | Experiments with Real-Time Servers in Real-Time Mach. | |
| DE112005003343T5 (de) | Mechanismus für eine befehlssatzbasierte Threadausführung an mehreren Befehlsablaufsteuerungen | |
| JPS6238060A (ja) | 通信制御装置 | |
| JPH11272480A (ja) | オンチップリアルタイムｏｓ | |
| Wasano et al. | Design principles and configuration of CTRON | |
| US5392426A (en) | Method and apparatus for use in program operation, control and control block management and storage | |
| JP2937552B2 (ja) | タスク・スケジューリング方式及び方法 | |
| Ahuja et al. | A multi-microprocessor architecture with hardware support for communication and scheduling | |
| JPS62117050A (ja) | プロトコルプロセツサ | |
| JPS63129443A (ja) | 通信制御装置 | |
| CN100432944C (zh) | 计算机系统 |