JPS6238075B2 - - Google Patents

Info

Publication number
JPS6238075B2
JPS6238075B2 JP18576282A JP18576282A JPS6238075B2 JP S6238075 B2 JPS6238075 B2 JP S6238075B2 JP 18576282 A JP18576282 A JP 18576282A JP 18576282 A JP18576282 A JP 18576282A JP S6238075 B2 JPS6238075 B2 JP S6238075B2
Authority
JP
Japan
Prior art keywords
output
arc
input
counter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18576282A
Other languages
Japanese (ja)
Other versions
JPS5976672A (en
Inventor
Masanori Mizuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18576282A priority Critical patent/JPS5976672A/en
Publication of JPS5976672A publication Critical patent/JPS5976672A/en
Publication of JPS6238075B2 publication Critical patent/JPS6238075B2/ja
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K9/00Arc welding or cutting
    • B23K9/06Arrangements or circuits for starting the arc, e.g. by generating ignition voltage, or for stabilising the arc

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Arc Welding Control (AREA)

Description

【発明の詳細な説明】 本発明は、アーク溶接機の電流、電圧の表示回
路を簡略化したアーク溶接機の表示回路に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display circuit for an arc welding machine, which is a simplified display circuit for displaying current and voltage in an arc welding machine.

従来、この種の表示回路には第1図に示すよう
なものが知られている。すなわち、図において、
1は発振回路で、2種類の8ビツト出力,を
出し、それぞれ第1カウンタ2及び第2カウンタ
3へ出力する。上記第1カウンタ2及び第2カウ
ンタ3の出力は、それぞれ第1のD/Aコンバー
タ(デジタル・アナログ変換器)4及び第2の
D/Aコンバータ5に入力され、上記第1のD/
Aコンバータ4のアナログ出力と、他のアーク電
圧とが第1の電圧コンパレータ6に入力し、第2
のD/Aコンバータ5のアナログ出力と、他のア
ーク電流とが第2の電圧コンパレータ7に入力す
るようになつている。また、第1カウンタ2及び
第2カウンタ3にはそれぞれリセツト端子R1
R2が設置され、発振回路1の出力,が交互
に接続され、リセツト端子R1,R2にローレベル
のリセツト入力が入ると第1カウンタ2、第2カ
ウンタ3及び第1のD/Aコンバータ4及び第2
のD/Aコンバータ5の出力は全て0になる。
Conventionally, a display circuit of this type as shown in FIG. 1 has been known. That is, in the figure,
Reference numeral 1 denotes an oscillation circuit which outputs two types of 8-bit outputs, and outputs them to a first counter 2 and a second counter 3, respectively. The outputs of the first counter 2 and the second counter 3 are input to a first D/A converter (digital-to-analog converter) 4 and a second D/A converter 5, respectively.
The analog output of the A converter 4 and other arc voltages are input to the first voltage comparator 6, and the second
The analog output of the D/A converter 5 and other arc currents are input to a second voltage comparator 7. Further, the first counter 2 and the second counter 3 have reset terminals R 1 and 3 respectively.
R2 is installed, the outputs of the oscillation circuit 1 are connected alternately, and when a low level reset input is input to the reset terminals R1 and R2 , the first counter 2, the second counter 3 and the first D/A Converter 4 and 2nd
All outputs of the D/A converter 5 become 0.

8は上記発振回路1の出力を入力すると第3
カウンタで4ビツトの出力を有し、発振回路1の
他の出力をリセツト端子R3へ入力している。
8 is the third oscillator when the output of the oscillation circuit 1 is input.
The counter has a 4-bit output, and the other output of the oscillation circuit 1 is input to the reset terminal R3 .

また9は、上記発振回路1の出力を入力とす
る第4カウンタで、4ビツトの出力を有し、発振
回路1の出力をリセツト端子R4へ入力してい
る。10は上記第3カウンタ8の4ビツトの出力
を入力とし、第1の電圧コンパレータ6の出力を
セツト入力とする第1のレジスタ、11は上記第
4カウンタ9の4ビツト出力を入力とし、第2の
電圧コンパレータ7の出力をセツト入力とする第
2のレジスタ、12は上記第1のレジスタ10の
セツトされた4ビツト出力を入力とし7ビツトの
出力へ変換するための第1のデコーダ、13は上
記第2のレジスタ11のセツトされた4ビツト出
力を入力とし7ビツトの出力へ変換するための第
2のデコーダであり、14は第1のデコーダ12
の出力を入力とする7セグメントよりなる第1の
LED発光表示器、15は第2のデコーダ13の
出力を入力とする7セグメントよりなる第2の
LED発光表示器である。
A fourth counter 9 receives the output of the oscillation circuit 1, has a 4-bit output, and inputs the output of the oscillation circuit 1 to the reset terminal R4 . 10 is a first register which takes the 4-bit output of the third counter 8 as an input and the output of the first voltage comparator 6 as a set input; 11 has the 4-bit output of the fourth counter 9 as an input; 12 is a first decoder which takes the set 4-bit output of the first register 10 as input and converts it into a 7-bit output; 13 14 is a second decoder for inputting the 4-bit output set in the second register 11 and converting it into a 7-bit output; 14 is the first decoder 12;
The first segment consists of 7 segments with the output of
The LED light emitting display 15 is a second LED light-emitting display consisting of 7 segments that receives the output of the second decoder 13 as an input.
It is an LED light-emitting indicator.

しかるに、上述したように構成された表示回路
において、溶接の開始により、アーク電圧、アー
ク電流が発生すると、発振回路1の出力は第1
カウンタ2及び第2カウンタ3に入力され、その
発振パルス数がカウントされ、この出力は2進数
化されて8ビツトの出力となる。ここで、第2図
のaは、第1及び第2カウンタ2,3への入力、
第2図b,c,d,eは、4ビツト目までの出力
を示すもので、この8ビツト出力は、第1及び第
2のD/Aコンバータ4,5へ入力され、第3図
に示すようにアナログ値へと変換される。
However, in the display circuit configured as described above, when arc voltage and arc current are generated due to the start of welding, the output of the oscillation circuit 1 becomes the first
The signal is input to the counter 2 and the second counter 3, and the number of oscillation pulses is counted, and the output is converted into a binary number and becomes an 8-bit output. Here, a in FIG. 2 represents the input to the first and second counters 2 and 3;
Figure 2 b, c, d, and e show the output up to the 4th bit, and this 8-bit output is input to the first and second D/A converters 4 and 5, and is shown in Figure 3. It is converted to an analog value as shown.

第3図において、アナログ値の最小分割単位は
第2図のbに示した第1及び第2カウンタ2,3
の第1ビツト目の出力で、これらの出力は第1及
び第2の電圧コンパレータ6,7へ入力され、ア
ーク電圧V及びアーク電流Iの値と電圧比較され
る。
In FIG. 3, the minimum dividing unit of the analog value is the first and second counters 2 and 3 shown in FIG.
These outputs are input to first and second voltage comparators 6, 7, and are compared with the values of arc voltage V and arc current I.

そして、第1あるいは第2のD/Aコンバータ
4又は5のアナログ出力が各々アーク電圧V、あ
るいはアーク電流Iより大きくなると、その瞬
間、第1あるいは第2の電圧コンパレータ6又は
7が第4図に示すように出力を出す。
Then, when the analog output of the first or second D/A converter 4 or 5 becomes larger than the arc voltage V or the arc current I, respectively, the first or second voltage comparator 6 or 7 as shown in FIG. Produces the output as shown.

第4図において、fはD/Aコンバータ4又は
5の出力、gはアーク電圧V又はアーク電流I、
hは電圧コンパレータ6又は7の出力である。一
方、第3及び第4のカウンタ8,9にも発振回路
1の出力が入力され、発振パルスをカウントし
ている。ここで、発振パルスを0からカウントし
て2進数で4ビツト出力を出し、カウント数が0
〜9までの間に電圧コンパレータ6或いは7から
その出力が各々第1或いは第2のレジスタ10の
セツト入力へ入力されると、上記カウンタ8或い
は9の4ビツト出力の内容が各々レジスタ10或
いは11の出力へ出される。
In FIG. 4, f is the output of the D/A converter 4 or 5, g is the arc voltage V or arc current I,
h is the output of voltage comparator 6 or 7. On the other hand, the output of the oscillation circuit 1 is also input to the third and fourth counters 8 and 9, and the oscillation pulses are counted. Here, the oscillation pulses are counted from 0 and a 4-bit output is output in binary, and the count number is 0.
9, when the output from the voltage comparator 6 or 7 is input to the set input of the first or second register 10, respectively, the contents of the 4-bit output of the counter 8 or 9 are input to the register 10 or 11, respectively. is sent to the output of

なお、上記レジスタ10,11への入力は、セ
ツト入力への入力信号がローレベルからハイレベ
ルへ立ち上つた時のみ読み込まれて出力されるも
のであり、上記レジスタ10或いは11の4ビツ
トの出力は、それぞれ第1のデコーダ12或いは
第2のデコーダ13へ入力され、7ビツトの信号
へ変換されて、第1或いは第2のLED発光表示
器14,15は各々アーク電圧V、或いはアーク
電流Iを表示することができる。第5図はLED
発光表示器14,15の動作を示すもので、所定
の数字を表示しているところである。
Note that the inputs to the above registers 10 and 11 are read and output only when the input signal to the set input rises from low level to high level, and the 4-bit output of the above registers 10 or 11 are respectively input to the first decoder 12 or the second decoder 13 and converted into a 7-bit signal, and the first or second LED light emitting indicators 14, 15 respectively indicate the arc voltage V or the arc current I. can be displayed. Figure 5 shows LED
This shows the operation of the light-emitting indicators 14 and 15, and displays predetermined numbers.

なお、発振回路1の他の出力は、出力より
はるかに低周波の発振パルスとなつている。そし
て第1、第2、第3、及び第4のカウンタ2,
3,8,9は、各々リセツト端子R1,R2,R3
R4に上記発振回路1の出力を入力することに
より、出力のローレベル時に各々のカウンタ出
力は第6図に示すように全て0となる。第6図に
おいて、lは発振回路1の出力であり、mのう
ちfはD/Aコンバータの出力、gはアーク電圧
V、アーク電流Iの値、nは電圧コンパレータの
出力、Pは各カウンタの1ビツト目の出力であ
る。ここで、PのうちT2内のパルス数がアーク
電圧V、或いはアーク電流Iの値と一致する。
T1は各カウンタのリセツト期間である。
Note that the other outputs of the oscillation circuit 1 are oscillation pulses with a much lower frequency than the output. and first, second, third, and fourth counters 2,
3, 8, 9 are reset terminals R 1 , R 2 , R 3 , respectively.
By inputting the output of the oscillation circuit 1 to R4 , all the counter outputs become 0 as shown in FIG. 6 when the output is at a low level. In Fig. 6, l is the output of the oscillation circuit 1, f of m is the output of the D/A converter, g is the value of the arc voltage V and arc current I, n is the output of the voltage comparator, and P is the output of each counter. This is the output of the first bit. Here, the number of pulses within T2 of P matches the value of arc voltage V or arc current I.
T1 is the reset period of each counter.

なお、本説明において、アーク電圧、アーク電
流とも0〜9までの1桁表示を正確に表示する例
を示しているが、それ以上の値に対しても基本的
回路構成は何ら変らないので説明を省略してい
る。
In addition, in this explanation, an example is shown in which both the arc voltage and the arc current are accurately displayed as a single digit display from 0 to 9, but the basic circuit configuration does not change in any way for values beyond that, so the explanation will be continued. is omitted.

しかしながら、上述したように従来の表示回路
では、アーク電圧、アーク電流表示用に各々カウ
ンタ2個、電圧コンパレータ1個、D/Aコンバ
ータ1個が必要とされ、部品コストが高価になる
と同時に相互間の配線も多くなるため、比較的規
模の大きなものとなり、しかも性能上も耐ノイズ
性が劣つていた。
However, as mentioned above, in the conventional display circuit, two counters, one voltage comparator, and one D/A converter are required for displaying the arc voltage and arc current, which increases component cost and also increases the cost for mutual communication. Since the number of wirings increases, the scale becomes relatively large, and the noise resistance is also poor in terms of performance.

本発明は、上述した従来の欠点を解決するため
になされたもので、カウンタ、電圧コンパレー
タ、及びD/Aコンバータを、アーク電圧、アー
ク電流表示に共用して用い、その際、時分割して
アーク電圧表示用、アーク電流表示用と交互に使
用することにより、部品点数を減らすとともに配
線等も含めて、回路の簡略化を図り、経済的で、
耐ノイズ性能も向上させてなるアーク溶接機の表
示回路を提供するものである。
The present invention has been made to solve the above-mentioned conventional drawbacks, and uses a counter, a voltage comparator, and a D/A converter in common to display arc voltage and arc current. By using it alternately for arc voltage display and arc current display, it is possible to reduce the number of parts and simplify the circuit, including wiring, making it economical.
The present invention provides a display circuit for an arc welding machine that also has improved noise resistance.

以下、本発明による実施例を第7図にもとづい
て詳細に説明する。図において、従来構造と対応
する部品には同一符号を付して説明を省略する。
第7図の81は信号入力を第1のD/Aコンバー
タ6の出力を受けた分割器で、この分割器81に
は、出力Q,が設けられ、出力Qとは全く逆
の位相関係にあり、信号入力の立上り時にこれら
の出力は変化する。82は、第1の選択器で、そ
の入力の1つは分割器81の出力に接続され、
もう一方の入力は、アーク電圧Vの信号が入力し
ている。そして、上記第1の選択器82の出力は
第1の電圧コンパレータ6の入力に接続されてい
る。83は第2の選択器であり、その入力の1つ
は、分割器81の出力Qに接続され、さらにもう
1つの入力は、アーク電流Iの信号が入力されて
いる。そして、上記第2の選択器83の出力は、
第1の電圧コンパレータ6の入力に、上記第1の
選択器82の出力と同じ点に接続されている。
Hereinafter, embodiments according to the present invention will be described in detail based on FIG. In the figures, parts corresponding to those in the conventional structure are given the same reference numerals and their explanations will be omitted.
Reference numeral 81 in FIG. 7 is a divider that receives the signal input from the output of the first D/A converter 6. This divider 81 is provided with an output Q, which has a phase relationship completely opposite to that of the output Q. Yes, these outputs change at the rising edge of the signal input. 82 is a first selector, one of its inputs is connected to the output of the divider 81,
A signal of arc voltage V is input to the other input. The output of the first selector 82 is connected to the input of the first voltage comparator 6. 83 is a second selector, one of its inputs is connected to the output Q of the divider 81, and the other input receives the signal of the arc current I. The output of the second selector 83 is
The input of the first voltage comparator 6 is connected to the same point as the output of the first selector 82 .

以下、上述した回路における動作について説明
する。まず、溶接の開始により、アーク電圧、ア
ーク電流が発生すると、発生回路1の出力は、第
1のカウンタ2に入力され、発振パルス数がカウ
ントされる。このカウンタ2の出力の一部は第2
図に示すように第1のD/Aコンバータ4へ入力
され、アナログ値へと変換される。上記アナログ
値の最小分割単位は、第2図bに示した第1ビツ
ト目の出力である。この第1のD/Aコンバータ
4の出力は、第1の電圧コンパレータ6へ入力さ
れ、第1の選択器82の出力又は第2の選択器8
3の出力と比較される。上記第1或いは第2の選
択器82,83は、分割器81の出力Q,によ
り、そのいずれか一方が動作するように選択され
る。そして選択された方のみ、もう1つの入力、
すなわち、アーク電圧V又はアーク電流Iをその
出力として上記電圧コンパレータ6に入力する。
つまり、第1の選択器82が選択された状態を説
明すると、第1のD/Aコンバータ4のアナログ
出力がアーク電圧Vより大きくなると、その瞬
間、第1の電圧コンパレータ6は出力を出す。
The operation of the circuit described above will be explained below. First, when arc voltage and arc current are generated by the start of welding, the output of the generation circuit 1 is input to the first counter 2, and the number of oscillation pulses is counted. A part of the output of this counter 2 is
As shown in the figure, the signal is input to the first D/A converter 4 and converted into an analog value. The minimum dividing unit of the analog value is the output of the first bit shown in FIG. 2b. The output of the first D/A converter 4 is input to the first voltage comparator 6, and the output of the first selector 82 or the second selector 8
It is compared with the output of 3. One of the first and second selectors 82 and 83 is selected to operate according to the output Q of the divider 81. And only for the selected one, another input,
That is, the arc voltage V or the arc current I is input to the voltage comparator 6 as its output.
That is, to explain the state in which the first selector 82 is selected, when the analog output of the first D/A converter 4 becomes larger than the arc voltage V, the first voltage comparator 6 outputs an output at that moment.

第4図は、この様子を示しており、fはD/A
コンバータ4の出力、gはアーク電圧V、hは電
圧コンパレータ6の出力である。
Figure 4 shows this situation, where f is D/A
The output of the converter 4, g is the arc voltage V, and h is the output of the voltage comparator 6.

上記電圧コンパレータ6の出力を受けて分割器
81の出力が変化する。すなわち、出力が高→
低レベルへ、出力Qが低→高へと変化する。従つ
て、第1のレジスタ10はそのセツト入力が低→
高へ変化するため、第1のレジスタ10は、その
入力を読み込み出力することができる。この時、
第1のレジスタ10へ読み込まれる入力は、第3
のカウンタ8にてカウントされた発振回路1の出
力の発振パルス数である。このようにして第3
のカウンタ8は、入力された発振パルスを0から
カウントし、2進数で4ビツト出力を出してい
る。上記レジスタ10の4ビツト出力は第1のデ
コーダ12へ入力され、7ビツトの信号へ変換さ
れ、第1のLED発光表示器14は第5図に示す
ように、アーク電圧Vを表示することができる。
In response to the output of the voltage comparator 6, the output of the divider 81 changes. In other words, the output is high →
The output Q changes from low to high. Therefore, the first register 10 has its set input low →
Due to the change to high, the first register 10 can read and output its input. At this time,
The input read into the first register 10 is
This is the number of oscillation pulses output from the oscillation circuit 1 counted by the counter 8. In this way the third
The counter 8 counts the input oscillation pulses from 0 and outputs a 4-bit binary output. The 4-bit output of the register 10 is input to the first decoder 12, where it is converted into a 7-bit signal, and the first LED display 14 can display the arc voltage V as shown in FIG. can.

また、発振回路1の他の出力は、出力より
はるかに低周波の発振パルスとなつている。そし
て第1、第3のカウンタ2,8は各々のリセツト
端子Rに上記発振回路1の出力を入力すること
により出力のローレベル時に各々のカウンタ出
力は0となる。
Further, the other outputs of the oscillation circuit 1 are oscillation pulses having a much lower frequency than the output. By inputting the output of the oscillation circuit 1 to the reset terminal R of each of the first and third counters 2 and 8, the output of each counter becomes 0 when the output is at a low level.

つぎに、第1の電圧コンパレータ6が出力を出
すことにより、分割器81の出力が変化して第1
の選択器82は動作が停止し、第2の選択器83
が動作可能となり、上述したアーク電圧Vの表示
と全く同じ原理で、今度はアーク電流Iを表示す
ることができる。すなわち、アーク電圧Vとアー
ク電流Iを交互に読み取り表示し、各々次の読み
取りタイミングまで、先の読み取り値を表示しつ
づけるものである。
Next, as the first voltage comparator 6 outputs an output, the output of the divider 81 changes and the first voltage comparator 6 outputs an output.
The selector 82 stops operating, and the second selector 83
becomes operational, and the arc current I can now be displayed using exactly the same principle as the display of the arc voltage V described above. That is, the arc voltage V and arc current I are read and displayed alternately, and the previous read value continues to be displayed until the next reading timing.

ところで一般に、アーク溶接機では、電流計と
電圧計は同一パネルに装着されていることが多い
ので、作業者がそれらの両方を同時に読み取るこ
とは出来ず、いずれか一方ずつ順番に読み取るも
のであり、本発明のように、アーク電圧Vとアー
ク電流Iのレジスタへの読み取りタイミングが交
互に行なわれても何ら支障はない。
By the way, in general, in arc welding machines, the ammeter and voltmeter are often installed on the same panel, so it is not possible for the operator to read both at the same time, but rather they must read one at a time. There is no problem even if the reading timing of the arc voltage V and the arc current I to the register is alternated as in the present invention.

以上、詳細に説明したように、本発明によるア
ーク溶接機の表示回路は、一部のカウンタ、電圧
コンパレータ、D/Aコンバータをアーク電圧、
アーク電流表示に共用させ、その際、時分割して
アーク電圧表示用、アーク電流表示用と交互に使
用するようにしたので、部品コストを下げ、しか
も部品相互間の配線を減らすことができる等、回
路構成が簡略化され、安価にできるとともに耐ノ
イズ性能を向上させることができる等の効果を奏
する。
As described above in detail, the display circuit of the arc welding machine according to the present invention has a part of the counter, the voltage comparator, and the D/A converter depending on the arc voltage.
It is shared for arc current display, and at that time, it is time-divided and used alternately for arc voltage display and arc current display, which reduces component costs and reduces wiring between components. , the circuit configuration is simplified, the cost can be reduced, and the noise resistance performance can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の実施例を示す表示回路の構成
図、第2図はカウンタの入出力波形を示す説明
図、第3図はD/Aコンバータの出力波形を示す
説明図、第4図は電圧コンパレータの動作説明
図、第5図はLED発光表示器の動作状態を示す
説明図、第6図は表示原理を示す説明図、第7図
はこの発明による実施例を示す表示回路の構成図
である。 1……発振回路、2……第1カウンタ、4……
第1のD/Aコンバータ、6……第1の電圧コン
パレータ、8……第3カウンタ、10……第1の
レジスタ、11……第2のレジスタ、12……第
1のデコーダ、13……第2のデコーダ、14…
…第1のLED発光表示器、15……第2のLED
発光表示器、81……分割器、82……第1の選
択器、83……第2の選択器。
Fig. 1 is a configuration diagram of a display circuit showing a conventional example, Fig. 2 is an explanatory diagram showing the input/output waveforms of the counter, Fig. 3 is an explanatory diagram showing the output waveforms of the D/A converter, and Fig. 4 is an explanatory diagram showing the output waveforms of the D/A converter. An explanatory diagram of the operation of the voltage comparator, Fig. 5 is an explanatory diagram showing the operating state of the LED light emitting display, Fig. 6 is an explanatory diagram showing the display principle, and Fig. 7 is a configuration diagram of a display circuit showing an embodiment according to the present invention. It is. 1...Oscillation circuit, 2...First counter, 4...
First D/A converter, 6... First voltage comparator, 8... Third counter, 10... First register, 11... Second register, 12... First decoder, 13... ...Second decoder, 14...
...First LED light emitting indicator, 15...Second LED
Light emitting display, 81... Divider, 82... First selector, 83... Second selector.

Claims (1)

【特許請求の範囲】[Claims] 1 アーク溶接機から検出したアーク電圧、アー
ク電流値をデイジタル表示するアーク溶接機の表
示回路において、1つのD/Aコンバータの出力
を時分割し、アーク電圧値及びアーク電流値と電
圧比較させ、かつアーク電圧値およびアーク電流
値に相当する数値だけ発振パルス数をカウントす
るカウンタを1桁毎に1つと、カウントされた数
値を安定して表示させるレジスタも1桁毎に1つ
だけ有して、上記カウンタ、レジスタの機能も時
分割して用いることによりアーク電圧値とアーク
電流値を表示するようにしたことを特徴とするア
ーク溶接機の表示回路。
1. In the display circuit of the arc welding machine that digitally displays the arc voltage and arc current values detected from the arc welding machine, the output of one D/A converter is time-divided and the voltage is compared with the arc voltage value and the arc current value, It also has one counter for each digit to count the number of oscillation pulses corresponding to the arc voltage value and arc current value, and one register for each digit to stably display the counted value. A display circuit for an arc welding machine, characterized in that the functions of the counter and register described above are also used in a time-division manner to display arc voltage values and arc current values.
JP18576282A 1982-10-22 1982-10-22 Display circuit of arc welding machine Granted JPS5976672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18576282A JPS5976672A (en) 1982-10-22 1982-10-22 Display circuit of arc welding machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18576282A JPS5976672A (en) 1982-10-22 1982-10-22 Display circuit of arc welding machine

Publications (2)

Publication Number Publication Date
JPS5976672A JPS5976672A (en) 1984-05-01
JPS6238075B2 true JPS6238075B2 (en) 1987-08-15

Family

ID=16176423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18576282A Granted JPS5976672A (en) 1982-10-22 1982-10-22 Display circuit of arc welding machine

Country Status (1)

Country Link
JP (1) JPS5976672A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5630954A (en) * 1995-12-19 1997-05-20 The Esab Group, Inc. Digital meter for cutting or welding system and method of displaying digital data for same

Also Published As

Publication number Publication date
JPS5976672A (en) 1984-05-01

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
US3909714A (en) Frequency measuring circuit
US3958182A (en) Electronic circuit for supplying energizing pulses of predetermined duration to an electric motor
GB2066626A (en) Voltage converter
JPS6238075B2 (en)
JPH1198007A (en) Frequency divider
GB2059078A (en) Improvements in or relating to phase sequence indicators
US4302665A (en) Circuit for measuring the duration of a pulse train, its use and circuit for its use
US5309087A (en) Air core gauge, multi-frequency pulse width modulator system therefor
SU748436A1 (en) Divider
US3996519A (en) Digital signal processor
JP2693529B2 (en) Gauge drive
US4392097A (en) Circuit arrangement for the continual operation monitoring and error diagnosis of a stepper motor
SU1298835A1 (en) Sweep-frequency generator
SU1410277A1 (en) Shaft angle-to-digital converter
SU676937A1 (en) Electrical measuring instrument
JPH0654862B2 (en) Waveform signal generation circuit
SU734676A1 (en) Readout device
SU1241142A1 (en) Frequency discriminator
SU1397740A1 (en) Temperature-measuring device
SU718918A1 (en) Digital follow-up decade
SU1365355A1 (en) Shaft angle-to-code converter
JPS6246212Y2 (en)
JPS584963B2 (en) display device
JPS647350B2 (en)