JPS6238739B2 - - Google Patents

Info

Publication number
JPS6238739B2
JPS6238739B2 JP55163803A JP16380380A JPS6238739B2 JP S6238739 B2 JPS6238739 B2 JP S6238739B2 JP 55163803 A JP55163803 A JP 55163803A JP 16380380 A JP16380380 A JP 16380380A JP S6238739 B2 JPS6238739 B2 JP S6238739B2
Authority
JP
Japan
Prior art keywords
output
value
signal
message
storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55163803A
Other languages
Japanese (ja)
Other versions
JPS5786955A (en
Inventor
Toshihiro Yanai
Fumiaki Osanawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55163803A priority Critical patent/JPS5786955A/en
Publication of JPS5786955A publication Critical patent/JPS5786955A/en
Publication of JPS6238739B2 publication Critical patent/JPS6238739B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明は情報処理システムを効率よく運転する
ための制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control device for efficiently operating an information processing system.

最近コンピユータのアーキテクチヤに仮想記憶
の概念を採入れ、ソフトウエアのメモリ管理の効
率を上げる傾向にある。仮想記憶の手法の1つと
してページング方式がある。これはプログラム
(データを含む)をページと呼ばれる適当な大き
さ(通常2KB又は4KBである)に分割し、プログ
ラムに対するメモリ領域の割付け、ロードなどす
べてこのページ単位に行なわれる。プログラムは
このページの概念を意識せず、またそのシステム
のメモリサイズをも意識せず作成される。そのプ
ログラム実行時、メモリに割付けられていないペ
ージがアクセスされると割込を起し(ミツシング
ページ割込)、オペレーテイングシステムのメモ
リ管理ルーチンで他の不用になつたページを追出
し(ページアウト)、必要なページを呼込んだ
(ページイン)後、そのプログラムの実行に移
る。このような仮想記憶の手法を採ることによ
り、オペレーテイングシステム及びその下で実行
されるプログラムは実際のメモリ容量の制限を受
けることなくマルチジヨブ制御(ジヨブはプログ
ラムの1実行単位)、又はプログラミング可能と
なる利点を有している。しかし仮想記憶の手法を
採つたシステムではメモリ容量を無限と考えてよ
いので、マルチジヨブでジヨブをどんどん投入
し、ジヨブのマルチ度を上げると、前述のページ
イン及びページアウトの回数が多くなる。一般に
単位時間あたりのページイン/ページアウトの回
数をページング率と呼びこの値が大きくなるとシ
ステムで処理する時間が本来のジヨブ処理よりも
ページイン/ページアウトに伴う割込処理、入出
力処理等に時間がとられるため、いわゆるシステ
ムオーバヘツドが大きくなり、システムの処理量
(スループツト)が低下する。また逆にこのペー
ジング率が小さくなるとシステムとしては何もし
ていない時間すなわち空時間が多くなる傾向にあ
り、ジヨブのマルチ度を上げて更にシステムのス
ループツトを上げる余地がある。従つてオペレー
テイングシステムはこのページング率を常に監視
してページング率が大きくなればジヨブの投入及
び新たにスケジユールすることをやめ、逆にペー
ジング率が小さくなればジヨブ投入を許し新たに
スケジユールを開始するようにしてバランスよく
システムを運転できるようにする必要がある。し
かしこのページング率の監視自身オーバヘツドを
伴うという欠点があつた。
Recently, there has been a trend to incorporate the concept of virtual memory into computer architectures to improve the efficiency of software memory management. A paging method is one of the virtual memory methods. This divides the program (including data) into pages of appropriate size (usually 2KB or 4KB), and allocates and loads memory areas for the program in units of pages. Programs are created without being aware of the concept of pages or the memory size of the system. When the program is executed, if a page that is not allocated in memory is accessed, an interrupt is generated (missing page interrupt), and the operating system's memory management routine evicts other unnecessary pages (page out). ), after calling the necessary page (page-in), the program starts executing. By adopting such a virtual memory approach, the operating system and the programs executed under it can perform multi-job control (a job is one execution unit of a program) or be programmable without being limited by the actual memory capacity. It has the following advantages. However, in a system that employs a virtual memory method, the memory capacity can be considered infinite, so if jobs are continuously input using multi-jobs and the degree of job multiplicity is increased, the number of page-ins and page-outs described above will increase. In general, the number of page-ins/page-outs per unit time is called the paging rate, and as this value increases, the system spends more time processing interrupts, input/output, etc. associated with page-ins/page-outs than actual job processing. Since it takes time, so-called system overhead increases and the throughput of the system decreases. On the other hand, when the paging rate decreases, there is a tendency for the system to spend more time doing nothing, that is, idle time, and there is room to further increase the throughput of the system by increasing the job multiplicity. Therefore, the operating system constantly monitors this paging rate, and if the paging rate becomes high, it stops submitting jobs and rescheduling, and conversely, if the paging rate decreases, it allows jobs to be submitted and starts new scheduling. It is necessary to ensure that the system operates in a well-balanced manner. However, this method has the disadvantage that monitoring the paging rate itself involves overhead.

本発明の目的は、オペレーテイングシステムに
変更を加えることなく、ジヨブの投入及びスケジ
ユールに関し何らかの変更を加える必要が生じた
条件を検出したときにジヨブ投入及びスケジユー
ルを制御するオペレータコマンドを自動的に実行
することにより上記欠点を解決し、バランスよく
システムを運転する制御装置を提供することにあ
る。
An object of the present invention is to automatically execute operator commands to control job submission and scheduling when a condition that requires some change in job submission and scheduling is detected, without making any changes to the operating system. The object of the present invention is to provide a control device that solves the above-mentioned drawbacks and operates the system in a well-balanced manner.

本発明は、測定値を時系列で出力する測定手段
と、上限値を格納する第1の格納手段と、下限値
を格納する第2の格納手段と、前記測定手段の出
力値が前記第1の格納手段で格納された上限値を
上回つた場合に第一の割込信号を出力する第一の
動作モードおよび前記測定手段の出力値が前記第
2の格納手段で格納された下限値を下回つた場合
に第二の割込信号を出力する第二の動作モードの
いずれか一方をとり、前記第一および第二の割込
信号のいずれか一方を出力した場合前記第一およ
び第二の動作モードを他方へ移行する比較手段
と、前記第一および第二の割込信号にそれぞれ対
応する制御コマンドを発生するメツセージ発生手
段と、前記メツセージ発生手段により発生した制
御コマンドとコンソール装置の入力メツセージを
切換えて情報処理サブシステムに送信する切換手
段とを有することを特徴とする制御装置である。
The present invention comprises: a measuring means for outputting measured values in time series; a first storing means for storing an upper limit value; a second storing means for storing a lower limit value; a first operation mode in which a first interrupt signal is output when the output value of the measuring means exceeds the upper limit value stored in the second storage means; and If one of the second operation modes is adopted in which a second interrupt signal is output when the signal falls below the first and second interrupt signals, and one of the first and second interrupt signals is output. a comparison means for shifting the operating mode of the computer to the other, a message generation means for generating control commands corresponding to the first and second interrupt signals, and a control command generated by the message generation means and input to the console device. The control device is characterized by having a switching means for switching messages and transmitting the messages to an information processing subsystem.

次に本発明について図面を参照して詳細に説明
する。本発明の実施例を示す第1図において、こ
の制御装置は、情報処理サブシステム7で発生し
たミツシングページ割込信号111を入力し、ジ
ヨブ投入及びスケジユールの停止又は開始時期を
示す割込信号121及び122を出力する監視装
置1と、コンソール装置5と、監視装置1の割込
信号121及び122、コンソール装置5のメツ
セージ送信信号151及びコンソール入力メツセ
ージ送信信号152を入力とし、情報処理サブシ
ステム7に対してメツセージ送信信号137及び
138を出力するメツセージ発生装置3とから構
成される。監視装置1は情報処理サブシステム7
のミツシングページ割込信号111を入力し、そ
れをカウントしながらページング率(単位時間あ
たりのミツシングページ割込発生回数)を計算す
る。該ページング率が所定の上限値を越えた場合
は割込信号121、下限値を下回つた場合は割込
信号122にてメツセージ発生装置3に割込む。
メツセージ発生装置3は割込信号121または1
22によつてメツセージ送信信号137を情報処
理サブシステム7に送信するとともに、割込信号
121によつてジヨブ投入及びスケジユール停止
を行うオペレータコマンドを発生させ、割込信号
122にてジヨブ投入及びスケジユール開始を行
うオペレータコマンドを発生させてメツセージ送
信信号138を情報処理サブシステム7に送信す
る。なお、コンソール装置5が情報処理サブシス
テム7にメツセージ発生装置3を介してメツセー
ジを送信中である場合は、その送信終了を待つ
て、メツセージ送信信号137及びオペレータコ
マンドを発生する。情報処理サブシステム7は信
号138によつて入力されたオペレータコマンド
によりジヨブの投入及びスケジユールの停止又は
開始を行い、ジヨブのマルチ度を調整しながらシ
ステムのスルーブツトを下げないように運転す
る。監視装置1は同一条件で続けて割込まないよ
うにして情報処理サブシステム7のオーバヘツド
を起さないように考慮する。
Next, the present invention will be explained in detail with reference to the drawings. In FIG. 1 showing an embodiment of the present invention, this control device inputs a missing page interrupt signal 111 generated in the information processing subsystem 7, and outputs an interrupt signal indicating when to submit a job and when to stop or start a schedule. 121 and 122, the console device 5, the interrupt signals 121 and 122 of the monitoring device 1, the message transmission signal 151 of the console device 5, and the console input message transmission signal 152 as inputs, and an information processing subsystem. 7, and a message generating device 3 which outputs message transmission signals 137 and 138. The monitoring device 1 is the information processing subsystem 7
The missing page interrupt signal 111 is input, and the paging rate (number of missing page interrupts occurring per unit time) is calculated while counting it. If the paging rate exceeds a predetermined upper limit, an interrupt signal 121 is sent to the message generating device 3, and if the paging rate is below a lower limit, an interrupt signal 122 is sent to the message generating device 3.
The message generator 3 receives an interrupt signal 121 or 1
22 to send a message transmission signal 137 to the information processing subsystem 7, an interrupt signal 121 to generate an operator command to submit a job and stop scheduling, and an interrupt signal 122 to submit a job and start scheduling. The message transmission signal 138 is transmitted to the information processing subsystem 7 by generating an operator command to perform the same. Incidentally, when the console device 5 is transmitting a message to the information processing subsystem 7 via the message generating device 3, it waits for the transmission to be completed before generating the message transmitting signal 137 and the operator command. The information processing subsystem 7 inputs jobs and stops or starts scheduling in response to operator commands inputted through a signal 138, and operates so as not to reduce the throughput of the system while adjusting the multiplicity of jobs. The monitoring device 1 takes care not to interrupt continuously under the same conditions so as not to cause overhead to the information processing subsystem 7.

次に第2図を参照して第1図に示す監視装置1
の構成例及びその動作について説明する。第2図
において1は監視装置を示し、11はカウンタ、
12及び13はそれぞれ上限値及び下限値を格納
するレジスタ、14はフリツプフロツプ、15は
タイミング発生回路である。カウンタ11はミツ
シングページ割込信号111のパルスを常時カウ
ントし、タイミング回路15にてリセツトされる
が、その後またカウントを再開する通常のカウン
タである。レジスタ12の値(上限値)及びレジ
スタ13の値(下限値)はフリツプフロツプ14
の値によつて選択され、カウンタ11の値と比較
回路19にて比較される。16及び17はそれぞ
れANDゲート群、18はORゲート群を示し、フ
リツプフロツプ14が“0”の場合、比較回路1
9の入力信号118の値は、レジスタ12の値
(上限値)となり、フリツプフロツプ14が
“1”の場合、比較回路19の入力信号118の
値は、レジスタ13の値(下限値)となる。比較
回路19はフリツプフロツプ14の値によりその
出力信号の意味が変わる。すなわち、 フリツプフロツプ14の値が“0”のとき、カ
ウンタ11の値≧レジスタ12の値 フリツプフロツプ14の値が“1”のとき、カ
ウンタ11の値≦レジスタ13の値 の場合、出力信号119は“1”になる。比較回
路19の構成としては(カウンタ11の値)−(カ
ウンタ12又は13の値)の減算回路及びその結
果の正負を表す最上位ビツトとフリツプフロツプ
14の値の排他的論理和回路で容易に実現でき
る。
Next, referring to FIG. 2, the monitoring device 1 shown in FIG.
An example of the configuration and its operation will be explained. In FIG. 2, 1 indicates a monitoring device, 11 a counter,
12 and 13 are registers for storing upper and lower limit values, respectively; 14 is a flip-flop; and 15 is a timing generation circuit. The counter 11 is a normal counter that constantly counts the pulses of the missing page interrupt signal 111, is reset by the timing circuit 15, and then resumes counting. The value of register 12 (upper limit value) and the value of register 13 (lower limit value) are stored in flip-flop 14.
is selected based on the value of , and compared with the value of the counter 11 in the comparator circuit 19 . 16 and 17 are AND gate groups, and 18 is an OR gate group. When the flip-flop 14 is "0", the comparator circuit 1
If the flip-flop 14 is "1", the value of the input signal 118 of the comparator 19 becomes the value of the register 13 (lower limit). The meaning of the output signal of the comparison circuit 19 changes depending on the value of the flip-flop 14. That is, when the value of the flip-flop 14 is "0", the value of the counter 11≧the value of the register 12; when the value of the flip-flop 14 is "1", the value of the counter 11≦the value of the register 13, the output signal 119 becomes " It becomes 1”. The configuration of the comparator circuit 19 can be easily realized by a subtraction circuit of (value of counter 11) - (value of counter 12 or 13) and an exclusive OR circuit of the most significant bit representing the positive or negative of the result and the value of flip-flop 14. can.

タイミング発生回路15は一定周期毎にパルス
113を出力する。このパルスが出力されること
によりANDゲート20を通して比較回路19が
有効化され出力信号線120となる。ANDゲー
ト21及び22は信号120とフリツプフロツプ
14の出力信号116又は117とのANDをと
ることにより、それぞれ割込信号121及び12
2を出力する。割込信号121は、ページング率
が上限値を越えたことを示し、割込信号122は
下限値を下回つたことを示す。割込信号121及
び122は監視装置1の出力であると共に、いず
れかの値が“1”であればORゲート23を通し
てフリツプフロツプ14の状態を反転する。
The timing generation circuit 15 outputs a pulse 113 at regular intervals. By outputting this pulse, the comparison circuit 19 is enabled through the AND gate 20 and becomes the output signal line 120. AND gates 21 and 22 output interrupt signals 121 and 12, respectively, by ANDing signal 120 with output signal 116 or 117 of flip-flop 14.
Outputs 2. Interrupt signal 121 indicates that the paging rate has exceeded the upper limit, and interrupt signal 122 indicates that the paging rate has fallen below the lower limit. Interrupt signals 121 and 122 are outputs of the monitoring device 1, and if either value is "1", the state of the flip-flop 14 is inverted through the OR gate 23.

今、フリツプフロツプ14の値が“0”の場合
を考える。この場合監視装置1はタイミング発生
回路15の出力パルスが発生する毎にカウンタ1
1の値≧レジスタ12の値(上限値)か否かを監
視し、この条件を満足した時点で割込信号121
の値が“1”になるとともに、フリツプフロツプ
14の値が反転して“1”となる。それ以降、監
視装置1はタイミング回路15の出力パルスが発
生する毎にカウンタ11の値≦レジスタ13の値
(下限値)か否かを監視し、この条件を満した時
点で割込信号122の値を“1”にするとともに
フリツプフロツプ14の値が反転して“0”とな
る。以下同様にこの動作が繰返される。
Now, consider the case where the value of flip-flop 14 is "0". In this case, the monitoring device 1 generates a counter 1 every time an output pulse of the timing generation circuit 15 is generated.
It monitors whether the value of 1 ≧ the value of register 12 (upper limit value), and when this condition is satisfied, interrupt signal 121 is output.
At the same time, the value of the flip-flop 14 is inverted and becomes "1". From then on, the monitoring device 1 monitors whether the value of the counter 11 ≦ the value of the register 13 (lower limit value) every time the output pulse of the timing circuit 15 is generated, and when this condition is met, the interrupt signal 122 is When the value is set to "1", the value of the flip-flop 14 is inverted and becomes "0". This operation is repeated in the same manner.

次に第3図を参照して第1図に示すメツセージ
発生装置3の構成例及びその動作について説明す
る。3はメツセージ発生装置を示し、31及び3
2はそれぞれ監視装置1からの割込信号121お
よび122を保持するラツチ回路を示し、151
及び152はそれぞれコンソール装置5のメツセ
ージ送信信号線及びコンソール入力メツセージ送
信信号を示し、36はジヨブ投入及びスケジユー
ルの停止を行うオペレータコマンドを格納したレ
ジスタを示し、37はジヨブ投入およびスケジユ
ールの開始を行うオペレータコマンドを格納した
レジスタを示し、38はラツチ回路32の出力信
号132によつてレジスタ36と37のいずれか
を選択するセレクタである。ORゲート33の出
力信号133は監視装置1の出力があつたことを
示す。ANDゲート34は、コンソール装置のメ
ツセージ送信信号151が“1”の間は、監視装
置1からの割込信号121又は122の出力が
“1”であつてもオペレータコマンドの送信を抑
止し、コンソール装置のメツセージ送信信号15
1が“0”でかつ監視装置1からの割込信号12
1又は122の出力が“1”である場合、オペレ
ータコマンドの送信を有効化する切換スイツチと
して動作する。このANDゲート34の出力信号
134はORゲート35を通してメツセージ送信
信号137を情報処理サブシステム7に送信し、
セレクタ38によつて選択されたオペレータコマ
ンドを有効化し、ORゲート群40を通して情報
処理サブシステム7にメツセージを送信する。
Next, an example of the configuration and operation of the message generating device 3 shown in FIG. 1 will be described with reference to FIG. 3. 3 indicates a message generator, 31 and 3
2 designates latch circuits that hold interrupt signals 121 and 122 from the monitoring device 1, respectively, and 151
and 152 indicate a message transmission signal line and a console input message transmission signal of the console device 5, respectively, 36 a register storing operator commands for submitting a job and stopping scheduling, and 37 for submitting a job and starting a schedule. A register storing an operator command is shown, and 38 is a selector for selecting either register 36 or 37 according to the output signal 132 of latch circuit 32. The output signal 133 of the OR gate 33 indicates that the output of the monitoring device 1 has been received. The AND gate 34 suppresses the transmission of operator commands while the message transmission signal 151 of the console device is “1” even if the output of the interrupt signal 121 or 122 from the monitoring device 1 is “1”, and Device message transmission signal 15
1 is “0” and interrupt signal 12 from monitoring device 1
When the output of 1 or 122 is "1", it operates as a changeover switch to enable transmission of operator commands. The output signal 134 of the AND gate 34 transmits a message transmission signal 137 to the information processing subsystem 7 through the OR gate 35.
The operator command selected by the selector 38 is validated and a message is sent to the information processing subsystem 7 through the OR gate group 40.

今、監視装置1からの割込信号121が“1”
になつた場合を考える。監視装置1からの割込信
号121はラツチ回路31からの出力信号131
を“1”にし、ORゲート33からの出力信号1
33を“1”にする。コンソール装置5のメツセ
ージ送信信号151が“1”であれば、ANDゲ
ート34の出力は“0”であり、ORゲート35
から出力されるメツセージ送信信号137はコン
ソール装置1の送信信号151である。又、
ANDゲート39からの出力信号136は“0”
となり、ORゲート群40から出力されるメツセ
ージ送信信号138はコンソール装置5で入力さ
れたメツセージとなる。コンソール装置5のメツ
セージ送信信号151が“0”であれば、AND
ゲート34からの出力信号134は“1”とな
り、ORゲート35から出力されるメツセージ送
信信号137は本メツセージ発生装置のメツセー
ジ送信信号として情報処理サブシステム7に送信
される。一方セレクタ38は、ラツチ回路32か
らの出力信号132が“0”であるからジヨブ投
入及びスケジユールを停止するオペレータコマン
ドを格納したレジスタ36のデータを出力する。
ANDゲート34からの出力信号134は“1”
であるから、ANDゲート群39からの出力信号
136はセレクタ38で選択されたオペレータコ
マンドとなり、メツセージ送信信号138として
情報処理サブシステム7に送信され、ジヨブ投入
及びスケジユール停止を行い、情報処理サブシス
テム7のオーバヘツドを軽減させる。又、監視装
置1のからのもう一方の割込信号122が“1”
となつた場合は、情報処理サブシステム7に送信
するメツセージがジヨブ投入及びスケジユール開
始を行うオペレータコマンドとなり、情報処理サ
ブシステム7の空時間を減少させることの他は上
記と同様に動作する。
Now, the interrupt signal 121 from the monitoring device 1 is “1”
Consider what happens if you become The interrupt signal 121 from the monitoring device 1 is the output signal 131 from the latch circuit 31.
is set to “1” and output signal 1 from OR gate 33
Set 33 to “1”. If the message transmission signal 151 of the console device 5 is “1”, the output of the AND gate 34 is “0”, and the output of the OR gate 35 is “1”.
The message transmission signal 137 output from the console device 1 is the transmission signal 151 of the console device 1 . or,
Output signal 136 from AND gate 39 is “0”
Therefore, the message transmission signal 138 output from the OR gate group 40 becomes the message input at the console device 5. If the message transmission signal 151 of the console device 5 is “0”, AND
The output signal 134 from the gate 34 becomes "1", and the message transmission signal 137 output from the OR gate 35 is transmitted to the information processing subsystem 7 as the message transmission signal of the message generating device. On the other hand, since the output signal 132 from the latch circuit 32 is "0", the selector 38 outputs the data of the register 36 storing the operator command for stopping job submission and scheduling.
Output signal 134 from AND gate 34 is “1”
Therefore, the output signal 136 from the AND gate group 39 becomes the operator command selected by the selector 38, and is sent to the information processing subsystem 7 as a message transmission signal 138, which executes job input and schedule stop, and sends the information processing subsystem to the information processing subsystem 7. Reduces the overhead of 7. Also, the other interrupt signal 122 from the monitoring device 1 is “1”.
In this case, the message sent to the information processing subsystem 7 becomes an operator command for submitting a job and starting a schedule, and the operation is the same as described above except that the idle time of the information processing subsystem 7 is reduced.

本発明の特徴は以上の説明から分るように、従
来オペレーテイングシステムが行つていた監視を
ハードウエア化してオーバヘツドを軽減し、又、
同一事象について2回以上続けてオペレータコマ
ンドを発生させないようにしてオーバヘツドを軽
減していることである。
As can be seen from the above description, the features of the present invention are that monitoring, which was conventionally performed by an operating system, is implemented in hardware to reduce overhead;
This reduces overhead by not issuing operator commands for the same event more than once in a row.

本実施例においては測定値はミツシングページ
割込回数として説明しているが、他に、IO割込
回数、キヤツシユメモリのノーヒツト割込等が考
えられる。
In this embodiment, the measured value is explained as the number of missing page interrupts, but other values may include the number of IO interrupts, cache memory no-hit interrupts, etc.

本発明は以上説明したように、一定周期内に発
生する事象数を監視し、ある一定の条件に達した
ときにシステムの負荷を制御するコマンドを発生
するとともにそれ以降の監視条件を変えるように
構成することにより、余分な制御コマンドを発生
させずシステムを効率よく運転する効果がある。
As explained above, the present invention monitors the number of events that occur within a certain period, and when a certain condition is reached, generates a command to control the system load and changes subsequent monitoring conditions. This configuration has the effect of efficiently operating the system without generating extra control commands.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による制御装置の実施例を示す
ブロツク図、第2図は第1図の監視装置の例を示
すブロツク図、第3図は第1図のメツセージ発生
装置の一例を示すブロツク図である。 1……監視装置、3……メツセージ発生装置、
5……コンソール装置、7……情報処理サブシス
テム、11……カウンタ、12,13……レジス
タ、14……フリツプフロツプ、15……タイミ
ング発生回路、19……比較回路、31,32…
…ラツチ回路、36,37……レジスタ、38…
…セレクタ。
1 is a block diagram showing an embodiment of the control device according to the present invention, FIG. 2 is a block diagram showing an example of the monitoring device shown in FIG. 1, and FIG. 3 is a block diagram showing an example of the message generating device shown in FIG. 1. It is a diagram. 1... Monitoring device, 3... Message generator,
5... Console device, 7... Information processing subsystem, 11... Counter, 12, 13... Register, 14... Flip-flop, 15... Timing generation circuit, 19... Comparison circuit, 31, 32...
...Latch circuit, 36, 37...Register, 38...
…selector.

Claims (1)

【特許請求の範囲】[Claims] 1 測定値を時系列で出力する測定手段と、上限
値を格納する第1の格納手段と、下限値を格納す
る第2の格納手段と、前記測定手段の出力値が前
記第1の格納手段で格納された上限値を上回つた
場合に第一の割込信号を出力する第一の動作モー
ドおよび前記測定手段の出力値が前記第2の格納
手段で格納された下限値を下回つた場合に第二の
割込信号を出力する第二の動作モードのいずれか
一方をとり、前記第一および第二の割込信号のい
ずれか一方を出力した場合前記第一および第二の
動作モードを他方へ移行する比較手段と、前記第
一および第二の割込信号にそれぞれ対応する制御
コマンドを発生するメツセージ発生手段と、前記
メツセージ発生手段により発生した制御コマンド
とコンソール装置の入力メツセージを切換えて情
報処理サブシステムに送信する切換手段とを有す
ることを特徴とする制御装置。
1. A measuring means for outputting measured values in time series, a first storing means for storing an upper limit value, a second storing means for storing a lower limit value, and an output value of the measuring means is stored in the first storing means. a first operation mode in which a first interrupt signal is output when the output value of the measuring means exceeds the upper limit value stored in the second storage means; one of the second operation modes in which a second interrupt signal is output when the first and second operation modes are output when either one of the first and second interrupt signals is output; a message generating means for generating control commands corresponding to the first and second interrupt signals, respectively, and switching between the control command generated by the message generating means and the input message of the console device. A control device comprising: switching means for transmitting information to an information processing subsystem.
JP55163803A 1980-11-20 1980-11-20 Controller Granted JPS5786955A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55163803A JPS5786955A (en) 1980-11-20 1980-11-20 Controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55163803A JPS5786955A (en) 1980-11-20 1980-11-20 Controller

Publications (2)

Publication Number Publication Date
JPS5786955A JPS5786955A (en) 1982-05-31
JPS6238739B2 true JPS6238739B2 (en) 1987-08-19

Family

ID=15780994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55163803A Granted JPS5786955A (en) 1980-11-20 1980-11-20 Controller

Country Status (1)

Country Link
JP (1) JPS5786955A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011938A (en) * 1983-06-30 1985-01-22 Fujitsu Ltd Control method of execution multiplex degree

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848943B2 (en) * 1976-05-19 1983-11-01 株式会社日立製作所 Information processing equipment with usage rate monitoring function
JPS52149433A (en) * 1976-06-07 1977-12-12 Nippon Telegr & Teleph Corp <Ntt> Electronic computer system running system

Also Published As

Publication number Publication date
JPS5786955A (en) 1982-05-31

Similar Documents

Publication Publication Date Title
US20240403115A1 (en) Thread Creation on Local or Remote Compute Elements by a Multi-Threaded, Self-Scheduling Processor
CN112119376B (en) System with self-scheduling processor and hybrid thread fabric
CN112106026B (en) Multithreaded self-scheduling processor for managing network congestion
CN112088356B (en) Starting from a thread using a work descriptor packet in a dispatch processor
CN112106030B (en) Thread state monitoring in systems with multithreaded self-scheduling processors
US7685347B2 (en) Interrupt controller for invoking service routines with associated priorities
EP0977125B1 (en) Peripheral control processor
CN111813548A (en) A resource scheduling method, device, electronic device and storage medium
CN112659119A (en) Control method and device of mechanical arm, electronic equipment and storage medium
JPH02230455A (en) Interruption control system for external memory device
JPS6238739B2 (en)
US20030225812A1 (en) Controller for machine
JPH03147157A (en) Information processor
JPH05151013A (en) System for performance prediction and performance diagnosis
JP6729430B2 (en) Electronic control unit
CN120010790B (en) Storage device and control method thereof
JP2666732B2 (en) Load control method for computer system
WO2026051637A1 (en) Data processing method and apparatus, and electronic device and medium
JPH05324409A (en) Run-away monitor system for software
JPH01137359A (en) Processor control system
JP2923869B2 (en) Event input circuit
JP2000066910A (en) Task scheduling method and recording medium
JPS6217842A (en) Program management method
JPS62152045A (en) Programmable controller
JPH0644193A (en) I/o register access system