JPS6238745B2 - - Google Patents
Info
- Publication number
- JPS6238745B2 JPS6238745B2 JP54145099A JP14509979A JPS6238745B2 JP S6238745 B2 JPS6238745 B2 JP S6238745B2 JP 54145099 A JP54145099 A JP 54145099A JP 14509979 A JP14509979 A JP 14509979A JP S6238745 B2 JPS6238745 B2 JP S6238745B2
- Authority
- JP
- Japan
- Prior art keywords
- control storage
- microprogram
- control
- storage
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
本発明は揮発性半導体素子を使用するコントロ
ールストレジの信頼性を向上させたマイクロプロ
グラム制御装置に関する。
ールストレジの信頼性を向上させたマイクロプロ
グラム制御装置に関する。
マイクロ命令をプログラムしておくことは処理
の規則性、高速化などの利点により、情報処理装
置内において中央処理装置を始め各種制御装置か
ら端末装置に至るまで多く採用されている。一般
にマイクロプログラムはコントロールストレジと
称する記憶装置に格納され、所望のとき逐次読出
されて実行される。コントロールストレジに記憶
するとき、プログラム等の情報に対しハミングコ
ード等の冗長ビツトを付加し訂正機能をもたせ信
頼性を向上させている。
の規則性、高速化などの利点により、情報処理装
置内において中央処理装置を始め各種制御装置か
ら端末装置に至るまで多く採用されている。一般
にマイクロプログラムはコントロールストレジと
称する記憶装置に格納され、所望のとき逐次読出
されて実行される。コントロールストレジに記憶
するとき、プログラム等の情報に対しハミングコ
ード等の冗長ビツトを付加し訂正機能をもたせ信
頼性を向上させている。
その場合通常実行されていることは、１ビツト
エラーは訂正して誤りのない情報とし、２ビツト
エラーを検出したときは再試行を行ない、それで
も不良の場合は動作を停止し警報を発することで
ある。またコントロールストレジとして揮発性半
導体素子を使用することはコスト・記憶容量の点
から好都合である。半導体素子は集積度が年々高
くなつているが、コントロールストレジに使用す
る場合以下のような現象が多発していることが判
つて来た。それはコントロールストレジに対し記
憶動作を行なつた直後におけるチエツクでは正常
であつても、何等かの原因により途中で“１”か
ら“０”のように変化することがあり、それをビ
ツトエラー検出して“１”に書直すと以後“１”
のまま変化しないで正常状態を維持するというこ
とである。この現象は半導体素子が製造時から不
良であることに基因するのではなく、紫外線が強
く或いは長時間照射されたことなど自然現象に基
づく外乱によるものと思われる。そのような現象
に有効に対処する手段は未だ見当らない。
エラーは訂正して誤りのない情報とし、２ビツト
エラーを検出したときは再試行を行ない、それで
も不良の場合は動作を停止し警報を発することで
ある。またコントロールストレジとして揮発性半
導体素子を使用することはコスト・記憶容量の点
から好都合である。半導体素子は集積度が年々高
くなつているが、コントロールストレジに使用す
る場合以下のような現象が多発していることが判
つて来た。それはコントロールストレジに対し記
憶動作を行なつた直後におけるチエツクでは正常
であつても、何等かの原因により途中で“１”か
ら“０”のように変化することがあり、それをビ
ツトエラー検出して“１”に書直すと以後“１”
のまま変化しないで正常状態を維持するというこ
とである。この現象は半導体素子が製造時から不
良であることに基因するのではなく、紫外線が強
く或いは長時間照射されたことなど自然現象に基
づく外乱によるものと思われる。そのような現象
に有効に対処する手段は未だ見当らない。
本発明の目的は前述の欠点を改善しコントロー
ルストレジのビツトエラーを検出し訂正したとき
の回数を検出することによりコントロールストレ
ジを再書込し、使用時に信頼性をより向上させた
マイクロプログラム制御装置を提供することにあ
る。
ルストレジのビツトエラーを検出し訂正したとき
の回数を検出することによりコントロールストレ
ジを再書込し、使用時に信頼性をより向上させた
マイクロプログラム制御装置を提供することにあ
る。
以下図面に示す本発明の実施例について説明す
る。図面においてCSTは半導体素子を使用する
コントロールストレジ、MPGはマイクロプログ
ラムを読出して制御する装置、LDRはローダで
コントロールストレジ書込装置を示す。CNTは
カウンタ、ADは論理積演算回路である。ローダ
LDRはフレキシブルデイスク、小型磁気テープ
などに記憶されたマイクロプログラムをコントロ
ールストレジに書込むための装置で、通常は情報
処理装置に電源を投入したとき同時に電源回路が
閉成されて起動し、所定時間後に電源回路が自動
開放される構成になつている。起動時の初期書込
動作がなされたコントロールストレジCRTは、
マイクロプログラム読出装置MPGにより所望の
時マイクロプログラムが読出され実行されるが、
読出したとき冗長ビツトによる誤り検出を必ず行
なつてから他の制御装置に渡している。前述のよ
うな外乱等による誤りが発生しているとき、コン
トロールストレジCSTは誤り訂正を行ない、そ
の都度訂正動作動回路EBCは１個のパルスをカ
ウンタCNTに送出する。カウンタCNTは計数を
続け当該装置について予め設定した回数を超えた
とき、オーバフロー信号OFSを発する。マイク
ロプログラム読出装置MPGはコントロールスト
レジCSTから読出したプログラムにより他の装
置を制御しているため、プログラム解析によりコ
ントロールストレジCSTに対する動作が近い将
来発生しないことを確認して（換言すればコント
ロールストレジが遊休状態、即ちアイドルルーチ
ンに入る時に読出したプログラムがアイドルルー
チンへの指示を行つていることが読出されたプロ
グラムの内容〔次の指示アドレスより判明〕によ
り検出されたとき）、論理積演算回路ADに遊体状
態信号WTSを送る。したがつて前述のオーバフ
ロー信号OFSと、遊休状態信号WTSとの論理積
演算がなされたときの出力信号はローダLDRに
対する再起動信号となつてコントロールストレジ
CSTの記憶内容を全部書直す動作を行なう。こ
の動作によりコントロールストレジCSTの内容
は短時間で更新されるため、その直後にプログラ
ムを読出すと誤りがなく直ちに処理と制御動作が
なされ、若し誤りがあつたとしても小量の筈であ
るから通常の１ビツトエラー訂正が早急に行なわ
れる。
る。図面においてCSTは半導体素子を使用する
コントロールストレジ、MPGはマイクロプログ
ラムを読出して制御する装置、LDRはローダで
コントロールストレジ書込装置を示す。CNTは
カウンタ、ADは論理積演算回路である。ローダ
LDRはフレキシブルデイスク、小型磁気テープ
などに記憶されたマイクロプログラムをコントロ
ールストレジに書込むための装置で、通常は情報
処理装置に電源を投入したとき同時に電源回路が
閉成されて起動し、所定時間後に電源回路が自動
開放される構成になつている。起動時の初期書込
動作がなされたコントロールストレジCRTは、
マイクロプログラム読出装置MPGにより所望の
時マイクロプログラムが読出され実行されるが、
読出したとき冗長ビツトによる誤り検出を必ず行
なつてから他の制御装置に渡している。前述のよ
うな外乱等による誤りが発生しているとき、コン
トロールストレジCSTは誤り訂正を行ない、そ
の都度訂正動作動回路EBCは１個のパルスをカ
ウンタCNTに送出する。カウンタCNTは計数を
続け当該装置について予め設定した回数を超えた
とき、オーバフロー信号OFSを発する。マイク
ロプログラム読出装置MPGはコントロールスト
レジCSTから読出したプログラムにより他の装
置を制御しているため、プログラム解析によりコ
ントロールストレジCSTに対する動作が近い将
来発生しないことを確認して（換言すればコント
ロールストレジが遊休状態、即ちアイドルルーチ
ンに入る時に読出したプログラムがアイドルルー
チンへの指示を行つていることが読出されたプロ
グラムの内容〔次の指示アドレスより判明〕によ
り検出されたとき）、論理積演算回路ADに遊体状
態信号WTSを送る。したがつて前述のオーバフ
ロー信号OFSと、遊休状態信号WTSとの論理積
演算がなされたときの出力信号はローダLDRに
対する再起動信号となつてコントロールストレジ
CSTの記憶内容を全部書直す動作を行なう。こ
の動作によりコントロールストレジCSTの内容
は短時間で更新されるため、その直後にプログラ
ムを読出すと誤りがなく直ちに処理と制御動作が
なされ、若し誤りがあつたとしても小量の筈であ
るから通常の１ビツトエラー訂正が早急に行なわ
れる。
このようにして本発明によるコントロールスト
レジの記憶内容が外乱によりエラーを発生するこ
とがあつても、冗長ビツトによる訂正回数を検出
する装置により、訂正が所定回数以上に達すると
書直し動作に入るから、コントロールストレジの
記憶内容は常にエラー発生を少なくした状態とな
つていて蓄積内容の信頼性を向上させている。ま
た読出したとき誤り訂正を行なうことが少なくな
り、制御動作をより高速で行なうことができ、更
に情報処理動作として３ビツトエラー等多量のビ
ツトエラー発生を見逃して処理されることがなく
なり、処理結果の信頼性を高くなるという効果を
有する。
レジの記憶内容が外乱によりエラーを発生するこ
とがあつても、冗長ビツトによる訂正回数を検出
する装置により、訂正が所定回数以上に達すると
書直し動作に入るから、コントロールストレジの
記憶内容は常にエラー発生を少なくした状態とな
つていて蓄積内容の信頼性を向上させている。ま
た読出したとき誤り訂正を行なうことが少なくな
り、制御動作をより高速で行なうことができ、更
に情報処理動作として３ビツトエラー等多量のビ
ツトエラー発生を見逃して処理されることがなく
なり、処理結果の信頼性を高くなるという効果を
有する。
図面は本発明の実施例を示すブロツク構成図で
ある。 CRT……コントロールストレジ、LDR……書
込装置（ローダ）、MPG……マイクロプログラム
読出し制御装置、EBC……エラー訂正動作回
路、CNT……カウンタ、AD……論理積演算回
路、WTS……遊休状態信号。
ある。 CRT……コントロールストレジ、LDR……書
込装置（ローダ）、MPG……マイクロプログラム
読出し制御装置、EBC……エラー訂正動作回
路、CNT……カウンタ、AD……論理積演算回
路、WTS……遊休状態信号。
Claims (1)
- 【特許請求の範囲】 １ 揮発性コントロールストレジを使用するマイ
クロプログラム制御装置において、 前記コントロールストレジには読出し情報訂正
手段を具備し、 またマイクロプログラム制御装置には前記コン
トロールストレジに対するマイクロプログラム書
込装置と、 該コントロールストレジからの読出し情報につ
いて誤り発生を検知し訂正した回数を計数する装
置と、 該計数装置が所定値以上を計数し且つマイクロ
プログラムが認識した情報処理装置の遊休状態の
とき前記マイクロプログラム書込装置を再起動す
る装置と、 を具備することを特徴とするマイクロプログラム
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14509979A JPS5668835A (en) | 1979-11-09 | 1979-11-09 | Microprogram control unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14509979A JPS5668835A (en) | 1979-11-09 | 1979-11-09 | Microprogram control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5668835A JPS5668835A (en) | 1981-06-09 |
| JPS6238745B2 true JPS6238745B2 (ja) | 1987-08-19 |
Family
ID=15377343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14509979A Granted JPS5668835A (en) | 1979-11-09 | 1979-11-09 | Microprogram control unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5668835A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58132839A (ja) * | 1982-02-01 | 1983-08-08 | Nec Corp | 障害回復装置 |
| JPS58181150A (ja) * | 1982-04-16 | 1983-10-22 | Nec Corp | 情報処理装置 |
| JPH0666054B2 (ja) * | 1984-06-04 | 1994-08-24 | 富士通株式会社 | エラー訂正方式の情報処理装置 |
-
1979
- 1979-11-09 JP JP14509979A patent/JPS5668835A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5668835A (en) | 1981-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101375992B1 (ko) | 불휘발성 메모리로부터의 디바이스 부트업 동안 에러들의 핸들링 | |
| KR100444537B1 (ko) | 데이타처리장치 | |
| US8812910B2 (en) | Pilot process method for system boot and associated apparatus | |
| KR101967368B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
| JP2010529557A (ja) | 新たな不良ブロック検出 | |
| TWI720852B (zh) | 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置 | |
| CN114721602B (zh) | 一种基于FreeRTOS的Nor Flash滚动存储方法及装置 | |
| US6535442B2 (en) | Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same | |
| US10777297B2 (en) | Age-based refresh of firmware | |
| CN110647455A (zh) | 一种存储设备重启记录方法和系统 | |
| CN113970999B (zh) | 存储器装置以及用于操作存储器装置的方法 | |
| JPS6129024B2 (ja) | ||
| KR100692982B1 (ko) | 배드 블럭 정보가 기록된 난드 타입의 플래시 메모리 | |
| CN107017026B (zh) | 非易失性存储器装置及其读取方法 | |
| CN114637626B (zh) | 减少eeprom数据读写出错的方法、装置、设备及可读存储介质 | |
| JP2009520289A (ja) | データ記憶装置における停電を検出する方法、およびデータ記憶装置を復旧する方法 | |
| JPH04255032A (ja) | 制御記憶装置のエラー訂正方式 | |
| JPS6235703B2 (ja) | ||
| JPS61173360A (ja) | 不揮発メモリのデ−タ保護方式 | |
| JPS59162697A (ja) | 制御記憶のエラ−修正方式 | |
| JPS6131496B2 (ja) | ||
| JPH04218849A (ja) | 記憶装置 | |
| JPS63271555A (ja) | 記憶制御方式 | |
| JPS59160896A (ja) | メモリエラ−検出・訂正方式 | |
| JPS63170756A (ja) | 主記憶イニシヤライズ方式 |