JPS6238791B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は一般にフエイズ・ロツク・ループ形デ
ータ復号器に関し、特に変動するビツトシフト度
を有するNRZI（ゼロ入力に復帰しない）形グル
ープコードを記録したようなデイジタルコード化
データを検出するための復号器に関する。本復号
技術は特定の形式のデータコード化器に限定され
ないし、また特定のデータ含有媒体にも限定され
ないが、本発明は磁気テープに記録されたデータ
に関して記述される。

今日のデータ処理装置、記憶装置および検索装
置ではしばしばデータ記憶媒体として磁気テープ
を利用しており、この記憶媒体上にデータが磁化
エリアの形で記憶されており、それらエリア間に
は磁束変化のあるエリアが存在する。磁気テープ
上の特定の磁束変化の位置はテープ面に垂直な自
由空間面の最大磁束密度を示す点として定義する
ことができる。磁気記録媒体上の１データビツト
に対応して割付けられる空間はビツトセル長とし
て定義され、一方、磁気記録媒体上のセルの単位
長あたりの形式上の分布がデータ密度である。磁
気テープ上に情報が記録されているデータ密度が
増加すると、種々の望ましくない効果が生じ、デ
ータの復元の信頼性に影響する。“ビツトクラウ
デイング”として知られる密集して分布した磁束
変化の磁気的相互作用はビツトシフトあるいはピ
ークシフトと呼ばれる効果を生じる。この効果は
磁気媒体から読取られる記録データの変化がビツ
トセル内の時間的に正しい位置から移動しシフト
する。特定のビツト密度に対して、ビツトシフト
は、また、データが磁気媒体上にコード化される
方式に従つてかなり変動する。公知のコード化方
式としては、論理値“１”が記録されているとき
は常に磁束の逆転が生じ、論理値“１”の状態に
は固定の磁化状態は割当てられないNRZIコード
化方式がある。このとき、磁束の逆転もしくは変
化は各論理値“１”に対して記録され、一方、論
理値“ゼロ”に対しては磁束の逆転もしくは変化
は生じない。NRZIデータが磁気媒体から読出さ
れる場合、１個あるいはそれ以上の論理値ゼロが
ランダムに連続する論理値１の長い列に続いてあ
るいは先立つて生ずる時、ビツトシフトが特に発
生する。２個以上の数のゼロが復号されねばなら
ぬ時に生じる別の問題点はフエイズ・ロツク・ル
ープ形復号器内のフエイズドリフトおよびその結
果生じる同期化が失なわれることである。すなわ
ち、変化が連続的に検出される時にのみ入力デー
タに同期されていることになる。このクロツクの
喪失はゼロの不定数を復号することになるが、こ
れを時には、“ダウンストリームビツトシフト効
果”と呼ぶ。さらに、磁気テープ装置内の瞬時テ
ープ速度の変動のようなデータがコード化された
りあるいは読まれたりする速度変化もビツトセル
幅の変動の原因となる。

現在の磁気記録で使用されているコード化手法
によつて上記復号の問題点は少くなつているが完
全にはなくなつていない。この種のコード化手法
としては、文字あるいはデータビツトのグループ
が磁気記録媒体上に記録されるのに先立つてコー
ド化されるグループコード記録法（GCR）があ
る。代表的なGCR記録においては、４桁のコー
ドを２つ以上のゼロが直列的に生じないように部
分的に構成して５桁のコードに変換する。このコ
ード化はエイチ・シー・ヒンズ・ジユニアによる
合衆国特許第3639900号およびジエイ・ダブリユ
ー・アーウインによる合衆国特許第3624637号に
詳細に記載されている。このようなコード化手法
は連続して生じうるゼロの数が制限されているの
で、ラン・レングス・リミテツドコードと呼ばれ
る。アーウインの特許はまた、特別なしるしがデ
ータ信号の中に記録されまたインターリーブされ
る再同期化（リシンクロニゼイシヨン）装置につ
いても記載している。

可変周波数発振器を利用してリードバツクデー
タをクロツクづける種々の自己同期化装置が提案
されている。このような装置としては、エム・ア
ール・キヤノンによる合衆国特許第3789380号を
あげることができる。この特許は、また、データ
が磁気媒体から、リードバツク同期化を得る目的
でデータをクロツクづけるために与えられたくり
返し周波数の整数倍を有する制御信号に関連して
データが記録されたり、リードバツクされたりす
るデイジタル記録装置についても述べている。キ
ヤノンは記録データ内の再同期化信号あるいはマ
ーカー点をインターリーブする周波数によつて記
録データの再同期化を高めている。

本発明は、ビツトセル周期のプラスマイナス50
パーセントまでビツトシフトが存在するNRZIデ
ータを復号誤りなしに復号するためのフエイズ・
ロツク・ループ形復号器を含有する。フエイズ・
ロツク・ループ回路は入力データをクロツク周波
数に同期化させる。この周波数は、入力データお
よび生成されるクロツク間のアナログフエイズ誤
差の関数である制御電圧を有する電圧制御発振器
を利用する入力データのフエイズ誤差に応答して
可変である。フエイズ誤差は入力データに同期し
た前側エツジおよび入力データおよび同期化クロ
ツク間の位相差に対応するパルス幅を有するデイ
ジタルパルス波形である。入力データ変化がビツ
トセル周期内の任意の時刻に生じる限り、それは
検出されて復号される。本発明は記録周波数もし
くは位相同期化マーカーを利用せずに自己同期化
を与える。データ変化の発生はビツトセル内の任
意の特定の位置に対してというよりもむしろクロ
ツクに対して同期化される。

したがつて本発明の目的はビツトセル幅のプラ
スマイナス50パーセントのビツトシフトを有する
デイジタルコード化データを復号するためのフエ
イズ・ロツク・ループ形復号器を得ることであ
る。

本発明の目的はビツトシフトに低感度な程度が
大きい自己同期化データ復号器を得ることであ
る。

さらに本発明の別の目的はデータ復号エラーを
生じないフエイズ・ロツク・ループ形データ復号
器を得ることである。

本発明のさらに別の目的はNRZI形データをデ
ータの位相誤差に従つて可変なビツトセルを有す
るデータパルスに変換することである。

本発明の以上のおよび他の目的、特長および優
位性は付随する図面によつて説明される本発明の
好適実施例に関する以下のさらに詳細な記述から
明白である。

第１図はビツトシフトされたデイジタルデータ
をクロツクつけて復号するフエイズ・ロツク・ル
ープ形復号器を一般的に１０で示している。説明
される実施例および付随する波形線図においては
データNRZI形として説明されているが、本発明
はまた、フエイズドシフト法あるいは“マンチエ
スター法”のような他の方法によつて記録された
デイジタルデータにも適用可能であることを理解
すべきである。さらに、“NRZI形データ”とは
NRZ−１、ノンリターンツーゼロマーク（NRZ−
Ｍ）１、NRZ−モジユール２（普通IBM法と呼ば
れる）およびその他の方法のような他の公知の修
正NRZコード化法を含むものと意図されている。

データは読出しヘツドを用いて、記録された磁
気テープのような磁気媒体から読取られ、データ
変化の発生に関連して、変動するビツトシフトの
大きさを有するNRZIデータ波形としてデータ変
化の発生を検出するパルス整形および遷移検出器
１２に結合されている。説明されているNRZIコ
ード化波形は２進数11110111001を表現してい
る。この数字の各々はその数に関係するビツトセ
ル周期にコード化されており、また、説明されて
いるような代表的なビツトセル周期を有してい
る。パルス整形および遷移検出器１２はNRZI入
力の変化点である論理値“１”発生の時刻に対応
し第２ｂ図で図示されていNRZI入力データに応
答する狭ストローブパルスの列を発生する。代替
案としては、パルス整形および遷移検出器１２へ
コミユニケーシヨンチヤネルから入力データを直
結することも可能である。

パルス整形および遷移検出器１２の出力はフエ
イズエラー検出器１６、ループフイルター１８、
電圧制御発振器２０、周波数分割器２２および２
４、およびフエイズシフター２６を含有するフエ
イズ・ロツク・ループ１４に結合される。フエイ
ズ・ロツク・ループは入力されるデータを入力デ
ータ周波数の変動に従つて周波数を変動する生成
されたクロツク信号に同期させる。フエイズエラ
ー検出器１６はデータストローブパルスを受信
し、生成されたクロツクパルスに関して入力デー
タのデイジタルフエイズを示す出力を生成する。
フエイズエラーはあるビツトセルから次のビツト
セルへと上記ビツトシフト効果が時間的に正しい
位置から変化するときに生じる。代表的なビツト
セル幅は800ナノ秒であり、ビツトシフトが存在
しない時、すなわち、第２図の波形で説明されて
いる場合、フエイズエラー検出器１６の出力は波
形２ｃに対応し、ビツトセル幅の半分である。第
３図および第４図を参照すると後に明らかになる
ように、ビツトシフトが入力データに生じる時に
得られるデイジタルフエイズエラーは、電圧制御
発振器２０の制御電圧を変化させるため利用され
るアナログフエイズエラー電圧を発生するため利
用される。そして、電圧制御発振器は結局入力デ
ータと生成クロツク間の連続的な同期化を可能な
らしむるようビツトごとに生じているフエイズエ
ラーに従つて同期化クロツク周波数を変動させ
る。生成クロツクは結局ビツトシフトの存在する
場合に正確にデータ復号することが可能となる。

電圧制御発振器２０の周波数を制御するアナロ
グフエイズエラー電圧は“アクイジシヨン”ある
いは“ロツク”を確実にするために十分なバンド
幅を有するループフイルター１８を利用して、デ
イジタルフエイズエラーから得られる。“アクイ
ジシヨン”あるいは“ロツク”期間は制御電圧は
最大値であり、その時間は前置データ、すなわち
データ信号に先立つ磁気テープ上の“オール１”
信号の間ロツクを確実にするのに十分短くはある
がノイズや他の間違つたデータ変化に対するロツ
クを避けるに十分長い。一般に、最も望ましいル
ープフイルター１８の特性は、ビツトシフトに原
因する短時間の周波数変動には十分感度が低く記
録媒体が磁気テープである場合テープ速度変動の
ような条件に原因するビツトセル周期の長時間変
動には感度が高いものである。また、ループフイ
ルタキヤプチユア時間は所望のキヤプチユア幅に
わたり小さくなければならない。

アナログフエイズエラーθは θ＝ｋ（Td−Tc） である。ここで、ｋはフエイズエラー検出器とル
ープ直流ゲインの積である定数、Tdはビツトセ
ル周期およびTcはクロツク周期である。ビツト
シフトがない場合には、波形２ｃで図示されるフ
エイズ検出器のパルス幅は1/2Tcすなわち、 Td＝Tc である。電圧制御発振器２０の出力周波数ｏは
たとえば200ナノ秒の周期をもつ5MHzである。ク
ロツク周波数ｏ／４は２個の２分割回路網２２
および２４によつて分割される。波形２ｄで図示
されるｏ／４クロツクは90゜クロツクフエイズ
をシフトし波形２ｅおよび２ｆでそれぞれ図示さ
れる一対の相補的クロツク信号ｏ／90゜および
反転ｏ／４／90゜を誘導する。それぞれ90゜遅
れと90゜進みのｏ／４クロツクである相補的ク
ロツク信号はフエイズ検出器に結合され、デイジ
タルフエイズ検出器の出力信号と個別に論理積を
とる。アナログ制御電圧が誘導されるフエイズ検
出の出力はこのように実際には波形２ｇおよび波
形２ｈとなりフエイズエラーを有する相補的
ｏ／４進みクロツク信号およびｏ／４遅れクロ
ツク信号間の時間の一致を表わしている。第３図
を参照して説明されるように、波形２ｈはループ
フイルター内の波形２ｇに加えられる以前に波形
２ｉで説明されているように反転される。

復号器２８の主たる役割はｏ／４クロツクの
波形、２ｅに同期するデイジタルフエイズエラー
検出器信号２ｃによつて表わされるような入力デ
ータを復号することである。復号器２８はデータ
レベルが印加されたｏ／４クロツクの間変化し
ないかぎり、すなわちNRZI変化がクロツクに一
致して生じない限りデータを復号する。クロツク
Tcが1/2Tdの場合には、Tcがフエイズエラーと
フエイズエラー検出器１６内で論理積演算される
時そしてビツトシフトによりフエイズエラーが存
在する時、フエイズ検出器の出力パルス幅はビツ
トシフトに従つて増減することは明らかである。
ビツトシフトの絶対量がビツトセル幅の50パーセ
ントを越えない限り出力パルスはフエイズエラー
検出器から生じる。50パーセントのビツトシフト
が生じた後は論理積演算された入力は一致せず、
したがつて、出力はなくかつシフトされた変化は
隣接するビツトセルに生じて、当然誤りとなる。
フエイズエラーに対応して復号されるデイジタル
フエイズエラー検出器の出力パルス幅を変動させ
ることによつてエラーデータは全く復号されな
い。何故なら50パーセントシフトした変化はエラ
ーパルスを消滅させるからである。ｏ／４クロ
ツクは中央制御装置あるいはコンピユータのよう
なデータ利用装置へ結合するためのバツフアーゲ
ート３０へ結合される。前述したようにクロツク
の前側エツジがデータ変化より先立つて存在する
限り、形式上のセル周期のプラスマイナス50パー
セントまでのビツトシフトをもつて復号すること
を可能とすることにより復号が行なわれる。しか
しながら、このように大きなビツトシフトを有す
るデータの復号を予防するため、“超過ビツトシ
フトエラーフラツグ”が、ｏ／４クロツクおよ
び入力NRZIデータ間の絶対フエイズエラーの差
が37および50パーセントのようなあらかじめ定め
られた値を越える時は常にビツトシフト検出器３
２によつて生成される。

次に第３図および第４図には第１図を参照して
記述されたフエイズ・ロツク・ループ形復号器の
動作が第３図では一般的に１００として図示され
ており、回路動作上のビツトシフトしたデータの
効果を説明するためさらに詳細に記述されてい
る。波形４ａで示されるビツトシフトしたNRZI
形のコード化データは、波形４ｂで図示されるよ
うにNRZI入力の各データ変化においてパルス整
形および遷移検出器１２によつて生成される出力
パルスとする。破線はビツトシフトがない場合、
データパルスおよび復号検出回路によつて生成さ
れる対応する波形が生じる時点を説明し、一方、
実線はビツトシフトが存在する場合の現在のパル
ス発生を説明する。

パルス整形および遷移検出器１２は排他論理和
ゲート１０２を含有する。このゲートには遅延の
ないNRZIデータが入力１０４で結合されてお
り、同じNRZIデータが短時間の遅延の後に入力
１０６で結合されている。この遅延は反転フリツ
プフロツプ１１０間のコンデンサ１０８でよつて
作られる。上記フリツプフロツプはコンデンサ１
０８によつて伝達される遅延に対応するパルス期
間、波形４ｂによつて示される幅の狭い正方向パ
ルスを生成するための正しい極性を保持するため
のフリツプフロツプ１１２によつてまず反転した
後にNRZIを再度反転する。インバータ１１２か
らの負方向の反転パルスはフエイズエラー検出器
のフリツプフロツプ１１４を非同期でセツトする
ため利用される。このフリツプフロツプは論理積
ゲート１１６および１１８およびインバータ１２
０と共にフエイズエラー検出器１６を構成する。
フリツプフロツプ１１４はＤ形の正エツジでトリ
ガされる装置である。負方向のデータパルスがイ
ンバータ１２２による反転後にフリツプフロツプ
１１４のセツト入力に出現し、かつｏ／４のシ
フトされないクロツク周波数が１２４においてク
ロツク入力に出現する時、波形４ｃで説明される
クロツクとNRZI入力間のデイジタルフエイズが
フリツプフロツプ１１４の出力端子１２６に生じ
る。このデイジタルフエイズ出力は論理積ゲート
１１６および１１８へと論理積ゲート１１８に対
する他の一方の入力として印加されるｏ／４／
90゜シフトのクロツクおよび論理積ゲート１１６
に対する他の一方の入力として印加される反転さ
れたｏ／４／90゜シフトのクロツクで結合され
る。波形４ｄによつて示される論理積ゲート１１
６の出力は、Tcをｏ／４クロツク周期とする
とき、理想的には1/2Tcである。この条件ではビ
ツトシフトは生じない。同様に、インバータ１２
０によつて反転された後の論理積ゲート１１８の
相補出力は波形４ｅで示されており、これも理想
的には1/2Tcである。同一の周波数ｏ／４を有
してはいるが、90゜のｏ／４クロツク分遅れと
進みをそれぞれ有する論理積ゲート１１６および
１１８の出力は、それぞれレジスタ１２８および
１３０によつてアナログフエイズエラー補正電圧
を得る際に用いる複合電流を導くために代数的に
加算される。進みビツトシフトはループフイルタ
ー１８内で正の補正電圧を発生し、一方、遅れビ
ツトシフトは負の補正電圧を発生する。正の補正
電圧によつて電圧制御発振器２０の周波数は増大
し、一方負の補正電圧によつて電圧制御発振器２
０の出力周波数は減少することとなり、結局、論
理積ゲート１１６および１１８に印加される相補
的クロツク信号周波数ｏ／４を増減する。セル
時間がデータ変化のシフトで変化しないならば、
クロツク周波数は一定に保たれるので、発生され
るクロツクが入力データと同期することは明白で
ある。

加算結合１３６でブロツクダイオード１３２お
よび１３４を介して結合され、加算されたフエイ
ズ検出器の電流は、クロツクおよびデータ信号間
のフエイズ差に比例するが、ループフイルター１
８の一部であり、入力１５６における電圧制御発
振器２０に印加されるアナログ出力電圧がデータ
のビツトシフトによるフエイズエラーに対して低
感度であり、ビツトセル周期の変動に高感度であ
ることを保証するための抵抗１４０，１４２，１
４４，１４６および１４８、並びにコンデンサ１
５０および１５２で構成される補償回路網を含有
する演算増幅に結合される。ビツトセル周期のこ
のような変動は、たとえば、磁気テープの瞬間速
度変動ISVによつて生じることがある。

電圧制御発振器２０の出力ｏは接点１６０に
おいてｏ／２を得るための２分割回路１５８に
結合される。そしてこの接点の出力はｏ／４を
得るための別の２分割回路１６２に結合され、こ
のクロツクは前述のようにフエイズシフター１６
４によつて90゜相補的な位相進みおよび遅れに変
換され、このフエイズシフトされた信号は論理積
ゲート１１６および１１８に結合される。データ
は復号器内のフリツプフロツプ１６６内に周波数
分割器１６２から接続されたシフトのないｏ／
４クロツク信号によつて供給されるクロツクでフ
リツプフロツプ１１４の出力１２６からデイジタ
ルフエイズ検出器の波形４ｃを結合することによ
つて再生される。復号器１６６の出力はRZ出力
として波形４ｆで示されている。クロツクの上方
向エツジはビツトセルの中間で生じる。復号され
た出力は最初の４個の“１”を介してHI（論理
値１）を維持し、それから最初の“０”に対する
LOとなり、次に３個の“１”に対するHIとな
り、さらに再び“０”に対するLOとなる。デイ
ジタルフエイズ検出器信号、理想的には1/2Tcは
またクロツクｏ／４の２倍である。波形４ｃの
検討からわかる通り、ビツトマークされた“超過
シフト”はセル周期の中間に生じるクロツクの上
方向エツジ近傍では生じることはなく、むしろ、
50パーセントに接近するビツトシフトを示すビツ
トセルの終端近傍で生じる。したがつて、エラー
フラツグは波形４ｈによつて示されるように超過
ビツトシフト検出器によつて発生される。

ビツトシフトフエイズエラーパルスは、あらか
じめ定められたフエイズエラーを超過した場合に
は常に出力パルスを発生するようNRZI入力デー
タをｏ／４クロツクに比較するエラー検出器３
２のフリツプフロツプ１６８および１７０をセツ
トすることによつて発生する。もちろん、波形４
ｃのデイジタルフエイズ検出器パルスは50パーセ
ントビツトシフトで完全に消滅する。これは、パ
ルスを発生するためビツトセルに残されている時
間が十分でないからである。ビツトシフト検出器
３２は復号エラーの可能性に対する警告として生
じる最初のビツトシフトが生じる以前にエラーパ
ルスを発生させる。VCO２０のｏ出力はイン
バータ１７２で反転され、論理積ゲート１７４に
おいてシフトされたｏ／４／90゜クロツクで論
理積をとる。論理積ゲート１７４の出力はフリツ
プフロツプ１６８への一方の入力として印加さ
れ、他の一方の入力はシフトされないｏ／４ク
ロツクである。次にフリツプフロツプ１６８の出
力はフエイズエラーフラツグを発生する比較器フ
リツプフロツプ１７０でNRZI入力データと比較
される。出力データ、フエイズエラーフラツグお
よびｏ／４クロツクは、それぞれ、出力バツフ
アー論理和ゲート１７６，１７８および論理積ゲ
ート１８０を介してデータ利用装置へ結合され
る。

第３図に記載されているIC素子はフリツプフ
ロツプ１１４，１５８，１６２，１６４，１６
６，１６８および１７０に対してはNo.74S74、全
ての論理積ゲートに対してはNo.74S08およびイン
バータゲートに対してはNo.74S04およびNo.74S86
のテキサスインストルメント社の部品で構成する
ことができる。さらに記述を簡潔にするため、第
３図の回路でフリツプフロツプ１５８，１６２，
１６４，１６６，１６８および１７０の利用され
ている接点だけが示されている。使用されていな
い全ての入力ピンは常時HI論理レベルに保持さ
れている。このようにして、フリツプフロツプ１
５８，１６２，１６４，１６６および１６８のセ
ツトおよびリセツト端子はフリツプフロツプ１７
０のセツト端子のようにHIである。

本発明はその好適実施例を参照して説明されて
いるが、当業者が特許請求の範囲で定められる本
発明の精神および範囲を離れることなく修正を加
えることが可能であることが理解できよう。

【図面の簡単な説明】

第１図は本発明に従うフエイズ・ロツク・ルー
プ形復号器のブロツク線図である。第２ａ図ない
し第２ｉ図は第１図および第３図に示す復号器の
動作を説明するタイミング線図である。第３図は
第１図に示す本発明のさらに詳細なブロツク線図
および模式図である。および第４ａ図ないし第４
ｈ図は第１図および第３図に示す復号器の動作を
さらに説明するタイミング線図である。 １０……フエイズ・ロツク・ループ形復号器、
１２……パルス整形および遷移検出器、１４……
フエイズ・ロツク・ループ、１６……フエイズエ
ラー検出器、１８……ループフイルター。

Claims (1)

1. 【特許請求の範囲】 １ 所定の周波数を有しかつデイジタルコード化
   されたデータビツトを表わすデータ信号で、各ビ
   ツトがビツトセル内でコード化されているデータ
   信号を復号するフエイズ・ロツク・ループ形復号
   器であつて、 各ビツトセルごとのデータクロツク信号を発生
   するクロツク装置、 各ビツトセル内の上記データ信号の各遷移の発
   生に同期した立上りを有しかつ上記各ビツトセル
   ごとのデータクロツク信号に対する上記データ信
   号の遷移の発生の時間差を示すパルス幅を有する
   デイジタルパルスのフエイズエラー信号を発生す
   るフエイズエラー検出装置、 上記フエイズエラー信号に応答し、後続のデー
   タクロツク信号を進ませ又は遅らせることによつ
   て上記データ信号の遷移および上記データクロツ
   ク信号間にほぼ連続的な同期化を保持するクロツ
   ク同期化装置、および 上記データクロツク信号に同期化され上記所定
   の周波数で上記デイジタルパルスのフエイズエラ
   ー信号を復号するためのデータ復号装置を包含す
   ることを特徴とするフエイズ・ロツク・ループ形
   復号器。 ２ 特許請求の範囲第１項によるフエイズ・ロツ
   ク・ループ形復号器であつて、さらに上記データ
   信号を受け各データ信号の遷移時に上記ビツトセ
   ル幅に対して狭い幅を有する出力パルスを発生す
   るための装置を含み、また上記フエイズエラー検
   出装置によつて発生された上記デイジタルパルス
   のフエイズエラー信号は、上記狭い幅の出力パル
   スの各々の立上りと各瞬間に同期するその立上り
   および次に続くデータクロツク信号の立上りと各
   瞬間に同期するその立下りを有することを特徴と
   するフエイズ・ロツク・ループ形復号器。 ３ 特許請求の範囲第１項によるフエイズ・ロツ
   ク・ループ形復号器であつて、上記データ信号に
   ビツトシフトがない場合に、上記フエイズエラー
   信号は上記ビツトセル周期の半分に等しいパルス
   幅を有することを特徴とするフエイズ・ロツク・
   ループ形復号器。 ４ 特許請求の範囲第１項によるフエイズ・ロツ
   ク・ループ形復号器であつて、上記デイジタルコ
   ード化されたデータビツトは隣接ビツトセルにお
   いて最大２個のゼロを有するラン・レングスリミ
   ツテツド式コードを含有することを特徴とするフ
   エイズ・ロツク・ループ形復号器。 ５ 特許請求の範囲第１項によるフエイズ・ロツ
   ク・ループ形復号器であつて、上記クロツク装置
   が電圧制御発振器を含有しかつ上記クロツク同期
   化装置が上記デイジタルパルスのフエイズエラー
   信号を受信する装置、上記デイジタルパルスのフ
   エイズエラー信号に対応するアナログ電圧を得る
   装置、および上記電圧制御発振器の発振周波数が
   上記アナログ電圧が負の時には減少しかつ上記ア
   ナログ電圧が正の時には増大し、上記負のアナロ
   グ電圧は遅れビツトシフトを示し、かつ上記正の
   アナログ電圧は進みビツトシフトを示すように、
   かつ上記アナログ電圧は各ビツトセルごとのデー
   タクロツク信号に対する上記データ信号の遷移の
   発生の時間差に比例するように上記電圧制御発振
   器に上記アナログ電圧を結合する装置を含有する
   ことを特徴とするフエイズ・ロツク・ループ形復
   号器。 ６ 特許請求の範囲第５項によるフエイズ・ロツ
   ク・ループ形復号器であつて、さらに、データク
   ロツク信号に対する90゜遅れのフエイズシフトを
   相補的クロツク信号の一方に、データクロツク信
   号に対する90゜進みのフエイズシフトを相補的ク
   ロツク信号の他方に与えるフエイズシフト装置、
   および複合フエイズエラー信号を得るために上記
   デイジタルパルスのフエイズエラー信号を上記の
   一対の相補的クロツク信号に結合するゲーテイン
   グ装置を含有することを特徴とするフエイズ・ロ
   ツク・ループ形復号器。 ７ 特許請求の範囲第６項によるフエイズ・ロツ
   ク・ループ形復号器であつて、上記進み及び遅れ
   の相補的クロツク信号のパルス幅が等しいことを
   特徴とするフエイズ・ロツク・ループ形復号器。 ８ 特許請求の範囲第６項によるフエイズ・ロツ
   ク・ループ形復号器であつて、上記ゲーテイング
   装置が、一入力には上記デイジタルパルスのフエ
   イズエラー信号の結合、かつ別の入力には上記遅
   れの相補的クロツク信号の結合を有し、また、上
   記アナログ電圧を得る装置に結合される出力を有
   する第一の論理積ゲート、および一入力には上記
   デイジタルパルスのフエイズエラー信号の結合、
   かつ別の入力には上記進みの相補的クロツク信号
   の結合を有し、また上記アナログ電圧を得る装置
   に結合される出力を有する第二論理積ゲートを含
   有することを特徴とするフエイズ・ロツク・ルー
   プ形復号器。