JPS6238885B2 - - Google Patents
Info
- Publication number
- JPS6238885B2 JPS6238885B2 JP54062842A JP6284279A JPS6238885B2 JP S6238885 B2 JPS6238885 B2 JP S6238885B2 JP 54062842 A JP54062842 A JP 54062842A JP 6284279 A JP6284279 A JP 6284279A JP S6238885 B2 JPS6238885 B2 JP S6238885B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- connection point
- power supply
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
- H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はステレオ再生装置の出力回路等に使用
されるパルス幅変調信号を増幅するパルス幅変調
信号増幅回路に関し、特に出力信号波形の振幅方
向の非線形に基づく出力信号の歪を改善する様に
したものである。
されるパルス幅変調信号を増幅するパルス幅変調
信号増幅回路に関し、特に出力信号波形の振幅方
向の非線形に基づく出力信号の歪を改善する様に
したものである。
従来ステレオ再生装置の出力回路に第１図に示
す如きパルス幅変調信号増幅回路が使用されてい
る。即ち第１図に於いて、１は音声信号が供給さ
れる音声信号入力端子を示し、この音声信号入力
端子１に供給される音声信号をパルス幅変調回路
２に供給し、このパルス幅変調回路２に於いて、
この入力音声信号により搬送波信号をパルス幅変
調する。このパルス幅変調回路２の出力側に得ら
れる音声信号のパルス幅変調信号をnpn形トラン
ジスタ３及びpnp形トランジスタ４の夫々のベー
スに供給する。このトランジスタ３及び４の夫々
のエミツタを互に接続すると共にこのトランジス
タ３及び４の夫々のエミツタの接続点を抵抗器５
を介して接地し、又トランジスタ３のコレクタを
ダイオード６及び７の夫々のカソードに接続し、
このダイオード６のアノードをpnp形トランジス
タ８のベースに接続すると共にこのトランジスタ
８のベースを抵抗器９を介して正の直流電圧Vcc
が供給される電源端子１０に接続し、このトラン
ジスタ８のエミツタを電源端子１０に接続し、又
ダイオード７のアノードをトランジスタ８のコレ
クタに接続する。又トランジスタ４のクレクタを
ダイオード１１及び１２の夫々のアノードに接続
し、このダイオード１１のカソードをnpn形トラ
ンジスタ１３のベースに接続し、このトランジス
タ１３のベースを抵抗器１４を介して負の直流電
圧−Vccが供給される電源端子１５に接続すると
共にこのトランジスタ１３のエミツタを電源端子
１５に接続し、又ダイオード１２のカソードをト
ランジスタ１３のコレクタに接続すると共にこの
トランジスタ１３のコレクタをダイオード１６の
カソードに接続しこのダイオード１６のアノード
をトランジスタ８のコレクタに接続する。このト
ランジスタ８のコレクタを一方のスイツチング素
子を構成するnpn形トランジスタ１７のベースに
接続すると共にトランジスタ１３のコレクタを他
方のスイツチング素子を構成するpnp形トランジ
スタ１８のベースに接続し、之等トランジスタ１
７及び１８の夫々のエミツタを互に接続し、トラ
ンジスタ１７のコレクタを正の直流電圧Vccが供
給される電源端子１０に接続すると共にトランジ
スタ１８のコレクタを負の直流電圧−Vccが供給
される電源端子１５に接続し、又トランジスタ１
７及び１８の夫々のエミツタの互の接続点をリタ
ーン電流処理用ダイオード１９のアノード及びリ
ターン電流処理用ダイオード２０のカソードに接
続し、このダイオード１９のカソードを電源端子
１０に接続すると共にこのダイオード２０のアノ
ードを電源端子１５に接続し、このトランジスタ
１７及び１８の夫々のエミツタの接続点をコイル
２１ａ及びコンデンサ２１ｂより成る低減通過フ
イルタ２１と負荷抵抗器例えばスピーカ２２とを
介して接地する。
す如きパルス幅変調信号増幅回路が使用されてい
る。即ち第１図に於いて、１は音声信号が供給さ
れる音声信号入力端子を示し、この音声信号入力
端子１に供給される音声信号をパルス幅変調回路
２に供給し、このパルス幅変調回路２に於いて、
この入力音声信号により搬送波信号をパルス幅変
調する。このパルス幅変調回路２の出力側に得ら
れる音声信号のパルス幅変調信号をnpn形トラン
ジスタ３及びpnp形トランジスタ４の夫々のベー
スに供給する。このトランジスタ３及び４の夫々
のエミツタを互に接続すると共にこのトランジス
タ３及び４の夫々のエミツタの接続点を抵抗器５
を介して接地し、又トランジスタ３のコレクタを
ダイオード６及び７の夫々のカソードに接続し、
このダイオード６のアノードをpnp形トランジス
タ８のベースに接続すると共にこのトランジスタ
８のベースを抵抗器９を介して正の直流電圧Vcc
が供給される電源端子１０に接続し、このトラン
ジスタ８のエミツタを電源端子１０に接続し、又
ダイオード７のアノードをトランジスタ８のコレ
クタに接続する。又トランジスタ４のクレクタを
ダイオード１１及び１２の夫々のアノードに接続
し、このダイオード１１のカソードをnpn形トラ
ンジスタ１３のベースに接続し、このトランジス
タ１３のベースを抵抗器１４を介して負の直流電
圧−Vccが供給される電源端子１５に接続すると
共にこのトランジスタ１３のエミツタを電源端子
１５に接続し、又ダイオード１２のカソードをト
ランジスタ１３のコレクタに接続すると共にこの
トランジスタ１３のコレクタをダイオード１６の
カソードに接続しこのダイオード１６のアノード
をトランジスタ８のコレクタに接続する。このト
ランジスタ８のコレクタを一方のスイツチング素
子を構成するnpn形トランジスタ１７のベースに
接続すると共にトランジスタ１３のコレクタを他
方のスイツチング素子を構成するpnp形トランジ
スタ１８のベースに接続し、之等トランジスタ１
７及び１８の夫々のエミツタを互に接続し、トラ
ンジスタ１７のコレクタを正の直流電圧Vccが供
給される電源端子１０に接続すると共にトランジ
スタ１８のコレクタを負の直流電圧−Vccが供給
される電源端子１５に接続し、又トランジスタ１
７及び１８の夫々のエミツタの互の接続点をリタ
ーン電流処理用ダイオード１９のアノード及びリ
ターン電流処理用ダイオード２０のカソードに接
続し、このダイオード１９のカソードを電源端子
１０に接続すると共にこのダイオード２０のアノ
ードを電源端子１５に接続し、このトランジスタ
１７及び１８の夫々のエミツタの接続点をコイル
２１ａ及びコンデンサ２１ｂより成る低減通過フ
イルタ２１と負荷抵抗器例えばスピーカ２２とを
介して接地する。
斯る第１図に於いてはパルス幅変調回路２の出
力側に得られる第２図Ａに示す如きパルス幅変調
信号がトランジスタ３及び４の夫々のベースに供
給されたときはスイツチング素子を構成するトラ
ンジスタ１７及び１８の夫々のベースにこれと同
様のパルス幅変調信号が供給され、このトランジ
スタ１７及び１８を交互にオンオフし、このトラ
ンジスタ１７及び１８の夫々のエミツタの接続点
にこのパルス幅変調信号の増幅した信号を得、こ
の増幅されたパルス幅変調信号を低減通過フイル
タ２１を介してスピーカ２２に供給しているの
で、スピーカ２２より音声信号入力端子１に供給
される音声信号の再生音を得ることができる。
力側に得られる第２図Ａに示す如きパルス幅変調
信号がトランジスタ３及び４の夫々のベースに供
給されたときはスイツチング素子を構成するトラ
ンジスタ１７及び１８の夫々のベースにこれと同
様のパルス幅変調信号が供給され、このトランジ
スタ１７及び１８を交互にオンオフし、このトラ
ンジスタ１７及び１８の夫々のエミツタの接続点
にこのパルス幅変調信号の増幅した信号を得、こ
の増幅されたパルス幅変調信号を低減通過フイル
タ２１を介してスピーカ２２に供給しているの
で、スピーカ２２より音声信号入力端子１に供給
される音声信号の再生音を得ることができる。
然しながら斯る第１図に於いては例えばトラン
ジスタ１７及び１８の夫々のベースに供給される
パルス幅変調信号が第２図Ａに示す如きであつた
ときトランジスタ１７、リターン電流処理用ダイ
オード１９、トランジスタ１８及びリターン電流
処理用ダイオード２０を夫々流れる電流I1，I2，
I3及びI4は夫々第２図Ｂ，Ｃ，Ｄ及びＥに示す如
くなり、このリターン電流処理用ダイオード１９
に電流I2が流れているときには出力電圧即ちトラ
ンジスタ１７及び１８の夫々のエミツタの接続点
に得られる電圧Voのレベルは第２図Ｇに示す如
くVcc＋Vf（Vfはダイオードの順方向降下電圧で
ある。）となり、トランジスタ１７に電流I1が流
れているときは出力電圧Voは第２図Ｇに示す如
くVcc−Vs（Vsはトランジスタのコレクタ−エ
ミツタ間飽和電圧である。）となり、このリター
ン電流処理用ダイオード２０に電流I4が流れてい
るときには出力電圧Voは第２図Ｇに示す如く−
Vcc−Vfとなり、トランジスタ１８に電流I3が流
れているときには出力電圧Voは第２図Ｇに示す
如く−Vcc＋Vsとなり、出力電圧Voの波形が振
幅方向の非線形所謂段差をもつたものとなる。こ
の様に出力電圧Voの波形が振幅方向の非線形と
なることは負荷抵抗器例えばスピーカ２２に供給
される信号に歪が生じ、出力音声信号が歪む原因
となる。第２図Ｆはトランジスタ１７及び１８の
夫々のエミツタの接続点より負荷抵抗器２２に流
れる電流I0である。
ジスタ１７及び１８の夫々のベースに供給される
パルス幅変調信号が第２図Ａに示す如きであつた
ときトランジスタ１７、リターン電流処理用ダイ
オード１９、トランジスタ１８及びリターン電流
処理用ダイオード２０を夫々流れる電流I1，I2，
I3及びI4は夫々第２図Ｂ，Ｃ，Ｄ及びＥに示す如
くなり、このリターン電流処理用ダイオード１９
に電流I2が流れているときには出力電圧即ちトラ
ンジスタ１７及び１８の夫々のエミツタの接続点
に得られる電圧Voのレベルは第２図Ｇに示す如
くVcc＋Vf（Vfはダイオードの順方向降下電圧で
ある。）となり、トランジスタ１７に電流I1が流
れているときは出力電圧Voは第２図Ｇに示す如
くVcc−Vs（Vsはトランジスタのコレクタ−エ
ミツタ間飽和電圧である。）となり、このリター
ン電流処理用ダイオード２０に電流I4が流れてい
るときには出力電圧Voは第２図Ｇに示す如く−
Vcc−Vfとなり、トランジスタ１８に電流I3が流
れているときには出力電圧Voは第２図Ｇに示す
如く−Vcc＋Vsとなり、出力電圧Voの波形が振
幅方向の非線形所謂段差をもつたものとなる。こ
の様に出力電圧Voの波形が振幅方向の非線形と
なることは負荷抵抗器例えばスピーカ２２に供給
される信号に歪が生じ、出力音声信号が歪む原因
となる。第２図Ｆはトランジスタ１７及び１８の
夫々のエミツタの接続点より負荷抵抗器２２に流
れる電流I0である。
本発明は斯る点に鑑み、上述の如き出力電圧
Vo波形の振幅方向の非線形に基づく出力信号の
歪を改善する様にしたものである。
Vo波形の振幅方向の非線形に基づく出力信号の
歪を改善する様にしたものである。
以下第３図を参照しながら本発明パルス幅変調
信号増幅回路の一実施例につき説明しよう。この
第３図に於いて第１図に対応する部分には同一符
号を付し、その詳細説明は省略する。
信号増幅回路の一実施例につき説明しよう。この
第３図に於いて第１図に対応する部分には同一符
号を付し、その詳細説明は省略する。
本例に於いてはスイツチング素子を構成するト
ランジスタ１７及び１８の夫々のエミツタの接続
点をリターン電流処理用ダイオード１９のアノー
ド及びリターン電流処理用ダイオード２０のカソ
ードに夫々接続し、このダイオード１９のカソー
ドをコンデンサ２３を介して正の直流電圧Vccが
供給される電源端子１０に接続すると共にダイオ
ード２０のアノードをコンデンサ２４を介して負
の直流電圧−Vccが供給される電源端子１５に接
続する。又２５は例えば20kHzの方形波信号を発
生する方形波信号発振回路を示し、この方形波発
振回路２５の出力信号をトランス２６の１次巻線
２６ａに供給し、又このトランス２６の２次巻線
２６ｂの一端をスイツチング素子を構成するnpn
形トランジスタ２７ａのベースに接続すると共に
この２次巻線２６ｂの他端をこのトランジスタ２
７ａのエミツタに接続し、このトランジスタ２７
ａのコレクタをダイオード１９及びコンデンサ２
３の接続点に接続する。又このトランス２６に２
次巻線２６ｂとは互に逆相の出力信号が得られる
如く巻装された３次巻線２６ｃを設け、この３次
巻線２６ｃの一端をスイツチング素子を構成する
npn形トランジスタ２７ｂのベースに接続すると
共にこの３次巻線２６ｃの他端をトランジスタ２
７ｂのエミツタに接続し、このトランジスタ２７
ｂのエミツタをダイオード２０及びコンデンサ２
４の接続点に接続する。又トランジスタ２７ａの
エミツタをトランジスタ２７ｂのコレクタに接続
し、このトランジスタ２７ａのエミツタ及びトラ
ンジスタ２７ｂのコレクタの接続点をトランス２
８の１次巻線２８ａを介して接地する。この場合
トランス２６の２次巻線２６ｂ及び３次巻線２６
ｃは互に逆相の信号が得られる如く巻装されてい
るのでトランジスタ２７ａ及び２７ｂは方形波信
号発振回路２５の出力信号により交互にオンオフ
する。又このトランス２８の２次巻線２８ｂの一
端を接地すると共にこの２次巻線２８ｂの他端を
ダイオード２９のアノード及びダイオード３０の
カソードに夫々接続し、このダイオード２９のカ
ソードを電源端子１０に接続すると共にこのダイ
オード３０のアノードを電源端子１５に接続す
る。この場合トランジスタ１７及び１８の夫々の
コレクタ−エミツタ間飽和電圧をVs、ダイオー
ド１９，２０，２９及び３０の夫々の順方向降下
電圧をVfとし、又トランジスタ２７ａ及び２７
ｂとしては電流容量の小さいものが使用できるの
で、このコレクタ−エミツタ間飽和電圧は極めて
小さく、之を無視し得るものを使用したときに於
いて、トランス２８の１次巻線２８ａの巻数を
N1、２次巻線２８ｂの巻数をN2としたとき Ｎ２／Ｎ１≒Ｖｃｃ＋Ｖｆ／Ｖｃｃ−（Ｖｆ＋Ｖ
ｓ） を満足する如く設定する。又この場合トランス２
８の１次巻線２８ａの大地側をクール側とすると
共に２次巻線２８ｂの一端即ち大地側をホツト側
とする如くする。その他は第１図と同様に構成す
る。
ランジスタ１７及び１８の夫々のエミツタの接続
点をリターン電流処理用ダイオード１９のアノー
ド及びリターン電流処理用ダイオード２０のカソ
ードに夫々接続し、このダイオード１９のカソー
ドをコンデンサ２３を介して正の直流電圧Vccが
供給される電源端子１０に接続すると共にダイオ
ード２０のアノードをコンデンサ２４を介して負
の直流電圧−Vccが供給される電源端子１５に接
続する。又２５は例えば20kHzの方形波信号を発
生する方形波信号発振回路を示し、この方形波発
振回路２５の出力信号をトランス２６の１次巻線
２６ａに供給し、又このトランス２６の２次巻線
２６ｂの一端をスイツチング素子を構成するnpn
形トランジスタ２７ａのベースに接続すると共に
この２次巻線２６ｂの他端をこのトランジスタ２
７ａのエミツタに接続し、このトランジスタ２７
ａのコレクタをダイオード１９及びコンデンサ２
３の接続点に接続する。又このトランス２６に２
次巻線２６ｂとは互に逆相の出力信号が得られる
如く巻装された３次巻線２６ｃを設け、この３次
巻線２６ｃの一端をスイツチング素子を構成する
npn形トランジスタ２７ｂのベースに接続すると
共にこの３次巻線２６ｃの他端をトランジスタ２
７ｂのエミツタに接続し、このトランジスタ２７
ｂのエミツタをダイオード２０及びコンデンサ２
４の接続点に接続する。又トランジスタ２７ａの
エミツタをトランジスタ２７ｂのコレクタに接続
し、このトランジスタ２７ａのエミツタ及びトラ
ンジスタ２７ｂのコレクタの接続点をトランス２
８の１次巻線２８ａを介して接地する。この場合
トランス２６の２次巻線２６ｂ及び３次巻線２６
ｃは互に逆相の信号が得られる如く巻装されてい
るのでトランジスタ２７ａ及び２７ｂは方形波信
号発振回路２５の出力信号により交互にオンオフ
する。又このトランス２８の２次巻線２８ｂの一
端を接地すると共にこの２次巻線２８ｂの他端を
ダイオード２９のアノード及びダイオード３０の
カソードに夫々接続し、このダイオード２９のカ
ソードを電源端子１０に接続すると共にこのダイ
オード３０のアノードを電源端子１５に接続す
る。この場合トランジスタ１７及び１８の夫々の
コレクタ−エミツタ間飽和電圧をVs、ダイオー
ド１９，２０，２９及び３０の夫々の順方向降下
電圧をVfとし、又トランジスタ２７ａ及び２７
ｂとしては電流容量の小さいものが使用できるの
で、このコレクタ−エミツタ間飽和電圧は極めて
小さく、之を無視し得るものを使用したときに於
いて、トランス２８の１次巻線２８ａの巻数を
N1、２次巻線２８ｂの巻数をN2としたとき Ｎ２／Ｎ１≒Ｖｃｃ＋Ｖｆ／Ｖｃｃ−（Ｖｆ＋Ｖ
ｓ） を満足する如く設定する。又この場合トランス２
８の１次巻線２８ａの大地側をクール側とすると
共に２次巻線２８ｂの一端即ち大地側をホツト側
とする如くする。その他は第１図と同様に構成す
る。
本発明は上述の如く構成されているので、パル
ス幅変調回路２の出力側に第２図Ａに示す如きパ
ルス幅変調信号が得られ、之がトランジスタ３及
び４の夫々のベースに供給されたとき、このパル
ス幅変調信号がスイツチング素子を構成するトラ
ンジスタ１７及び１８の夫々のベースに供給さ
れ、このトランジスタ１７及び１８を交互にオン
オフし、このトランジスタ１７及び１８の夫々の
エミツタの接続点にこのパルス幅変調信号の増幅
された信号が得られ、この増幅されたパルス幅変
調信号が低域通過フイルタ２１を介してスピーカ
２２に供給されるので、このスピーカ２２より音
声信号入力端子１に供給される音声信号の再生音
を得ることができる。
ス幅変調回路２の出力側に第２図Ａに示す如きパ
ルス幅変調信号が得られ、之がトランジスタ３及
び４の夫々のベースに供給されたとき、このパル
ス幅変調信号がスイツチング素子を構成するトラ
ンジスタ１７及び１８の夫々のベースに供給さ
れ、このトランジスタ１７及び１８を交互にオン
オフし、このトランジスタ１７及び１８の夫々の
エミツタの接続点にこのパルス幅変調信号の増幅
された信号が得られ、この増幅されたパルス幅変
調信号が低域通過フイルタ２１を介してスピーカ
２２に供給されるので、このスピーカ２２より音
声信号入力端子１に供給される音声信号の再生音
を得ることができる。
又トランジスタ１７及び１８の夫々のベースに
例えば第２図Ａに示す如きパルス幅変調信号が供
給されたとき、第１図例と同様にトランジスタ１
７、リターン電流処理用ダイオード１９、トラン
ジスタ１８及びリターン電流処理用ダイオード２
０に夫々第２図Ｂ，Ｃ，Ｄ及びＥに示す如き電流
I1，I2，I3及びI4が流れる。この場合にトランジス
タ２７ａ，２７ｂの夫々のオン時の抵抗値を零
（飽和電圧を零）としたときに於いて、ダイオー
ド１９及びコンデンサ２３の接続点ｂの電圧が
Vcc−（Vf＋Vs）のときでトランジスタ２７ａが
オンのときトランジスタ２７ａのエミツタ及びト
ランジスタ２７ｂのコレクタの接続点ｄにはこの
Vcc−（Vf＋Vs）の電圧が発生し、トランス２８
の２次巻線２８ｂ及びダイオード２９，３０の接
続点ｅには −Ｎ２／Ｎ１（Vcc−Vf−Vs）＝−Vcc−Vf の電圧が発生する。従つてダイオード３０の電圧
降下がVfであるので点ｂの電圧が更に上昇しよ
うとしたときはこのダイオード３０がオンとなり
負の直流電圧−Vccが供給される電源端子１５の
方向に電流が流れ、このためトランジスタ１７及
び１８の夫夫のエミツタの接続点ａの出力電圧
VoがVcc−Vs以上に上昇しようとしたときはリ
ターン電流処理用ダイオード１９がオンし、この
上昇分に係る電荷を負の電源端子１５にリターン
することになる。
例えば第２図Ａに示す如きパルス幅変調信号が供
給されたとき、第１図例と同様にトランジスタ１
７、リターン電流処理用ダイオード１９、トラン
ジスタ１８及びリターン電流処理用ダイオード２
０に夫々第２図Ｂ，Ｃ，Ｄ及びＥに示す如き電流
I1，I2，I3及びI4が流れる。この場合にトランジス
タ２７ａ，２７ｂの夫々のオン時の抵抗値を零
（飽和電圧を零）としたときに於いて、ダイオー
ド１９及びコンデンサ２３の接続点ｂの電圧が
Vcc−（Vf＋Vs）のときでトランジスタ２７ａが
オンのときトランジスタ２７ａのエミツタ及びト
ランジスタ２７ｂのコレクタの接続点ｄにはこの
Vcc−（Vf＋Vs）の電圧が発生し、トランス２８
の２次巻線２８ｂ及びダイオード２９，３０の接
続点ｅには −Ｎ２／Ｎ１（Vcc−Vf−Vs）＝−Vcc−Vf の電圧が発生する。従つてダイオード３０の電圧
降下がVfであるので点ｂの電圧が更に上昇しよ
うとしたときはこのダイオード３０がオンとなり
負の直流電圧−Vccが供給される電源端子１５の
方向に電流が流れ、このためトランジスタ１７及
び１８の夫夫のエミツタの接続点ａの出力電圧
VoがVcc−Vs以上に上昇しようとしたときはリ
ターン電流処理用ダイオード１９がオンし、この
上昇分に係る電荷を負の電源端子１５にリターン
することになる。
又ダイオード２０及びコンデンサ２４の接続点
ｃの電圧が−Vcc＋（Vf＋Vs）のときでトランジ
スタ２７ｂがオンのときｄ点には−Vcc＋（Vf＋
Vs）の電圧が発生し、ｅ点には −Ｎ２／Ｎ１（−Vcc＋Vf＋Vs）＝Vcc＋Vf の電圧が発生する。従つてダイオード２９の電圧
降下がVfであるので点ｃの電圧が更に下がろう
としたときはダイオード２９がオンとなり正の直
流電圧Vccが供給される電源端子１０の方向に電
流が流れ、このためトランジタ１７及び１８の
夫々のエミツタの接続点ａの出力電圧Voが−Vcc
＋Vs以下に下がろうとしたときはリターン電流
処理用ダイオード２０がオンし、この降下分に係
る電荷を正の電源端子１０にリターンすることに
なる。
ｃの電圧が−Vcc＋（Vf＋Vs）のときでトランジ
スタ２７ｂがオンのときｄ点には−Vcc＋（Vf＋
Vs）の電圧が発生し、ｅ点には −Ｎ２／Ｎ１（−Vcc＋Vf＋Vs）＝Vcc＋Vf の電圧が発生する。従つてダイオード２９の電圧
降下がVfであるので点ｃの電圧が更に下がろう
としたときはダイオード２９がオンとなり正の直
流電圧Vccが供給される電源端子１０の方向に電
流が流れ、このためトランジタ１７及び１８の
夫々のエミツタの接続点ａの出力電圧Voが−Vcc
＋Vs以下に下がろうとしたときはリターン電流
処理用ダイオード２０がオンし、この降下分に係
る電荷を正の電源端子１０にリターンすることに
なる。
従つてトランジスタ２７ａ及び２７ｂが交互に
オンオフし、上述動作を順次繰り返したときはｂ
点の電圧は常にVcc−（Vf＋Vs）を保持し、又ｃ
点の電圧は常に−Vcc＋（Vf＋Vs）を保持するこ
とになる。この為ダイオード１９に電流I2が流れ
ているときの出力電圧Voの振幅も第２図Ｈに示
す如くトランジスタ１７に電流I1が流れていると
きの振幅Vcc−Vsと等しくなり、又ダイオード２
０に電流I4が流れているときの出力電圧Voの振幅
も第２図Ｈに示す如くトランジスタ１８に電流I3
が流れているときの振幅−Vcc＋Vsと等しくな
り、出力信号の振幅方向は線形となる。
オンオフし、上述動作を順次繰り返したときはｂ
点の電圧は常にVcc−（Vf＋Vs）を保持し、又ｃ
点の電圧は常に−Vcc＋（Vf＋Vs）を保持するこ
とになる。この為ダイオード１９に電流I2が流れ
ているときの出力電圧Voの振幅も第２図Ｈに示
す如くトランジスタ１７に電流I1が流れていると
きの振幅Vcc−Vsと等しくなり、又ダイオード２
０に電流I4が流れているときの出力電圧Voの振幅
も第２図Ｈに示す如くトランジスタ１８に電流I3
が流れているときの振幅−Vcc＋Vsと等しくな
り、出力信号の振幅方向は線形となる。
従つて本発明に依れば出力電圧Vo波形の振幅
方向の非線形に基づく出力信号の歪を改善するこ
とができる。
方向の非線形に基づく出力信号の歪を改善するこ
とができる。
又第４図及び第５図は夫々本発明の他の実施例
を示す。第３図例に於いてはスイツチング素子を
構成するトランジスタ１７及び１８より成るスイ
ツチング回路をエミツタ−フオロワスイツチング
回路構成としたが第４図はコレクタ−フオロワス
イツチング回路構成とした例であり、第５図はド
レインフオロワスイツチング回路構成とした例で
ある。
を示す。第３図例に於いてはスイツチング素子を
構成するトランジスタ１７及び１８より成るスイ
ツチング回路をエミツタ−フオロワスイツチング
回路構成としたが第４図はコレクタ−フオロワス
イツチング回路構成とした例であり、第５図はド
レインフオロワスイツチング回路構成とした例で
ある。
即ち第４図に於いてはトランジスタ３のコレク
タをnpn形トランジスタ３１及びpnp形トランジ
スタ３２の夫々のベースに接続し、このトランジ
スタ３１及び３２の夫々のベースの接続点を抵抗
器３３を介して電源端子１０に接続し、トランジ
スタ３１のコレクタを電源端子１０に接続し、又
トランジスタ３１及び３２の夫々のエミツタを互
に接続し、このエミツタの接続点をスイツチング
素子を構成するpnp形トランジスタ１７ａのベー
スに接続し、トランジスタ３２のコレクタをバイ
アス設定用の電池３４を介して電源端子１０に接
続し、又トランジスタ４のコレクタをnpn形トラ
ンジスタ３５及びpnp形トランジスタ３６の夫々
のベースに接続し、このトランジスタ３５及び３
６の夫々のベースの接続点を抵抗器３７を介して
電源端子１５に接続し、トランジスタ３５のコレ
クタをバイアス設定用の電池３８を介して電源端
子１５に接続し、又トランジスタ３５及び３６の
夫夫のエミツタを互に接続し、このエミツタの接
続点をスイツチング素子を構成するnpn形トラン
ジスタ１８ａのベースに接続し、トランジスタ３
６のコレクタを電源端子１５に接続し、又トラン
ジスタ３５及び３６の夫々のベースの接続点を２
個のダイオード３９及び４０の直列回路を介して
トランジスタ３１及び３２の夫々のベースの接続
点に接続し、このダイオード３９及び４０の接続
点をトランジスタ１７ａ及び１８ａの夫々のコレ
クタの互の接続点に接続し、このトランジスタ１
７ａ及び１８ａの夫々のコレクタの接続点をリタ
ーン電流処理用ダイオード１９及び２０の接続点
に接続すると共にこのコレクタの接続点を低域通
過フイルタ２１を介して負荷抵抗器２２に接続す
る様にし、トランジスタ１７ａのエミツタを電源
端子１０に接続し、又トランジスタ１８ａのエミ
ツタを電源端子１５に接続し、その他は第３図と
同様に構成する様にしたものである。斯る第４図
は上述第３図例に於いてスイツチング回路をコレ
クタフオロワスイツチング回路構成としたもので
あり、この第４図に於いても第３図例同様の作用
効果があることは容易に理解できよう。
タをnpn形トランジスタ３１及びpnp形トランジ
スタ３２の夫々のベースに接続し、このトランジ
スタ３１及び３２の夫々のベースの接続点を抵抗
器３３を介して電源端子１０に接続し、トランジ
スタ３１のコレクタを電源端子１０に接続し、又
トランジスタ３１及び３２の夫々のエミツタを互
に接続し、このエミツタの接続点をスイツチング
素子を構成するpnp形トランジスタ１７ａのベー
スに接続し、トランジスタ３２のコレクタをバイ
アス設定用の電池３４を介して電源端子１０に接
続し、又トランジスタ４のコレクタをnpn形トラ
ンジスタ３５及びpnp形トランジスタ３６の夫々
のベースに接続し、このトランジスタ３５及び３
６の夫々のベースの接続点を抵抗器３７を介して
電源端子１５に接続し、トランジスタ３５のコレ
クタをバイアス設定用の電池３８を介して電源端
子１５に接続し、又トランジスタ３５及び３６の
夫夫のエミツタを互に接続し、このエミツタの接
続点をスイツチング素子を構成するnpn形トラン
ジスタ１８ａのベースに接続し、トランジスタ３
６のコレクタを電源端子１５に接続し、又トラン
ジスタ３５及び３６の夫々のベースの接続点を２
個のダイオード３９及び４０の直列回路を介して
トランジスタ３１及び３２の夫々のベースの接続
点に接続し、このダイオード３９及び４０の接続
点をトランジスタ１７ａ及び１８ａの夫々のコレ
クタの互の接続点に接続し、このトランジスタ１
７ａ及び１８ａの夫々のコレクタの接続点をリタ
ーン電流処理用ダイオード１９及び２０の接続点
に接続すると共にこのコレクタの接続点を低域通
過フイルタ２１を介して負荷抵抗器２２に接続す
る様にし、トランジスタ１７ａのエミツタを電源
端子１０に接続し、又トランジスタ１８ａのエミ
ツタを電源端子１５に接続し、その他は第３図と
同様に構成する様にしたものである。斯る第４図
は上述第３図例に於いてスイツチング回路をコレ
クタフオロワスイツチング回路構成としたもので
あり、この第４図に於いても第３図例同様の作用
効果があることは容易に理解できよう。
又第５図はトランジスタ３のコレクタをダイオ
ード４１及び４２の夫々のカソードに夫々接続
し、このダイオード４１のアノードをnpn形トラ
ンジスタ４３及びpnp形トランジスタ４４の夫々
のベースに接続し、之等トランジスタ４３及び４
４の夫々のベース接続点を抵抗器４５を介して電
源端子１０に接続し、トランジスタ４３のコレク
タを電源端子１０に接続し、又ダイオード４２の
アノードをトランジスタ４４のコレクタに接続す
ると共にこのトランジスタ４４のコレクタをバイ
アス設定用の電池４６を介して電源端子１０に接
続し、又トランジスタ４３及び４４の夫々のエミ
ツタを互に接続し、この接続点をスイツチング素
子を構成する電界効果トランジスタ４７のゲート
に接続する。又トランジスタ４のコレクタをダイ
オード４８及び４９の夫々のアノードに接続し、
このダイオード４８のカソードをnpn形トランジ
スタ５０及びpnp形トランジスタ５１の夫々のベ
ースに接続し、之等トランジスタ５０及び５１の
夫々のベースの接続点を抵抗器５２を介して電源
端子１５に接続し、又トランジスタ５１のコレク
タを電源端子１５に接続し、又ダイオード４９の
カソードをトランジスタ５０のコレクタに接続す
ると共にこのトランジスタ５０のコレクタをバイ
アス設定用の電池５３を介して電源端子１５に接
続し、之等トランジスタ５０及び５１の夫々のエ
ミツタを互に接続し、このエミツタの接続点を電
界効果トランジスタ５４のゲートに接続する。こ
の電界効果トランジスタ４７及び５４の夫々のソ
ースを夫々電源端子１０及び１５に夫々接続し、
この電界効果トランジスタ４７のドレインをダイ
オード５５及び５６の直列回路を介して電界効果
トランジスタ５４のドレインに接続し、このダイ
オード５５及び５６の接続点をリターン電流処理
用ダイオード１９及び２０の接続点に接続すると
共にこのダイオード５５及び５６の接続点を低域
通過フイルタ２１を介して負荷抵抗器２２に接続
する様にする。その他は第３図と同様に構成す
る。
ード４１及び４２の夫々のカソードに夫々接続
し、このダイオード４１のアノードをnpn形トラ
ンジスタ４３及びpnp形トランジスタ４４の夫々
のベースに接続し、之等トランジスタ４３及び４
４の夫々のベース接続点を抵抗器４５を介して電
源端子１０に接続し、トランジスタ４３のコレク
タを電源端子１０に接続し、又ダイオード４２の
アノードをトランジスタ４４のコレクタに接続す
ると共にこのトランジスタ４４のコレクタをバイ
アス設定用の電池４６を介して電源端子１０に接
続し、又トランジスタ４３及び４４の夫々のエミ
ツタを互に接続し、この接続点をスイツチング素
子を構成する電界効果トランジスタ４７のゲート
に接続する。又トランジスタ４のコレクタをダイ
オード４８及び４９の夫々のアノードに接続し、
このダイオード４８のカソードをnpn形トランジ
スタ５０及びpnp形トランジスタ５１の夫々のベ
ースに接続し、之等トランジスタ５０及び５１の
夫々のベースの接続点を抵抗器５２を介して電源
端子１５に接続し、又トランジスタ５１のコレク
タを電源端子１５に接続し、又ダイオード４９の
カソードをトランジスタ５０のコレクタに接続す
ると共にこのトランジスタ５０のコレクタをバイ
アス設定用の電池５３を介して電源端子１５に接
続し、之等トランジスタ５０及び５１の夫々のエ
ミツタを互に接続し、このエミツタの接続点を電
界効果トランジスタ５４のゲートに接続する。こ
の電界効果トランジスタ４７及び５４の夫々のソ
ースを夫々電源端子１０及び１５に夫々接続し、
この電界効果トランジスタ４７のドレインをダイ
オード５５及び５６の直列回路を介して電界効果
トランジスタ５４のドレインに接続し、このダイ
オード５５及び５６の接続点をリターン電流処理
用ダイオード１９及び２０の接続点に接続すると
共にこのダイオード５５及び５６の接続点を低域
通過フイルタ２１を介して負荷抵抗器２２に接続
する様にする。その他は第３図と同様に構成す
る。
斯る第５図は上述第３図例に於けるスイツチン
グ回路をドレインフオロワスイツチング回路構成
としたものであり、この第５図に於いても第３図
例同様の作用効果があることは容易に理解できよ
う。ただしこの第５図例に於いては電界効果トラ
ンジスタ４７，５４の飽和電圧をVsとしたと
き、電界効果トランジスタ４７に電流I1が流れて
いるときの出力点即ちダイオード５５及び５６の
接続点ａの出力電圧がVcc−（Vs＋2Vf）とな
り、又電界効果トランジスタ５４に電流I3が流れ
ているときのａ点の出力電圧が−Vcc＋（Vs＋
2Vf）となるので点ｂ及びｃの電圧がVcc−（Vs
＋2Vf）及び−Vcc＋（Vs＋2Vf）となる如くトラ
ンス２８の１次巻線２８ａの巻数N1及び２次巻
線２８ｂの巻数N2を選定する如くする。
グ回路をドレインフオロワスイツチング回路構成
としたものであり、この第５図に於いても第３図
例同様の作用効果があることは容易に理解できよ
う。ただしこの第５図例に於いては電界効果トラ
ンジスタ４７，５４の飽和電圧をVsとしたと
き、電界効果トランジスタ４７に電流I1が流れて
いるときの出力点即ちダイオード５５及び５６の
接続点ａの出力電圧がVcc−（Vs＋2Vf）とな
り、又電界効果トランジスタ５４に電流I3が流れ
ているときのａ点の出力電圧が−Vcc＋（Vs＋
2Vf）となるので点ｂ及びｃの電圧がVcc−（Vs
＋2Vf）及び−Vcc＋（Vs＋2Vf）となる如くトラ
ンス２８の１次巻線２８ａの巻数N1及び２次巻
線２８ｂの巻数N2を選定する如くする。
尚本発明は上述実施例に限らず本発明の要旨を
逸脱することなく、その他種々の構成が取り得る
ことは勿論である。
逸脱することなく、その他種々の構成が取り得る
ことは勿論である。
第１図は従来のパルス幅変調信号増幅回路の例
を示す構成図、第２図は本発明の説明に供する線
図、第３図は本発明パルス幅変調信号増幅回路の
一実施例を示す構成図、第４図及び第５図は夫々
本発明の他の実施例を示す構成図である。 １は音声入力端子、２はパルス幅変調回路、１
０は正の直流電圧Vccが供給される電源端子、１
５は負の直流電圧−Vccが供給される電源端子、
１７，１８，２７ａ及び２７ｂは夫々トランジス
タ、１９，２０，２９及び３０は夫々ダイオー
ド、２３及び２４は夫々コンデンサ、２５は方形
波信号発振回路、２６及び２８は夫夫トランスで
ある。
を示す構成図、第２図は本発明の説明に供する線
図、第３図は本発明パルス幅変調信号増幅回路の
一実施例を示す構成図、第４図及び第５図は夫々
本発明の他の実施例を示す構成図である。 １は音声入力端子、２はパルス幅変調回路、１
０は正の直流電圧Vccが供給される電源端子、１
５は負の直流電圧−Vccが供給される電源端子、
１７，１８，２７ａ及び２７ｂは夫々トランジス
タ、１９，２０，２９及び３０は夫々ダイオー
ド、２３及び２４は夫々コンデンサ、２５は方形
波信号発振回路、２６及び２８は夫夫トランスで
ある。
Claims (1)
- １ パルス幅変調信号により交互にオンオフする
第１及び第２のスイツチング素子の直列回路を有
し、該直列回路の一端及び他端を夫々正及び負の
直流電源に接続し、上記第１及び第２のスイツチ
ング素子の接続点を第１のリターン電流処理用ダ
イオード及び第１のコンデンサの直列回路を介し
て上記正の直流電源に接続すると共に上記第１及
び第２のスイツチング素子の接続点を第２のリタ
ーン電流処理用ダイオード及び第２のコンデンサ
の直列回路を介して上記負の直流電源に接続し、
上記第１及び第２のスイツチング素子の接続点を
低域通過フイルターを介して負荷に接続する様に
し、上記第１のリターン電流処理用ダイオード及
び第１のコンデンサの接続点を所定周波数で交互
にオン・オフする第３及び第４のスイツチング素
子の直列回路を介して上記第２のリターン電流処
理用ダイオード及び第２のコンデンサの接続点に
接続し、該第３及び第４のスイツチング素子の接
続点をトランスの１次巻線の一端に接続し、第１
次巻線の他端及び該トランスの２次巻線の他端を
夫々接地し、該２次巻線の一端を第３のダイオー
ドのアノード及び第４のダイオードのカソードに
夫々接続し、該第３のダイオードのカソードを上
記正の直流電源に接続すると共に該第４のダイオ
ードのアノードを上記負の直流電源に接続する様
にしたことを特徴とするパルス幅変調信号増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6284279A JPS55154810A (en) | 1979-05-22 | 1979-05-22 | Amplifying circuit for pulse-width-modulated signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6284279A JPS55154810A (en) | 1979-05-22 | 1979-05-22 | Amplifying circuit for pulse-width-modulated signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55154810A JPS55154810A (en) | 1980-12-02 |
| JPS6238885B2 true JPS6238885B2 (ja) | 1987-08-20 |
Family
ID=13211957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6284279A Granted JPS55154810A (en) | 1979-05-22 | 1979-05-22 | Amplifying circuit for pulse-width-modulated signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55154810A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59122005A (ja) * | 1982-12-27 | 1984-07-14 | Pioneer Electronic Corp | パルス幅変調電力増幅器 |
| JP2002345071A (ja) * | 2001-05-11 | 2002-11-29 | Sony Corp | 音声信号再生装置 |
-
1979
- 1979-05-22 JP JP6284279A patent/JPS55154810A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55154810A (en) | 1980-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2762870A (en) | Push-pull complementary type transistor amplifier | |
| US4249136A (en) | PWM Signal power amplifier | |
| JPS644375B2 (ja) | ||
| US3537023A (en) | Class b transistor power amplifier | |
| US4087759A (en) | Power amplifier devices | |
| US4401954A (en) | Power amplifier | |
| US4045744A (en) | Low-frequency power amplifier | |
| US4631419A (en) | Transistor switch and driver circuit | |
| US4021748A (en) | Amplifier with field effect transistors having triode-type dynamic characteristics | |
| US4182992A (en) | Pulse width modulated signal amplifier | |
| JPS59207715A (ja) | 増幅器 | |
| US3999143A (en) | Pulse width modulated signal amplifier | |
| JPH0580164B2 (ja) | ||
| US4347481A (en) | Pulse width modulated signal amplifier | |
| US4205273A (en) | Pulse signal amplifier | |
| US4318050A (en) | AM Detecting circuit | |
| JPS6040018Y2 (ja) | 電力増幅回路 | |
| US2955258A (en) | Semi-conductor signal amplifier circuit | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS6221070Y2 (ja) | ||
| US3417339A (en) | Push-pull transistor amplifiers with transformer coupled driver | |
| JPH04208702A (ja) | 周波数変換回路 | |
| JPH0233384Y2 (ja) | ||
| JPH0514579Y2 (ja) |