JPS6238916A - デ−タ処理システムの立上げ方式 - Google Patents

デ−タ処理システムの立上げ方式

Info

Publication number
JPS6238916A
JPS6238916A JP60178894A JP17889485A JPS6238916A JP S6238916 A JPS6238916 A JP S6238916A JP 60178894 A JP60178894 A JP 60178894A JP 17889485 A JP17889485 A JP 17889485A JP S6238916 A JPS6238916 A JP S6238916A
Authority
JP
Japan
Prior art keywords
startup
rise
control processor
trouble
subsystem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60178894A
Other languages
English (en)
Inventor
Masanobu Inoue
井上 政信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60178894A priority Critical patent/JPS6238916A/ja
Publication of JPS6238916A publication Critical patent/JPS6238916A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデータ処理システムの立上げに関し、特にシス
テム立上は時に装置障害が発生した場合でも斯かる障害
を取除き、確実にシステムを立上げることができる立上
げ方式に関する。
(従来の技術) データ処理システムの立上げを行う場合、まず中央処理
装置、入出力制御装置、および主記憶装置から構成され
る本体系サブシステムのイニシャライズや初期ファーム
ウェアロードのような初期化を行い、その構成を決定し
たのちにイニシャルプログラムロード(IPL)を行い
、オペレーティングシステムの立上げを行う。従来のシ
ステム立上げ方式においては、各装置のイニシャライズ
のみを行ってシステムを立上げるため、故障状態にある
装置も含めて立上げた場合、オペレーティングシステム
に制御が渡シ、ジョブを運用する段階になって故障を検
出し、システムがダウンする場合や、システム立上げ中
に障害が検出された場合においてはシステムの立上げが
できないという問題が発生している。故障状態にある装
置を立上げ対象装置として組入れてし捷うケースは、例
えば前回のシステム運用中に成る装置の故障が発生し、
フォールバック処理によりその装置を切離し再度、その
故障装置を立上げの対象装置としてしまうようなことが
往々にして発生することがある。
故障装置を誤ってシステム立上げ対象としてしまったり
、あるいはシステム立上げ中の障害による影響によりシ
ステム立上けが失敗することを避けるため初期診断方式
が公知である。初期診断方式は、システム立上げのイニ
シャライズ過程で、まず各装置の診断を実行し、その診
断結果により診断が成功した装置のみをシステムの立上
げ対象として採用し、これによって系を構成し、診断で
エラーが検出された装置は立上げ対象から除外すること
により正常な装置だけで立上げを行うものである。
(発明が解決しようとする問題点) 上述した従来のデータ処理システム立上は方式でけ、初
期診断を実施しないシステムで障害装置がシステム立上
げ対象として組込まれた場合に(Jシステムが立上がら
ないか、あるいけ立上がったとしても即刻ダウンしてし
甘うという問題があり、初期診断を実施したとしても以
下のような欠点がある。
本診断は一般的にはマイクロ診断により実現されるが、
診断により100%の障害検出率を達成することは不可
能であるといら欠点があり、いくらかの障害は未検出と
してすり抜けてしまい、本方式でも完全な解決とけなり
得ないという欠点がある。
さらに、診断集貨時間がシステム立上げ時間に加わるた
め、全体の立上げ時間が増加するという問題があり、診
断プログラムが各装置種別ごとに作られる場合、その開
発量が非常に膨大になるという問題がある。
本発明の目的は、本体系サブシステムのシステム立上げ
中の状態をシステム制御プロセサにより監視し、立上げ
中に障害が発生した場合でも故障装置を自動的に切離し
、再立上げ処理を行うことにより上記欠点を除去し、シ
ステムの立上げを確実に行うことができるように構成し
たデータ処理システムの立上げ方式を提供することにあ
る。
(問題点を解決するたぬの手段) 本発明によるデータ処理システムの立上は方式は本体系
サブシステムと、システム制御プロセサとを具備して構
成したものである。
本体系サブシステムは中央処理装置、入出力処理装置、
ならびに主記憶装置を備え、各装置に接続されたメモリ
制御装置を含み、システムイニシャライズ、イニシャル
プログラムロード、ならびにOSの立上げを行った後に
立上げの終了を通知することができるものである。
システム制御プロセサは、OSの立上げを指示した後に
本体系サブシステムにおいて立上けが正常に終了したか
否かを監視するとともに、立上げ時に各装置ごとに立上
げの対象とすることができるか否かを制御し、障害によ
り立上げが失敗したときには障害装置を切離して再度立
上げを実行するだめのものである。
(実施例) 次に、本発明について図面を参照して説明する。
第1図は、本発明によるデータ処理システムの立上げ方
式を実現する一実施例を示すブロック図である。本実施
例では、それぞれ2台の主記憶装置10.11と、中央
処理装置t13.14と、入出力処理装置15.16と
、それらの各装置間を接続するためのメモリ制御装置1
2とから成る本体系サブシステム、ならびに本体系サブ
システムの配下に動作するC RT/K B装置21と
、パネル22とに接続されたシステム制御プロセサ2゜
から構成される。
中央処理装置13.14けメモリ制御装置12を介して
主記憶装置10.11をアクセスし、主記憶装置10.
11に格納されたプログラムを順次読出して実行する。
入出力処理装置15.16は中央処理装置13.14か
ら発行きれる入出力命令に従い、その配下に接続された
入出力袋W(図示していない)と主記憶装置10.11
との間でデータの転送を制御するものである。
第1図においては、それぞt12台の中央処理装置13
.14と入出力処理装置15.16と、主記憶装置10
.11とを有しているが、各装置は最低1台が有効であ
れはシステムの運転は可能である。
次に、本発明に関連するシステム立上げの手順について
説明する。システム立上げの起動は、オペレータがパネ
ル22上の”B 00 T”スイッチを押下げることに
より起動きれる。”B 00 T”スイッチの押下げに
より、パネル22から信号線109を介して″BOOT
”信号がシステム制御プ0セ−!j−20に伝えられる
。システム制御プロセサ20け、信号線107を介して
システム立上げ情報と共に立上げ指示をメモリ制御装置
12に送出する。メモリ制御装置12では、システム制
御プロセサ20からの指示により立上げ対象装置のイニ
シャライズを行い、本体系サブシステムの構成を決定し
、レディ状態とした後、■PL(イニシャルプログラム
ロード)のロードパス番号により指定された入出力装置
からのIPL動作を実行し、初期プログラムを主記憶装
置10.11にロードする。この後、中央処理装置13
.14での初期プログラムの実行に制御を渡す。
初期プログラムの実行によりオペレーティングシステム
(OS)の立上げを行い、それに制御を渡すことにより
システムの立上げを完了する。
ここで、本発明を特徴づけるシステム立上げに関連する
立上げ構成レジスタについて説明する。
立上げ構成レジスタは、第2図の番号50に示すように
組込み、および切離しが対象装置単位に1ビツトづつ対
応つけらねるレジスタである。
第2図の立上げ構成レジスタ50の各ビットは、以下の
第1表の通り各装置に対応づけられている。
(第1表) 第1表において、例えばピッ)RCOが論理11#の場
合には、主記憶装置10が立上げ対象装置であることを
意味し、論理10#の場合には立上げ対象外の装置であ
ることを意味する。
立上げ構成レジスタ50はシステム制御プロセサ20に
より管理され、メモリ制御装置12へのシステム立上げ
指示を行う時に立上げ構成レジスタ50の内容がメモリ
制御装ft12へ通知される。
メモリ制御装置12け、該当するビットの論理″″1”
に対応する装置だけを接続して本体系サブシステムを構
成し、イニシャライズを行う。
第3図は、本発明によるデータ処理システムの立上げ方
式を示すフローチャートである。
第3図においてパネル22からの″BOOT”指示によ
りシステム制御プロセサ20け立上げ構成レジスタ50
の初期化と、再立上げカウンタの初期化とを行う。した
がって、システムに接続されていて、システム立上げの
対象となる装置のビットのみを論理11”とし、他のビ
ットは論理@0”に設定することにより立上げ構成レジ
スタ50け初期化される。次に、システム制御装置20
けメモリ制御装置12にシステム立上げ情報と共に立上
げの指示を行う。メモリ制御装置12は先に述べたよう
に立上げ対象装置のイニシャライズを行い、本体系サブ
システムを構成してIPL動作を行い、オペレーティン
グシステムC08)の立上げを行う。立上げが正常に完
了すると、OSはシステム制御プロ上す20のシステム
立上げ終了を通知する。
一方、システム制御プロセサ20け立上げ指示を行った
後、監視タイマを起動することによる時間監視、立上げ
終了通知の受信、および本体系サブシステムで障害が発
生するか否かの監視を行い、上船立上げ終了通知を受(
Mするとシステムが正常に立上がったことをg識して立
上げ完了表示を行う。
システム立上げ動作中に本体系サブシステム内で障害が
発生した場合には、立上げ動作は直ちに停止され、シス
テム制御プロセサ20に上記状態が通知される。斯かる
通知によりシステム制御プロセサ20は障害の詳細情報
を読出すと共に再立上げカウンタ(図示してない)の更
新を行い、上記カウンタの内容が規定値をオーバフロー
L fr場合には立上げの失敗を表示して終了する。上
記カウンタの内容が規定値内であれば障害詳細情報によ
り障害装置を識別し、その装置に対応する立上げ構成レ
ジスタ50のビットを論理″″0”にリセットする。
斯かるリセットの後、論理″″1”の装置でシステムの
立上げが可能の場合、すなわち少なくとも1台の各種装
置がシステムに残っている場合には、メモリ制御装置1
2への立上げの指示を再度実行する。先の立上げ過程で
障害の発生した装置は切離され、この状態で立上げ構成
レジスタ50の内容によって立上げ指示が出されること
になる。
立上げ構成レジスタ50の更新により立上げが不可能の
場合には、立上げは失敗する。システム制御プロセサ2
0が立上げのタイムアウトを検出した時には、本体系サ
ブシステムはいったん停止を指示した後、再立上げカウ
ンタの内容により立上げが再試行される。
(発明の効果) 以上説明したように本発明は、本体系サブシステムのシ
ステム立上げ中の状態をシステム制御プロセサにより監
視し、立上げ中に障害が発生した場合でも故障装置を自
動的に切離し、再立上げ処理を行うことにより、誤って
故障装置を立上げ対象として組込んでしまった場合、あ
るいけ立上げ中の障害の発生に対しても正常装置だけに
よるシステムの正常な立上げ動作を人手の介入なく、自
動的、かつ、確実に実現でへるという効果がある。
i&、本方式により通常の立上げ時間が延びることもな
く、かつ、僅かな開発量により有効な機能が実現できる
という効果もある。
【図面の簡単な説明】
第1図は、本発明によるデータ処理システムの立上げ方
式を実現する一実施例を示すブロック図である。 第2図は、第1図に示す実施例で使用される立上げ構成
レジスタの構成を示す説明図である。 第3図は、第1図および第2図に示す実施例の動作を示
すフローチャートである。 10.11・・・主記憶装置 12・・・メモリ制御装置 13.14・・・中央処理装置 15.16・・・入出力処理装置 20・・・システム制御プロセサ 21・・・CRT/K B装置 22・・・パネル 50・・・立上げ構成レジスタ

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置、入出力処理装置、ならびに主記憶装置を
    備え、前記各装置に接続されたメモリ制御装置を含み、
    システムイニシャライズ、イニシャルプログラムロード
    、ならびにOSの立上げを行つた後に立上げの終了を通
    知することができる本体系サブシステムと、前記OSの
    立上げを指示した後に前記本体系サブシステムにおいて
    前記立上げが正常に終了したか否かを監視するとともに
    前記立上げ時に前記各装置ごとに立上げの対象とするこ
    とができるか否かを制御し、障害により前記立上げが失
    敗したときには障害装置を切離して再度前記立上げを実
    行するためのシステム制御プロセサとを具備して構成し
    たことを特徴とするデータ処理システムの立上げ方式。
JP60178894A 1985-08-14 1985-08-14 デ−タ処理システムの立上げ方式 Pending JPS6238916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60178894A JPS6238916A (ja) 1985-08-14 1985-08-14 デ−タ処理システムの立上げ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60178894A JPS6238916A (ja) 1985-08-14 1985-08-14 デ−タ処理システムの立上げ方式

Publications (1)

Publication Number Publication Date
JPS6238916A true JPS6238916A (ja) 1987-02-19

Family

ID=16056552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60178894A Pending JPS6238916A (ja) 1985-08-14 1985-08-14 デ−タ処理システムの立上げ方式

Country Status (1)

Country Link
JP (1) JPS6238916A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015148977A (ja) * 2014-02-07 2015-08-20 キヤノン株式会社 制御装置、制御装置の制御方法、及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725044A (en) * 1980-07-21 1982-02-09 Hitachi Ltd Initial microprogram load execution control system
JPS58105317A (ja) * 1981-12-16 1983-06-23 Fujitsu Ltd オンライン自動構成制御における装置組込み時のリセツト制御方式
JPS59226919A (ja) * 1983-06-09 1984-12-20 Fuji Electric Co Ltd 情報処理システム運転方式
JPS60100231A (ja) * 1983-11-04 1985-06-04 Nec Corp 情報処理装置におけるシステム構成制御方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725044A (en) * 1980-07-21 1982-02-09 Hitachi Ltd Initial microprogram load execution control system
JPS58105317A (ja) * 1981-12-16 1983-06-23 Fujitsu Ltd オンライン自動構成制御における装置組込み時のリセツト制御方式
JPS59226919A (ja) * 1983-06-09 1984-12-20 Fuji Electric Co Ltd 情報処理システム運転方式
JPS60100231A (ja) * 1983-11-04 1985-06-04 Nec Corp 情報処理装置におけるシステム構成制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015148977A (ja) * 2014-02-07 2015-08-20 キヤノン株式会社 制御装置、制御装置の制御方法、及びプログラム

Similar Documents

Publication Publication Date Title
JP2552651B2 (ja) 再構成可能なデュアル・プロセッサ・システム
US5951686A (en) Method and system for reboot recovery
US6763456B1 (en) Self correcting server with automatic error handling
EP0167540A1 (en) CENTRAL UNIT TOLERATING LOSS OF ACCESS TO AN AUXILIARY MEMORY.
US6487464B1 (en) Power-on software for robust boot
KR100831117B1 (ko) 컴퓨터에 대한 자동기술지원 방법 및 시스템
KR20040047209A (ko) 네트워크 상의 컴퓨터 시스템의 자동 복구 방법 및 이를구현하기 위한 컴퓨터 시스템의 자동 복구 시스템
CN114116280A (zh) 交互式bmc自恢复方法、系统、终端及存储介质
CN109358982B (zh) 硬盘自愈装置、方法以及硬盘
EP0477385B1 (en) Method of resetting adapter module at failing time and computer system executing said method
WO2000051000A1 (en) Computer system and method of handling trouble of computer system
JPH0693229B2 (ja) デ−タ処理装置
JP2003186697A (ja) 周辺デバイス試験システム及び方法
JP7151637B2 (ja) 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム
CN103443774A (zh) 信息处理装置和控制方法
JPS6238916A (ja) デ−タ処理システムの立上げ方式
JPH1153225A (ja) 障害処理装置
JP3420919B2 (ja) 情報処理装置
JPH0630069B2 (ja) 多重化システム
JP2000148544A (ja) ダンプ出力方式
JP4165423B2 (ja) コアi/oカードを実装したシステムボード
JPH08263320A (ja) システム運転管理方式及び運転管理装置
JPS62236056A (ja) 情報処理システムの入出力制御装置
JP2022185768A (ja) 情報処理装置及び復旧方法
JPH07200334A (ja) 二重化同期運転方式