JPS6238921A - Terminal equipment - Google Patents

Terminal equipment

Info

Publication number
JPS6238921A
JPS6238921A JP60178988A JP17898885A JPS6238921A JP S6238921 A JPS6238921 A JP S6238921A JP 60178988 A JP60178988 A JP 60178988A JP 17898885 A JP17898885 A JP 17898885A JP S6238921 A JPS6238921 A JP S6238921A
Authority
JP
Japan
Prior art keywords
cpu
keyboard
chip cpu
interruption
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60178988A
Other languages
Japanese (ja)
Inventor
Toshio Yagihashi
八木橋 俊夫
Kenji Miyoshi
賢治 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP60178988A priority Critical patent/JPS6238921A/en
Publication of JPS6238921A publication Critical patent/JPS6238921A/en
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To decrease the number of parts and to reduce package area and manufacture mandays by controlling a keyboard and a display device by one one-chip CPU in common. CONSTITUTION:A key code is outputted to a keyboard control circuit 9 and when the key code coincides with a pressed key switch, the output of a data selector 4 turns on; and a program senses the level sense terminal T1 of the one-chip CPU 2 and when its on state is confirmed, the key code is read in a master CPU 1, so an interruption to the master CPU 1 is initiated in the output buffer of the one-chip CPU 2. The interruption is caused by the timer in the one-chip CPU 2 at certain constant intervals of time and a fluorescent display tube is controlled. If the interruption is caused when data is written in the one-chip CPU 2 from the master CPU 1, the analysis of a command or storage of display data is carried out and input data processing is finished at the end of this interruption.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キーボードと表示装置を備えた端末装置に関
し、特にそれらの制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a terminal device equipped with a keyboard and a display device, and particularly to a control circuit thereof.

〔壜既要〕[Bottle already required]

本発明は、キーボードと表示装置を備えた端末装置にお
いて、 キーボードおよび表示装置の制御をひとつの1チップC
PUで行うことにより、 実装面積と製造工数を減少させ、装置の原価低減を図っ
たものである。
The present invention provides a terminal device equipped with a keyboard and a display device, in which the control of the keyboard and display device is performed using one chip C.
By using PU, the mounting area and manufacturing man-hours are reduced, and the cost of the device is reduced.

〔従来の技術〕[Conventional technology]

従来、キーボードマトリクスと例えば螢光表示管からな
る表示装置を備えた端末装置においては、キーボード制
御回路および螢光表示管制御回路はそれぞれ独自の1チ
ップCPUからなる制御回路を用いて制御されていた。
Conventionally, in a terminal device equipped with a keyboard matrix and a display device consisting of, for example, a fluorescent display tube, the keyboard control circuit and the fluorescent display tube control circuit were each controlled using their own control circuits consisting of a single-chip CPU. .

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の端末装置は、キーボード制御回路および
螢光表示管制御回路は、それぞれ独自の1チップCPU
で制御されているので、部品数が多くなり、そのために
実装面積、製造工数が増え、そのために装置原価が高く
なる欠点があった。
In the conventional terminal device described above, the keyboard control circuit and fluorescent display tube control circuit each have their own one-chip CPU.
Since the control is carried out by the following, the number of parts increases, which increases the mounting area and manufacturing man-hours, which has the drawback of increasing the cost of the device.

本発明の目的は、上記の欠点を除去することにより、部
品数が少な(、従って実装面積、製造工数が少なく、装
置原価の低減を図った端末装置を提供することにある。
An object of the present invention is to provide a terminal device with a small number of parts (therefore, a small mounting area, a small number of manufacturing steps, and a reduction in device cost) by eliminating the above-mentioned drawbacks.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、キーボードと、表示装置と、このキーボード
装置およびこの表示装置を制御する制御回路とを備えた
端末装置において、上記制御回路は上記キーボードおよ
び上記表示装置を共通に制御する一つの1チップCPU
を含むことを特徴とする。
The present invention provides a terminal device including a keyboard, a display device, and a control circuit for controlling the keyboard device and the display device, wherein the control circuit is a single chip that commonly controls the keyboard and the display device. CPU
It is characterized by including.

〔作用〕[Effect]

本発明は、キーボード制御回路と表示装置制御回路を、
ひとつの1チップCPUを用いて制御卸するよう構成さ
れるので、制御回路の部品数を従来より少な(できる。
The present invention provides a keyboard control circuit and a display device control circuit.
Since it is configured to perform control using a single 1-chip CPU, the number of parts for the control circuit can be reduced compared to conventional methods.

従って装置の実装面積、製造工数を少なくし、その製造
原価の低減が図られる。
Therefore, the mounting area of the device and the number of manufacturing steps can be reduced, and the manufacturing cost can be reduced.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示すブロック構成図である
。1チ・7プCPU2とマスターCPUIとは最小構成
をとるために信号vA1)によりバスインタフェース接
続し、1チップCPU2はマスターCPUIのI10命
令によりアクセスされる。キーボード制御回路9と螢光
表示管制御回路10ば、1デツプCPUの二つのI10
ポートP1、P2により市1) ’<卸される。I10
ボートP1の3ビツト目から6ビツト目までは信号線1
2によりデコーダ3に接続し、I10ボートP1のOビ
ット目から2ビ・ント目までは、信号線13によりデー
タセレクタ4に接続する。また、I10ボートP1の全
ビットは信号線15によりキャラクタジェネレータ6の
アドレスの1)ビツトの内の3ビツト目から10ビット
目に接続する。もう一方のI10ボー)P2の0ビツト
目から2ビツト目は信号線17によりキャラクタジェネ
レータ6のアドレスの1)ビツトの内の0ビツト目から
2ビツト目に接続する。I10ポートP2の3ビツト目
は、信号線16によりデータセレクタ4のエネーブル端
子および信号線18によりラッチ回路7のエネーブル端
子に接続する。I10ポートP2の4ビツト目は、信号
線20によりマスターCPUへのキー人力割込みライン
として使用し、I10ポートP2の5ビツト目から7ビ
ツト目は、イ言号線19によりラッチ回路7の制御信号
ラインとして使用する。信号線14によりデータセレク
タ4の出力を1チップCPU2のレベルセンス端子T1
に接続する。
FIG. 1 is a block diagram showing one embodiment of the present invention. The 1-chip CPU 2 and the master CPU 2 are connected via a bus interface by a signal vA1) to have a minimum configuration, and the 1-chip CPU 2 is accessed by the I10 instruction of the master CPU. The keyboard control circuit 9, the fluorescent display tube control circuit 10, and the two I10s each have a 1-deep CPU.
City 1) '< is distributed by ports P1 and P2. I10
The 3rd to 6th bits of boat P1 are signal line 1.
2 is connected to the decoder 3, and the 0th bit to the 2nd bit of the I10 port P1 are connected to the data selector 4 through a signal line 13. Further, all the bits of the I10 port P1 are connected to the 3rd bit to the 10th bit of the 1) bit of the address of the character generator 6 by the signal line 15. The 0th to 2nd bits of the other I10 baud) P2 are connected to the 0th to 2nd bits of the 1) bits of the address of the character generator 6 through a signal line 17. The third bit of I10 port P2 is connected to the enable terminal of data selector 4 through signal line 16 and to the enable terminal of latch circuit 7 through signal line 18. The 4th bit of the I10 port P2 is used as a key human interrupt line to the master CPU via the signal line 20, and the 5th to 7th bits of the I10 port P2 are used as the control signal line of the latch circuit 7 via the I word line 19. Use as. The output of the data selector 4 is connected to the level sense terminal T1 of the 1-chip CPU 2 through the signal line 14.
Connect to.

本発明の特徴は、第1図において、1チップCPU2と
この1チップCPU2により制御されるキーボード制御
回路9と螢光表示管制御回路10とを設けたことにある
A feature of the present invention is that, as shown in FIG. 1, a one-chip CPU 2, a keyboard control circuit 9 and a fluorescent display tube control circuit 10 controlled by the one-chip CPU 2 are provided.

次に、本発明の動作について説明する。第2図fa)、
山)、(C1は1チップCPU2の動作タイミングチャ
ートである。オン(ON)時がプログラム制御実行中で
あることを示し、オフ(OFF)時はプログラム制御中
断中であることを示している。
Next, the operation of the present invention will be explained. Figure 2 fa),
C1 is an operation timing chart of the one-chip CPU 2. When it is ON, it indicates that program control is being executed, and when it is OFF, it indicates that program control is being suspended.

本発明におけるキーボード・ディスプレイ制御のプログ
ラムは、メイン処理として第2図+1).1のキーボー
ド制御を実行している−。キーボード制御とは、キーボ
ード制御回路9にキーコードを出力し、そのキーコード
と押されたキースイッチがマツチングしたらデータセレ
クタ4の出力がオンとなり、プログラムは1チップCP
U2のレベルセンス端子TIをセンスし、オンを確認す
るとそのキーコードをマスターCPUIに読ませるため
に、1チップCPU2の出カバソファに書込みマスター
CPUIに対して割込みを発生させることをいう。
The keyboard/display control program according to the present invention has main processing as shown in Fig. 2+1). 1 keyboard control is being executed. Keyboard control means that a key code is output to the keyboard control circuit 9, and when the key code matches the pressed key switch, the output of the data selector 4 is turned on, and the program is executed on one chip CP.
This means that the level sense terminal TI of U2 is sensed, and when it is confirmed that it is on, the output sofa of the 1-chip CPU 2 is written to generate an interrupt to the master CPUI in order to cause the master CPUI to read the key code.

この処理を実行中、2種類の割込みが発生する。During execution of this process, two types of interrupts occur.

そのひとつは、第2図falの点A1点Cで示される1
チップCPU2内のタイマーによる割込みであり、ある
一定時間おきに発生する。本割込みの処理は螢光表示管
制御を実行する。螢光表示管制御とは次に表示すべき桁
のキャラクタジェネレータパターンをラッチし、螢光表
示管に出力することをいい、第2図falの点Bで示さ
れるこの割込み処理の終了は、螢光表示管にキャラクタ
ジェネレータパターンを出力した直後となる。したがっ
て本割込み処理の期間TIの間はキーボード制御が中断
する。
One of them is 1 shown by points A1 and C in Figure 2 fal.
This is an interrupt caused by a timer within the chip CPU 2, and occurs at certain regular intervals. This interrupt processing executes fluorescent display tube control. Fluorescent display tube control means latching the character generator pattern of the next digit to be displayed and outputting it to the fluorescent display tube. Immediately after the character generator pattern is output to the optical display tube. Therefore, keyboard control is interrupted during the period TI of this interrupt processing.

もうひとつの割込みは、第2図(blの点りで示される
マスターCPUIから1チップCPU2に対してデータ
が書込まれた時である。この割込み処理はコマンドの解
析もしくは表示データのストアを実行し、第2図(b)
の点Eで示されるこの割込み終了は入力データ処理終了
後となる。この割込み処理の期間T2の間も、第2図(
C1のようにキーボード制御は中断する。
Another interrupt occurs when data is written from the master CPU to the 1-chip CPU2, as shown by the dots bl in Figure 2.This interrupt process executes command analysis or display data storage. Figure 2(b)
The end of this interrupt, indicated by point E, occurs after input data processing is completed. During the period T2 of this interrupt processing, FIG.
Keyboard control is interrupted as in C1.

以上述べたように、本実施例によるとIチップCPUを
2個も使用することなく、キーボード制御回路9と螢光
表示管制御回路10を制御することができる。
As described above, according to this embodiment, the keyboard control circuit 9 and the fluorescent display tube control circuit 10 can be controlled without using two I-chip CPUs.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、キーボードおよび表示装
置を1個の1チップCPUで共通に制御することにより
、部品数を減らすことができるため、実装面積、製造工
数が減少し装置原価が安くなる効果がある。
As explained above, the present invention can reduce the number of parts by commonly controlling the keyboard and display device with one single-chip CPU, which reduces the mounting area and manufacturing man-hours, resulting in lower device costs. effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック構成図。 第2図(al、(bl、(C1はその動作タイミングチ
ャート。 1・・・マスターCPU、2・・・1チップCPU、3
・・・デコーダ、4・・・デコーダセレクタ、5・・・
キーボードマトリクス、6・・・キャラクタジェネレー
タ、7・・・ラッチ回路、8・・・螢光表示管、9・・
・キーボード制御回路、10・・・螢光表示管制御回路
、1)〜20・・・信号線。
FIG. 1 is a block diagram showing an embodiment of the present invention. Fig. 2 (al, (bl, (C1 is its operation timing chart. 1... Master CPU, 2... 1-chip CPU, 3
...Decoder, 4...Decoder selector, 5...
Keyboard matrix, 6... Character generator, 7... Latch circuit, 8... Fluorescent display tube, 9...
- Keyboard control circuit, 10... Fluorescent display tube control circuit, 1) to 20... Signal lines.

Claims (1)

【特許請求の範囲】[Claims] (1)キーボードと、 表示装置と、 このキーボード装置およびこの表示装置を制御する制御
回路と を備えた端末装置において、 上記制御回路は上記キーボードおよび上記表示装置を共
通に制御する一つの1チップCPUを含む ことを特徴とする端末装置。
(1) In a terminal device that includes a keyboard, a display device, and a control circuit that controls the keyboard device and the display device, the control circuit is a one-chip CPU that commonly controls the keyboard and the display device. A terminal device comprising:
JP60178988A 1985-08-14 1985-08-14 Terminal equipment Pending JPS6238921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60178988A JPS6238921A (en) 1985-08-14 1985-08-14 Terminal equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60178988A JPS6238921A (en) 1985-08-14 1985-08-14 Terminal equipment

Publications (1)

Publication Number Publication Date
JPS6238921A true JPS6238921A (en) 1987-02-19

Family

ID=16058148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60178988A Pending JPS6238921A (en) 1985-08-14 1985-08-14 Terminal equipment

Country Status (1)

Country Link
JP (1) JPS6238921A (en)

Similar Documents

Publication Publication Date Title
JPS6238921A (en) Terminal equipment
JPH05298241A (en) Burst transfer system
JPH02163862A (en) Digital signal processor
JPS63231632A (en) Priority encoder
JPS6213690B2 (en)
JPS5922145A (en) Interruption control system
JPS61120262A (en) Inter-memory intelligent dma controller
JPH0293971A (en) Memory access circuit
JPS61161509A (en) System and device for operating high speed sequence
JPS63148305A (en) Quick arithmetic processing system for programmable sequence controller
JPH02307149A (en) Direct memory access control method
JPH02263248A (en) Memory device
JPH03282950A (en) Storage device
JPS60241144A (en) Memory block selection circuit
JPH02171949A (en) Dma transfer system
JPS63318651A (en) Memory managing circuit
JPS58197536A (en) Device selecting system
JPS61292739A (en) Memory device
JPH02144653A (en) Data processor
JPH0353360A (en) Setting system for data prescribing lsi working range
KR19990048059A (en) I / O interface device
JPH04242453A (en) Switch controller for storage device
JPS63271652A (en) Dma controller
JPH0548490B2 (en)
JPS62243038A (en) Evaluating device for program